ASMI Parallel II Intel FPGA IP
Mae'r ASMI Parallel II Intel® FPGA IP yn darparu mynediad i'r dyfeisiau cyfluniad Intel FPGA, sef y cyfluniad cwad-gyfres (EPCQ), cyfaint iseltage cyfluniad cyfres quad (EPCQ-L), a chyfluniad cyfresol EPCQ-A. Gallwch ddefnyddio'r IP hwn i ddarllen ac ysgrifennu data i'r dyfeisiau fflach allanol ar gyfer cymwysiadau, megis diweddaru system o bell a Phennawd Map Sensitifrwydd SEU File (.smh) storio.
Heblaw am y nodweddion a gefnogir gan ASMI Parallel Intel FPGA IP, mae ASMI Parallel II Intel FPGA IP hefyd yn cefnogi:
- Mynediad fflach uniongyrchol (ysgrifennu/darllen) trwy ryngwyneb map cof Avalon®.
- Cofrestr reoli ar gyfer gweithrediadau eraill trwy ryngwyneb y gofrestr statws rheoli (CSR) yn rhyngwyneb mapio cof Avalon.
- Cyfieithwch y gorchmynion generig o ryngwyneb map cof Avalon yn godau gorchymyn dyfais.
Mae'r ASMI Parallel II Intel FPGA IP ar gael i holl deuluoedd dyfeisiau Intel FPGA gan gynnwys dyfeisiau Intel MAX® 10 sy'n defnyddio'r modd GPIO.
Mae'r ASMI Parallel II Intel FPGA IP yn cefnogi'r dyfeisiau EPCQ, EPCQ-L, ac EPCQ-A yn unig. Os ydych chi'n defnyddio dyfeisiau fflach trydydd parti, rhaid i chi ddefnyddio'r Rhyngwyneb Flash Cyfresol Generig Intel FPGA IP.
Cefnogir yr ASMI Parallel II Intel FPGA IP yn fersiwn meddalwedd Intel Quartus® Prime 17.0 ac ymlaen.
Gwybodaeth Gysylltiedig
- Cyflwyniad i Intel FPGA IP Cores
- Yn darparu gwybodaeth gyffredinol am holl greiddiau IP Intel FPGA, gan gynnwys paramedroli, cynhyrchu, uwchraddio ac efelychu creiddiau IP.
- Creu Sgriptiau Efelychu IP Annibynnol a Qsys
- Creu sgriptiau efelychu nad oes angen diweddariadau llaw arnynt ar gyfer uwchraddio meddalwedd neu fersiwn IP.
- Arferion Gorau Rheoli Prosiect
- Canllawiau ar gyfer rheolaeth effeithlon a hygludedd eich prosiect a'ch eiddo deallusol files.
- Canllaw Defnyddiwr Craidd ASMI Parallel Intel FPGA IP
- Rhyngwyneb Flash Cyfresol Generig Canllaw Defnyddiwr IP Intel FPGA
- Yn darparu cefnogaeth ar gyfer dyfeisiau fflach trydydd parti.
- AN 720: Efelychu'r Bloc ASMI yn Eich Dyluniad
Rhyddhau Gwybodaeth
Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.
Gall rhif y fersiwn IP (XYZ) newid o un fersiwn meddalwedd Intel Quartus Prime i un arall. Newid yn:
- Mae X yn dynodi adolygiad mawr o'r IP. Os byddwch yn diweddaru eich meddalwedd Intel Quartus Prime, rhaid i chi adfywio'r IP.
- Mae Y yn nodi bod yr IP yn cynnwys nodweddion newydd. Adnewyddwch eich IP i gynnwys y nodweddion newydd hyn.
- Mae Z yn nodi bod yr IP yn cynnwys mân newidiadau. Adnewyddwch eich IP i gynnwys y newidiadau hyn.
Tabl 1 . Gwybodaeth Rhyddhau IP Intel FPGA Intel Parallel II
| Eitem | Disgrifiad |
| Fersiwn IP | 18.0 |
| Fersiwn Intel Quartus Prime Pro Edition | 18.0 |
| Dyddiad Rhyddhau | 2018.05.07 |
Porthladdoedd
Ffigur 1. Diagram Bloc Porthladdoedd
Tabl 2. Disgrifiad Porthladdoedd
| Arwydd | Lled | Cyfeiriad | Disgrifiad |
| Rhyngwyneb Caethweision wedi'u Mapio gan Gof Avalon ar gyfer CSR (avl_csr) | |||
| avl_csr_addr | 6 | Mewnbwn | Bws cyfeiriad rhyngwyneb map cof Avalon. Mae'r bws cyfeiriad mewn cyfeiriad gair. |
| avl_csr_darllen | 1 | Mewnbwn | Roedd rhyngwyneb mapio cof Avalon yn darllen rheolaeth i'r CSR. |
| avl_csr_rddata | 32 | Allbwn | Bws data darlleniad rhyngwyneb mapio cof Avalon o'r CSR. |
| avl_csr_ysgrifennu | 1 | Mewnbwn | Avalon rhyngwyneb mapio cof ysgrifennu rheolaeth i'r CSR. |
| avl_csr_writedata | 32 | Mewnbwn | Avalon rhyngwyneb mapio cof ysgrifennu bws data i CSR. |
| avl_csr_waitrequest | 1 | Allbwn | Rheolaeth gweinydd cais rhyngwyneb Avalon wedi'i fapio gan y CSR. |
| avl_csr_rddata_valid | 1 | Allbwn | Data darllen rhyngwyneb wedi'i fapio â chof Avalon sy'n ddilys sy'n dangos bod data darllen CSR ar gael. |
| Rhyngwyneb Caethweision wedi'u Mapio gan Gof Avalon ar gyfer Mynediad Cof (avl_ mem) | |||
| avl_mem_ysgrifennu | 1 | Mewnbwn | Avalon rhyngwyneb mapio cof ysgrifennu rheolaeth i'r cof |
| avl_mem_burstcount | 7 | Mewnbwn | Cyfrif byrstio rhyngwyneb mapio cof Avalon ar gyfer y cof. Mae'r gwerth yn amrywio o 1 i 64 (uchafswm maint y dudalen). |
| avl_mem_waitrequest | 1 | Allbwn | Avalon rhyngwyneb mapio cof gweinydd gweinydd cais o'r cof. |
| avl_mem_darllen | 1 | Mewnbwn | Mae rhyngwyneb mapio cof Avalon yn darllen rheolaeth i'r cof |
| avl_mem_addr | N | Mewnbwn | Bws cyfeiriad rhyngwyneb map cof Avalon. Mae'r bws cyfeiriad mewn cyfeiriad gair.
Mae lled y cyfeiriad yn dibynnu ar y dwysedd cof fflach a ddefnyddir. |
| avl_mem_writedata | 32 | Mewnbwn | Avalon rhyngwyneb mapio cof ysgrifennu bws data i'r cof |
| avl_mem_readddata | 32 | Allbwn | Avalon rhyngwyneb mapio cof darllen bws data o'r cof. |
| avl_mem_rddata_valid | 1 | Allbwn | Data darllen rhyngwyneb wedi'i fapio â chof Avalon sy'n ddilys sy'n dangos bod data darllen cof ar gael. |
| avl_mem_byteenble | 4 | Mewnbwn | Avalon rhyngwyneb mapio cof ysgrifennu data galluogi bws i'r cof. Yn ystod y modd byrstio, bydd bws y gellir ei atal yn uchel o ran rhesymeg, 4'b1111. |
| Cloc ac Ailosod | |||
| clk | 1 | Mewnbwn | Cloc mewnbwn i glocio'r IP. (1) |
| ailosod_n | 1 | Mewnbwn | Ailosod asyncronig i ailosod yr IP.(2) |
| Rhyngwyneb cwndid(3) | |||
| fqspi_dataout | 4 | Deugyfeiriadol | Porth mewnbwn neu allbwn i fwydo data o'r ddyfais fflach. |
| parhad… | |||
| Arwydd | Lled | Cyfeiriad | Disgrifiad |
| qspi_dclk | 1 | Allbwn | Yn darparu signal cloc i'r ddyfais fflach. |
| qspi_scein | 1 | Allbwn | Yn darparu'r signal ncs i'r ddyfais fflach.
Yn cefnogi Stratix® V, Arria® V, Cyclone® V, a dyfeisiau hŷn. |
| 3 | Allbwn | Yn darparu'r signal ncs i'r ddyfais fflach.
Yn cefnogi dyfeisiau Intel Arria 10 ac Intel Cyclone 10 GX. |
- Gallwch chi osod amledd y cloc i fod yn is neu'n hafal i 50 MHz.
- Daliwch y signal am o leiaf un cylch cloc i ailosod yr IP.
- Ar gael pan fyddwch chi'n galluogi'r paramedr rhyngwyneb Cyfresol Actif pwrpasol Analluogi.
Gwybodaeth Gysylltiedig
- Taflen Ddata Dyfeisiau Ffurfweddu Cwad-Serial (EPCQ).
- Taflen Ddata Dyfeisiau Ffurfweddu Cyfresol EPCQ-L
- EPCQ-A Taflen Data Dyfais Ffurfweddu Cyfresol
Paramedrau
Tabl 3. Gosodiadau Paramedr
| Paramedr | Gwerthoedd Cyfreithiol | Disgrifiadau |
| Math o ddyfais ffurfweddu | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128 | Yn nodi'r math o ddyfais EPCQ, EPCQ-L, neu EPCQ-A rydych chi am ei ddefnyddio. |
| Dewiswch y modd I/O | Cwad DEUOL SAFONOL | Yn dewis lled data estynedig pan fyddwch yn galluogi gweithrediad Darllen Cyflym. |
| Analluogi rhyngwyneb Cyfresol Actif pwrpasol | — | Llwybro'r signalau ASMIBLOCK i lefel uchaf eich dyluniad. |
| Galluogi rhyngwyneb pinnau SPI | — | Yn cyfieithu'r signalau ASMIBLOCK i'r rhyngwyneb pin SPI. |
| Galluogi model efelychu fflach | — | Yn defnyddio'r model efelychu EPCQ 1024 rhagosodedig ar gyfer efelychu. Os ydych chi'n defnyddio dyfais fflach trydydd parti, cyfeiriwch at AN 720: Efelychu'r Bloc ASMI yn Eich Dyluniad i greu papur lapio i gysylltu'r model fflach gyda'r Bloc ASMI. |
| Nifer y Dewis Sglodion a ddefnyddiwyd | 1
2(4) 3(4) |
Yn dewis nifer y sglodion dethol sy'n gysylltiedig â'r fflach. |
- Dim ond yn cael ei gefnogi mewn dyfeisiau Intel Arria 10, dyfeisiau Intel Cyclone 10 GX, a dyfeisiau eraill gyda rhyngwyneb Galluogi pinnau SPI wedi'i alluogi.
Gwybodaeth Gysylltiedig
- Taflen Ddata Dyfeisiau Ffurfweddu Cwad-Serial (EPCQ).
- Taflen Ddata Dyfeisiau Ffurfweddu Cyfresol EPCQ-L
- EPCQ-A Taflen Data Dyfais Ffurfweddu Cyfresol
- AN 720: Efelychu'r Bloc ASMI yn Eich Dyluniad
Map Cofrestru
Tabl 4. Map Cofrestr
- Mae pob cyfeiriad gwrthbwyso yn y tabl canlynol yn cynrychioli 1 gair o ofod cyfeiriad cof.
- Mae gan bob cofrestr werth rhagosodedig o 0x0.
| Gwrthbwyso | Enw'r Gofrestr | R/C | Enw'r Maes | Did | Lled | Disgrifiad |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Ysgrifennwch 1 i berfformio ysgrifennu galluogi. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Ysgrifennu 1 i berfformio ysgrifennu analluogi. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Yn cynnwys y wybodaeth i ysgrifennu at y gofrestr statws. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Yn cynnwys y wybodaeth o weithrediad cofrestr statws darllen. |
| 4 | SECTOR_ERASE | W | Gwerth Sector | 23:0
neu 31: 0 |
24 neu
32 |
Cynnwys cyfeiriad y sector i'w ddileu yn dibynnu ar ddwysedd y ddyfais.(5) |
| 5 | SUBSECTOR_ERASE | W | Gwerth Is-sector | 23:0
neu 31: 0 |
24 neu
32 |
Yn cynnwys cyfeiriad yr is-sector i'w ddileu yn dibynnu ar ddwysedd y ddyfais.(6) |
| 6 – 7 | Wedi'i gadw | |||||
| 8 | RHEOLAETH | W/R | DEWIS CHIP | 7:4 | 4 | Yn dewis dyfais fflach. Y gwerth diofyn yw 0, sy'n targedu dyfais fflach gyntaf. I ddewis ail ddyfais, gosodwch y gwerth i 1, i ddewis y drydedd ddyfais, gosodwch y gwerth i 2. |
| Wedi'i gadw | ||||||
| W/R | ANALLU | 0 | 1 | Gosodwch hwn i 1 i analluogi signalau SPI yr IP trwy roi'r holl signal allbwn i gyflwr Z uchel. | ||
| parhad… | ||||||
| Gwrthbwyso | Enw'r Gofrestr | R/C | Enw'r Maes | Did | Lled | Disgrifiad |
| Gellir defnyddio hwn i rannu bws gyda dyfeisiau eraill. | ||||||
| 9 – 12 | Wedi'i gadw | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | Gwerth NVCR | 15:0 | 16 | Yn ysgrifennu gwerth i gofrestr cyfluniad anweddol. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | Gwerth NVCR | 15:0 | 16 | Yn darllen gwerth o gofrestr cyfluniad anweddol |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Yn darllen cofrestr statws y faner |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Yn clirio cofrestr statws baner |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Ysgrifennwch 1 i ddileu sglodyn cyfan (ar gyfer dyfais un marw).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Ysgrifennwch 1 i ddileu marw cyfan (ar gyfer dyfais stac marw).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Ysgrifennwch 1 i fynd i mewn i'r modd cyfeiriad 4 beit |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Ysgrifennwch 1 i adael modd cyfeiriad 4 bytes |
| 21 | SECTOR_PROTECT | W | Sector gwarchod gwerth | 7:0 | 8 | Gwerth ysgrifennu at y gofrestr statws i ddiogelu sector. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Gwerth gallu cof | 7:0 | 8 | Yn cynnwys gwybodaeth ID gallu cof. |
| 23 -
32 |
Wedi'i gadw | |||||
Nid oes ond angen i chi nodi unrhyw gyfeiriad o fewn y sector a bydd yr IP yn dileu'r sector penodol hwnnw.
Nid oes ond angen i chi nodi unrhyw gyfeiriad o fewn yr is-sector a bydd yr IP yn dileu'r is-sector penodol hwnnw.
Gwybodaeth Gysylltiedig
- Taflen Ddata Dyfeisiau Ffurfweddu Cwad-Serial (EPCQ).
- Taflen Ddata Dyfeisiau Ffurfweddu Cyfresol EPCQ-L
- EPCQ-A Taflen Data Dyfais Ffurfweddu Cyfresol
- Manylebau Rhyngwyneb Avalon
Gweithrediadau
Mae rhyngwynebau ASMI Parallel II Intel FPGA IP yn cydymffurfio â rhyngwyneb mapio cof Avalon. Am ragor o fanylion, cyfeiriwch at fanylebau Avalon.
- Nid oes ond angen i chi nodi unrhyw gyfeiriad o fewn y dis a bydd yr IP yn dileu'r marw penodol hwnnw.
- Ar gyfer dyfeisiau EPCQ ac EPCQ-L, did [2:4] a [6] yw'r did amddiffyn bloc a did uchaf/gwaelod (TB) yw did 5 o'r gofrestr statws. Ar gyfer dyfeisiau EPCQ-A. did yw'r bloc diogelu [2:4] a'r did TB yw did 5 o'r gofrestr statws.
Gwybodaeth Gysylltiedig
- Manylebau Rhyngwyneb Avalon
Gweithrediadau Cofrestr Statws Rheoli
Gallwch berfformio darlleniad neu ysgrifennu i gyfeiriad penodol wedi'i wrthbwyso gan ddefnyddio'r Gofrestr Statws Rheoli (CSR).
I gyflawni'r gweithrediad darllen neu ysgrifennu ar gyfer y gofrestr statws rheoli, dilynwch y camau hyn:
- Haerwch y signal avl_csr_write neu avl_csr_read tra bod y
avl_csr_waitrequest signal yn isel (os yw'r signal waitrequest yn uchel, rhaid cadw'r signal avl_csr_write neu avl_csr_read yn uchel nes bod y signal waitrequest yn mynd yn isel). - Ar yr un pryd, gosodwch y gwerth cyfeiriad ar y bws avl_csr_address. Os yw'n weithred ysgrifennu, gosodwch y data gwerth ar y bws avl_csr_writedata ynghyd â'r cyfeiriad.
- Os yw'n drafodiad darllen, arhoswch nes bod y signal avl_csr_readdatavalid wedi'i haeru'n uchel i adfer y data darllen.
- Ar gyfer gweithrediadau sydd angen gwerth ysgrifennu i fflachio, rhaid i chi berfformio'r gweithrediad galluogi ysgrifennu yn gyntaf.
- Rhaid i chi ddarllen y gofrestr statws baner bob tro y byddwch yn cyhoeddi gorchymyn ysgrifennu neu ddileu.
- Os defnyddir dyfeisiau fflach lluosog, rhaid i chi ysgrifennu at y gofrestr dewis sglodion i ddewis y sglodion cywir dewiswch cyn perfformio unrhyw weithrediad i'r ddyfais fflach benodol.
Ffigur 2. Darllenwch Gofrestr Capasiti Cof Waveform Example
Ffigur 3. Ysgrifennwch Enable Register Waveform Example
Gweithrediadau Cof
Mae rhyngwyneb cof ASMI Parallel II Intel FPGA IP yn cefnogi byrstio a mynediad cof fflach uniongyrchol. Yn ystod y mynediad cof fflach uniongyrchol, mae'r IP yn cyflawni'r camau canlynol i'ch galluogi i gyflawni unrhyw weithrediad darllen neu ysgrifennu uniongyrchol:
- Galluogi ysgrifennu ar gyfer y gweithrediad ysgrifennu
- Gwiriwch gofrestr statws y faner i sicrhau bod y llawdriniaeth wedi'i chwblhau ar y fflach
- Rhyddhewch y signal waitrequest pan fydd y llawdriniaeth wedi'i chwblhau
Mae gweithrediadau cof yn debyg i weithrediadau rhyngwyneb map cof Avalon. Rhaid i chi osod y gwerth cywir yn y bws cyfeiriad, ysgrifennu data os yw'n drafodiad ysgrifennu, gyrru'r gwerth cyfrif byrstio i 1 ar gyfer trafodiad sengl neu'ch gwerth cyfrif byrstio dymunol, a sbarduno'r signal ysgrifennu neu ddarllen.
Ffigur 4. Tonffurf Byrstio 8-Word Write Example
Ffigur 5. Tonffurf Byrstio Darllen 8-Gair Example
Ffigur 6. 1-Beit Ysgrifennu byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Defnydd Achos Examples
Mae'r achos defnydd exampmae les yn defnyddio ASMI Parallel II IP a JTAG-i-Avalon Meistr i gyflawni gweithrediadau mynediad fflach, megis darllen silicon ID, darllen cof, ysgrifennu cof, dileu sector, diogelu'r sector, cofrestr statws baner clir, ac ysgrifennu nvcr.
I redeg y cynamples, rhaid i chi ffurfweddu'r FPGA. Dilynwch y camau hyn:
- Ffurfweddwch y FPGA yn seiliedig ar system Dylunydd Platfform fel y dangosir yn y ffigur canlynol.
Ffigur 7. System Dylunydd Llwyfan Yn dangos yr ASMI Parallel II IP a JTAG-i-Avalon Meistr
- Cadwch y sgript TCL ganlynol yn yr un cyfeiriadur â'ch prosiect. Enwch y sgript fel epcq128_access.tcl ar gyfer example.
- Lansio consol system. Yn y consol, cyrchwch y sgript trwy ddefnyddio “source epcq128_access.tcl”.
Example 1: Darllenwch ID Silicon y Dyfeisiau Ffurfweddu
Example 2: Darllen ac Ysgrifennu Un Gair o Ddata yn y Cyfeiriad H'40000000
Example 3: Dileu Sector 64
Example 4: Perfformio Gwarchod y Sector mewn Sectorau (0 i 127)
Example 5: Darllen a Clirio Cofrestr Statws y Faner
Example 6: Darllen ac Ysgrifennu nvcr
Archifau Canllaw Defnyddwyr IP ASMI Parallel II Intel FPGA
Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.
Os nad yw fersiwn craidd IP wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn craidd IP blaenorol yn berthnasol.
| Fersiwn Intel Quartus Prime | Fersiwn Craidd IP | Canllaw Defnyddiwr |
| 17.0 | 17.0 | Canllaw Defnyddiwr Craidd IP Altera ASMI Parallel II |
Hanes Adolygu Dogfennau ar gyfer Canllaw Defnyddiwr IP Intel FPGA ASMI Parallel II
| Fersiwn y Ddogfen | Fersiwn Intel Quartus Prime | Fersiwn IP | Newidiadau |
| 2020.07.29 | 18.0 | 18.0 | • Diweddaru teitl y ddogfen i Canllaw Defnyddiwr IP FPGA Intel ASMI Parallel II.
• Wedi'i ddiweddaru Tabl 2: Gosodiadau Paramedr yn adran Paramedrau. |
| 2018.09.24 | 18.0 | 18.0 | • Ychwanegwyd gwybodaeth am y cymwysiadau a'r gefnogaeth ar gyfer craidd IP Intel FPGA ASMI Parallel II.
• Ychwanegu nodyn i gyfeirio at y Rhyngwyneb Flash Cyfresol Generig Canllaw Defnyddiwr Craidd Intel FPGA IP. • Ychwanegodd y ASMI Parallel II Intel FPGA IP Defnydd Craidd Achos Examples adran. |
| 2018.05.07 | 18.0 | 18.0 | • Wedi'i ailenwi'n graidd IP Altera ASMI Parallel II i graidd IP Intel FPGA ASMI Parallel II fesul ailfrandio Intel.
• Cefnogaeth ychwanegol ar gyfer dyfeisiau EPCQ-A. • Wedi ychwanegu nodyn at y signal clk yn y Disgrifiad Porthladdoedd bwrdd. • Diweddaru'r disgrifiad ar gyfer y signal qspi_scein yn y Disgrifiad Porthladdoedd bwrdd. • Wedi ychwanegu nodyn at y gofrestr SECTOR_PROTECT yn y Map Cofrestru bwrdd. • Diweddaru did a lled ar gyfer cofrestri SECTOR_ERASE a SUBSECTOR_ERASE yn y Map Cofrestru bwrdd. • Wedi diweddaru'r did a'r lled ar gyfer SECTOR_PROTECT cofrestru yn y Map Cofrestru bwrdd. |
| parhad… | |||
| Fersiwn y Ddogfen | Fersiwn Intel Quartus Prime | Fersiwn IP | Newidiadau |
| • Diweddaru'r disgrifiad ar gyfer yr opsiwn CHIP SELECT o'r gofrestr RHEOLI yn y Map Cofrestru bwrdd.
• Wedi diweddaru'r troednodiadau ar gyfer y cofrestri SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, a DIE_ERASE yn y Map Cofrestru bwrdd. • Wedi diweddaru'r disgrifiad ar gyfer y vl_mem_addr signal yn y Disgrifiad Porthladdoedd bwrdd. • Mân olygiadau golygyddol. |
| Dyddiad | Fersiwn | Newidiadau |
| Mai 2017 | 2017.05.08 | Rhyddhad cychwynnol. |
Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau.
*Gellir hawlio enwau a brandiau eraill fel eiddo eraill.
Dogfennau / Adnoddau
 |
intel ASMI Parallel II Intel FPGA IP [pdfCanllaw Defnyddiwr ASMI Parallel II Intel FPGA IP, ASMI, IP Parallel II Intel FPGA, II Intel FPGA IP, FPGA IP |
