ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP menyediakan akses kepada peranti konfigurasi FPGA Intel, iaitu konfigurasi empat siri (EPCQ), vol rendahtage konfigurasi bersiri empat (EPCQ-L), dan konfigurasi bersiri EPCQ-A. Anda boleh menggunakan IP ini untuk membaca dan menulis data ke peranti denyar luaran untuk aplikasi, seperti kemas kini sistem jauh dan Pengepala Peta Sensitiviti SEU File (.smh) simpanan.
Selain daripada ciri yang disokong oleh ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP juga menyokong:
- Akses denyar terus (tulis/baca) melalui antara muka dipetakan memori Avalon®.
- Daftar kawalan untuk operasi lain melalui antara muka daftar status kawalan (CSR) dalam antara muka dipetakan memori Avalon.
- Terjemahkan perintah generik daripada antara muka dipetakan memori Avalon ke dalam kod arahan peranti.
ASMI Parallel II Intel FPGA IP tersedia untuk semua keluarga peranti Intel FPGA termasuk peranti Intel MAX® 10 yang menggunakan mod GPIO.
ASMI Parallel II Intel FPGA IP hanya menyokong peranti EPCQ, EPCQ-L dan EPCQ-A. Jika anda menggunakan peranti denyar pihak ketiga, anda mesti menggunakan Antara Muka Denyar Bersiri Generik Intel FPGA IP.
ASMI Parallel II Intel FPGA IP disokong dalam perisian Intel Quartus® Prime versi 17.0 dan seterusnya.
Maklumat Berkaitan
- Pengenalan kepada Teras IP FPGA Intel
- Menyediakan maklumat umum tentang semua teras IP FPGA Intel, termasuk parameter, menjana, menaik taraf dan mensimulasikan teras IP.
- Mencipta Skrip Simulasi IP dan Qsys Bebas Versi
- Buat skrip simulasi yang tidak memerlukan kemas kini manual untuk perisian atau peningkatan versi IP.
- Amalan Terbaik Pengurusan Projek
- Garis panduan untuk pengurusan cekap dan mudah alih projek dan IP anda files.
- Panduan Pengguna Teras IP Intel FPGA selari ASMI
- Antara Muka Denyar Bersiri Generik Panduan Pengguna IP FPGA Intel
- Menyediakan sokongan untuk peranti kilat pihak ketiga.
- AN 720: Mensimulasikan Blok ASMI dalam Reka Bentuk Anda
Maklumat Keluaran
Versi IP adalah sama dengan versi perisian Intel Quartus Prime Design Suite sehingga v19.1. Daripada perisian Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, teras IP mempunyai skema versi IP baharu.
Nombor versi IP (XYZ) mungkin berubah daripada satu versi perisian Intel Quartus Prime kepada yang lain. Perubahan dalam:
- X menunjukkan semakan utama IP. Jika anda mengemas kini perisian Intel Quartus Prime anda, anda mesti menjana semula IP.
- Y menunjukkan IP termasuk ciri baharu. Jana semula IP anda untuk memasukkan ciri baharu ini.
- Z menunjukkan IP termasuk perubahan kecil. Jana semula IP anda untuk memasukkan perubahan ini.
Jadual 1. Maklumat Keluaran ASMI Parallel II Intel FPGA IP
| item | Penerangan |
| Versi IP | 18.0 |
| Versi Intel Quartus Prime Pro Edition | 18.0 |
| Tarikh Tayangan | 2018.05.07 |
Pelabuhan
Rajah 1. Rajah Blok Pelabuhan
Jadual 2. Penerangan Pelabuhan
| isyarat | Lebar | Arah | Penerangan |
| Antara Muka Hamba yang Dipetakan Memori Avalon untuk CSR (avl_csr) | |||
| avl_csr_addr | 6 | Input | Bas alamat antara muka dipetakan memori Avalon. Bas alamat adalah dalam pengalamatan perkataan. |
| avl_csr_read | 1 | Input | Antara muka yang dipetakan memori Avalon membaca kawalan kepada CSR. |
| avl_csr_rddata | 32 | Keluaran | Antara muka yang dipetakan memori Avalon membaca bas data daripada CSR. |
| avl_csr_write | 1 | Input | Kawalan tulis antara muka dipetakan memori Avalon kepada CSR. |
| avl_csr_writedata | 32 | Input | Antara muka yang dipetakan memori Avalon menulis bas data kepada CSR. |
| avl_csr_waitrequest | 1 | Keluaran | Kawalan permintaan pelayan antara muka dipetakan memori Avalon daripada CSR. |
| avl_csr_rddata_valid | 1 | Keluaran | Data baca antara muka dipetakan memori Avalon sah yang menunjukkan data bacaan CSR tersedia. |
| Antara Muka Hamba Dipetakan Memori Avalon untuk Akses Memori (avl_ mem) | |||
| avl_mem_write | 1 | Input | Kawalan tulis antara muka dipetakan memori Avalon pada memori |
| avl_mem_burstcount | 7 | Input | Kiraan pecah antara muka dipetakan memori Avalon untuk memori. Julat nilai dari 1 hingga 64 (saiz halaman maksimum). |
| avl_mem_waitrequest | 1 | Keluaran | Kawalan permintaan pelayan antara muka dipetakan memori Avalon daripada memori. |
| avl_mem_read | 1 | Input | Antara muka yang dipetakan memori Avalon membaca kawalan ke memori |
| avl_mem_addr | N | Input | Bas alamat antara muka dipetakan memori Avalon. Bas alamat adalah dalam pengalamatan perkataan.
Lebar alamat bergantung pada ketumpatan memori denyar yang digunakan. |
| avl_mem_writedata | 32 | Input | Antara muka yang dipetakan memori Avalon menulis bas data ke memori |
| avl_mem_readddata | 32 | Keluaran | Antara muka dipetakan memori Avalon membaca bas data daripada memori. |
| avl_mem_rddata_valid | 1 | Keluaran | Data baca antara muka peta memori Avalon sah yang menunjukkan data bacaan memori tersedia. |
| avl_mem_byteenble | 4 | Input | Data tulis antara muka dipetakan memori Avalon membolehkan bas ke ingatan. Semasa mod pecah, bas byteenable akan menjadi logik tinggi, 4'b1111. |
| Jam dan Tetapkan Semula | |||
| clk | 1 | Input | Masukkan jam untuk jam IP. (1) |
| reset_n | 1 | Input | Tetapan semula tak segerak untuk menetapkan semula IP.(2) |
| Antaramuka Konduit(3) | |||
| fqspi_dataout | 4 | Dua arah | Port input atau output untuk menyuap data daripada peranti denyar. |
| bersambung… | |||
| isyarat | Lebar | Arah | Penerangan |
| qspi_dclk | 1 | Keluaran | Menyediakan isyarat jam kepada peranti denyar. |
| qspi_scein | 1 | Keluaran | Menyediakan isyarat ncs kepada peranti denyar.
Menyokong Stratix® V, Arria® V, Cyclone® V dan peranti yang lebih lama. |
| 3 | Keluaran | Menyediakan isyarat ncs kepada peranti denyar.
Menyokong peranti Intel Arria 10 dan Intel Cyclone 10 GX. |
- Anda boleh menetapkan frekuensi jam kepada lebih rendah atau sama dengan 50 MHz.
- Pegang isyarat untuk sekurang-kurangnya satu kitaran jam untuk menetapkan semula IP.
- Tersedia apabila anda mendayakan Lumpuhkan parameter antara muka Siri Aktif khusus.
Maklumat Berkaitan
- Helaian Data Peranti Konfigurasi Empat Siri (EPCQ).
- Helaian Data Peranti Konfigurasi Bersiri EPCQ-L
- Lembaran Data Peranti Konfigurasi Bersiri EPCQ-A
Parameter
Jadual 3. Tetapan Parameter
| Parameter | Nilai Undang-undang | Penerangan |
| Jenis peranti konfigurasi | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Menentukan jenis peranti EPCQ, EPCQ-L atau EPCQ-A yang ingin anda gunakan. |
| Pilih mod I/O | KUAT DUAL STANDARD BIASA | Memilih lebar data lanjutan apabila anda mendayakan operasi Baca Pantas. |
| Lumpuhkan antara muka Siri Aktif khusus | — | Halakan isyarat ASMIBLOCK ke peringkat atas reka bentuk anda. |
| Dayakan antara muka pin SPI | — | Menterjemah isyarat ASMIBLOCK kepada antara muka pin SPI. |
| Dayakan model simulasi denyar | — | Menggunakan model simulasi EPCQ 1024 lalai untuk simulasi. Jika anda menggunakan peranti denyar pihak ketiga, rujuk AN 720: Mensimulasikan Blok ASMI dalam Reka Bentuk Anda untuk mencipta pembungkus untuk menyambungkan model denyar dengan Blok ASMI. |
| Bilangan Pilihan Cip digunakan | 1
2(4) 3(4) |
Memilih bilangan cip pilih yang disambungkan ke denyar. |
- Hanya disokong dalam peranti Intel Arria 10, peranti Intel Cyclone 10 GX dan peranti lain dengan Dayakan antara muka pin SPI didayakan.
Maklumat Berkaitan
- Helaian Data Peranti Konfigurasi Empat Siri (EPCQ).
- Helaian Data Peranti Konfigurasi Bersiri EPCQ-L
- Lembaran Data Peranti Konfigurasi Bersiri EPCQ-A
- AN 720: Mensimulasikan Blok ASMI dalam Reka Bentuk Anda
Daftar Peta
Jadual 4. Peta Daftar
- Setiap alamat offset dalam jadual berikut mewakili 1 perkataan ruang alamat memori.
- Semua daftar mempunyai nilai lalai 0x0.
| Offset | Daftar Nama | R/W | Nama Medan | sedikit | Lebar | Penerangan |
| 0 | WR_DAYA | W | WR_DAYA | 0 | 1 | Tulis 1 untuk melaksanakan daya tulis. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Tulis 1 untuk melaksanakan nyahdaya tulis. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Mengandungi maklumat untuk menulis ke daftar status. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Mengandungi maklumat daripada operasi daftar status baca. |
| 4 | SECTOR_ERASE | W | Nilai Sektor | 23:0
atau 31: 0 |
24 atau
32 |
Mengandungi alamat sektor yang akan dipadamkan bergantung pada ketumpatan peranti.(5) |
| 5 | SUBSEKTOR_PADAM | W | Nilai Subsektor | 23:0
atau 31: 0 |
24 atau
32 |
Mengandungi alamat subsektor yang akan dipadamkan bergantung pada ketumpatan peranti.(6) |
| 6 – 7 | Terpelihara | |||||
| 8 | KAWALAN | W/R | PILIHAN CHIP | 7:4 | 4 | Memilih peranti denyar. Nilai lalai ialah 0, yang menyasarkan peranti kilat pertama. Untuk memilih peranti kedua, tetapkan nilai kepada 1, untuk memilih peranti ketiga, tetapkan nilai kepada 2. |
| Terpelihara | ||||||
| W/R | LUMPUHKAN | 0 | 1 | Tetapkan ini kepada 1 untuk melumpuhkan isyarat SPI IP dengan meletakkan semua isyarat output kepada keadaan Z tinggi. | ||
| bersambung… | ||||||
| Offset | Daftar Nama | R/W | Nama Medan | sedikit | Lebar | Penerangan |
| Ini boleh digunakan untuk berkongsi bas dengan peranti lain. | ||||||
| 9 – 12 | Terpelihara | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | nilai NVCR | 15:0 | 16 | Menulis nilai kepada daftar konfigurasi tidak menentu. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | nilai NVCR | 15:0 | 16 | Membaca nilai daripada daftar konfigurasi tidak menentu |
| 15 | RD_ BENDERA_ STATUS_REG | R | RD_ BENDERA_ STATUS_REG | 8 | 8 | Membaca daftar status bendera |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Membersihkan daftar status bendera |
| 17 | PUKAL_PADAM | W | PUKAL_PADAM | 0 | 1 | Tulis 1 untuk memadamkan keseluruhan cip (untuk peranti mati tunggal).(7) |
| 18 | DIE_EASE | W | DIE_EASE | 0 | 1 | Tulis 1 untuk memadamkan keseluruhan die (untuk peranti stack-die).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Tulis 1 untuk memasuki mod alamat 4 bait |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Tulis 1 untuk keluar dari mod alamat 4 bait |
| 21 | SECTOR_PROTECT | W | Nilai melindungi sektor | 7:0 | 8 | Nilai untuk menulis ke daftar status untuk melindungi sektor. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Nilai kapasiti memori | 7:0 | 8 | Mengandungi maklumat ID kapasiti memori. |
| 23 –
32 |
Terpelihara | |||||
Anda hanya perlu menentukan sebarang alamat dalam sektor tersebut dan IP akan memadamkan sektor tersebut.
Anda hanya perlu menentukan sebarang alamat dalam subsektor dan IP akan memadamkan subsektor tersebut.
Maklumat Berkaitan
- Helaian Data Peranti Konfigurasi Empat Siri (EPCQ).
- Helaian Data Peranti Konfigurasi Bersiri EPCQ-L
- Lembaran Data Peranti Konfigurasi Bersiri EPCQ-A
- Spesifikasi Antara Muka Avalon
operasi
Antara muka IP FPGA Intel ASMI Parallel II adalah mematuhi antara muka dipetakan memori Avalon. Untuk butiran lanjut, rujuk spesifikasi Avalon.
- Anda hanya perlu menentukan sebarang alamat dalam die dan IP akan memadamkan die tersebut.
- Untuk peranti EPCQ dan EPCQ-L, bit pelindung blok adalah bit [2:4] dan [6] dan bit atas/bawah (TB) ialah bit 5 daftar status. Untuk peranti EPCQ-A. bit melindungi blok adalah bit [2:4] dan bit TB ialah bit 5 daripada daftar status.
Maklumat Berkaitan
- Spesifikasi Antara Muka Avalon
Operasi Daftar Status Kawalan
Anda boleh melakukan pengimbangan baca atau tulis ke alamat tertentu menggunakan Daftar Status Kawalan (CSR).
Untuk melaksanakan operasi baca atau tulis untuk daftar status kawalan, ikuti langkah berikut:
- Tegaskan isyarat avl_csr_write atau avl_csr_read semasa
Isyarat avl_csr_waitrequest adalah rendah (jika isyarat waitrequest tinggi, isyarat avl_csr_write atau avl_csr_read mesti dikekalkan tinggi sehingga isyarat waitrequest menjadi rendah). - Pada masa yang sama, tetapkan nilai alamat pada bas avl_csr_address. Jika ia adalah operasi tulis, tetapkan data nilai pada bas avl_csr_writedata bersama-sama dengan alamat.
- Jika ia adalah transaksi baca, tunggu sehingga isyarat avl_csr_readdatavalid ditegaskan tinggi untuk mendapatkan semula data bacaan.
- Untuk operasi yang memerlukan nilai tulis untuk berkelip, anda mesti melakukan operasi daya tulis terlebih dahulu.
- Anda mesti membaca daftar status bendera setiap kali anda mengeluarkan arahan tulis atau padam.
- Jika berbilang peranti denyar digunakan, anda mesti menulis pada daftar pilih cip untuk memilih pilih cip yang betul sebelum melakukan sebarang operasi pada peranti denyar tertentu.
Rajah 2. Baca Bentuk Gelombang Daftar Kapasiti Ingatan Cthample
Rajah 3. Tulis Dayakan Daftar Bentuk Gelombang Cthample
Operasi Memori
Antara muka memori ASMI Parallel II Intel FPGA IP menyokong akses memori denyar yang pecah dan terus. Semasa akses memori denyar terus, IP melakukan langkah berikut untuk membolehkan anda melakukan sebarang operasi baca atau tulis terus:
- Tulis dayakan untuk operasi tulis
- Semak daftar status bendera untuk memastikan operasi telah selesai pada denyar
- Lepaskan isyarat waitrequest apabila operasi selesai
Operasi memori adalah serupa dengan operasi antara muka dipetakan memori Avalon. Anda mesti menetapkan nilai yang betul pada bas alamat, menulis data jika ia adalah transaksi tulis, memacu nilai kiraan pecah kepada 1 untuk transaksi tunggal atau nilai kiraan pecah yang anda inginkan dan mencetuskan isyarat tulis atau baca.
Rajah 4. 8-Perkataan Tulis Bentuk Gelombang Pecah Cthample
Rajah 5. 8-Bacaan Perkataan Gelombang Pecah Cthample
Rajah 6. 1-Bait Tulis byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Use Case Examples
Kes penggunaan exampMereka menggunakan ASMI Parallel II IP dan JTAG-to-Avalon Master untuk melaksanakan operasi capaian denyar, seperti membaca ID silikon, membaca memori, menulis memori, memadam sektor, melindungi sektor, membersihkan daftar status bendera dan menulis nvcr.
Untuk menjalankan bekasamples, anda mesti mengkonfigurasi FPGA. Ikut langkah-langkah ini:
- Konfigurasikan FPGA berdasarkan sistem Pereka Platform seperti yang ditunjukkan dalam rajah berikut.
Rajah 7. Sistem Pereka Platform Menunjukkan ASMI Parallel II IP dan JTAG-kepada-Avalon Master
- Simpan skrip TCL berikut dalam direktori yang sama dengan projek anda. Namakan skrip sebagai epcq128_access.tcl contohnyaample.
- Lancarkan konsol sistem. Dalam konsol, sumber skrip dengan menggunakan "sumber epcq128_access.tcl".
Exampbahagian 1: Baca ID Silikon Peranti Konfigurasi
Example 2: Baca dan Tulis Satu Perkataan Data di Alamat H'40000000
Exampbahagian 3: Padamkan Sektor 64
Example 4: Lakukan Sector Protect di Sektor (0 hingga 127)
Example 5: Baca dan Kosongkan Daftar Status Bendera
Example 6: Baca dan Tulis nvcr
Arkib Panduan Pengguna IP FPGA Intel ASMI Parallel II
Versi IP adalah sama dengan versi perisian Intel Quartus Prime Design Suite sehingga v19.1. Daripada perisian Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, teras IP mempunyai skema versi IP baharu.
Jika versi teras IP tidak disenaraikan, panduan pengguna untuk versi teras IP sebelumnya terpakai.
| Versi Intel Quartus Prime | Versi Teras IP | Panduan Pengguna |
| 17.0 | 17.0 | Panduan Pengguna Teras IP Altera ASMI Parallel II |
Sejarah Semakan Dokumen untuk Panduan Pengguna IP Intel FPGA ASMI Parallel II
| Versi Dokumen | Versi Intel Quartus Prime | Versi IP | Perubahan |
| 2020.07.29 | 18.0 | 18.0 | • Mengemas kini tajuk dokumen kepada Panduan Pengguna IP FPGA Intel ASMI Parallel II.
• Dikemas kini Jadual 2: Tetapan Parameter dalam bahagian Parameter. |
| 2018.09.24 | 18.0 | 18.0 | • Menambah maklumat tentang aplikasi dan sokongan untuk teras IP FPGA Intel ASMI Parallel II.
• Menambah nota untuk merujuk kepada Antara Muka Denyar Bersiri Generik Panduan Pengguna Teras IP Intel FPGA. • Menambahkan ASMI Parallel II Intel FPGA IP Core Use Case Examples bahagian. |
| 2018.05.07 | 18.0 | 18.0 | • Menamakan semula teras IP Altera ASMI Parallel II kepada teras IP Intel FPGA ASMI Parallel II bagi setiap penjenamaan semula Intel.
• Menambah sokongan untuk peranti EPCQ-A. • Menambah nota pada isyarat clk dalam Penerangan Pelabuhan meja. • Mengemas kini penerangan untuk isyarat qspi_scein dalam Penerangan Pelabuhan meja. • Menambah nota pada daftar SECTOR_PROTECT dalam Daftar Peta meja. • Mengemas kini bit dan lebar untuk daftar SECTOR_ERASE dan SUBSECTOR_ERASE dalam Daftar Peta meja. • Mengemas kini bit dan lebar untuk SECTOR_PROTECT mendaftar dalam Daftar Peta meja. |
| bersambung… | |||
| Versi Dokumen | Versi Intel Quartus Prime | Versi IP | Perubahan |
| • Mengemas kini penerangan untuk pilihan CHIP SELECT daftar KAWALAN dalam Daftar Peta meja.
• Mengemas kini nota kaki untuk daftar SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE dan DIE_ERASE dalam Daftar Peta meja. • Mengemas kini perihalan untuk vl_mem_addr isyarat dalam Penerangan Pelabuhan meja. • Suntingan editorial kecil. |
| tarikh | Versi | Perubahan |
| Mei 2017 | 2017.05.08 | Keluaran awal. |
Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan.
*Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.
Dokumen / Sumber
 |
intel ASMI Parallel II Intel FPGA IP [pdf] Panduan Pengguna ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
