VHDL VITAL™
Kikopa Itọsọna

Ọrọ Iṣaaju

Itọsọna Simulation Vital VHDL yii ni alaye ninu nipa lilo ModelSim lati ṣe adaṣe awọn apẹrẹ fun awọn ẹrọ SoC Microsemi. Tọkasi iranlọwọ ori ayelujara fun alaye ni afikun nipa lilo sọfitiwia SoC.
Tọkasi awọn iwe ti o wa pẹlu ẹrọ afọwọṣe rẹ fun alaye nipa ṣiṣe kikopa.

Awọn imọran iwe
Iwe aṣẹ yii gba awọn nkan wọnyi:

1. O ti fi sọfitiwia Libero SoC sori ẹrọ. Iwe yi wa fun software Libero SoC v10.0 ati loke. Fun išaaju awọn ẹya ti software, wo awọn Legacy VHDL Vital Simulation Itọsọna.
2. O ti fi simulator VHDL VITAL rẹ sori ẹrọ.
3. O mọmọ pẹlu awọn ile-iṣẹ UNIX ati awọn ọna ṣiṣe tabi pẹlu awọn PC ati awọn agbegbe iṣẹ Windows.
4. O faramọ pẹlu faaji FPGA ati sọfitiwia apẹrẹ FPGA.

Apejọ iwe
Iwe yi nlo awọn oniyipada wọnyi:

• Awọn ile-ikawe idile FPGA ti han bi . Rọpo iyipada idile FPGA ti o fẹ pẹlu ẹbi ẹrọ bi o ti nilo. Fun example: vcom -iṣẹ .vhd
• Awọn ile-ikawe VHDL ti a ṣe akojọpọ jẹ afihan bi . Rọpo fun iyipada idile VHDL ti o fẹ bi o ṣe nilo. Ede VHDL nbeere wipe awọn orukọ ile-ikawe bẹrẹ pẹlu ohun kikọ alfa.

Iranlọwọ ori ayelujara
Sọfitiwia SoC Microsemi wa pẹlu iranlọwọ ori ayelujara. Iranlọwọ ori ayelujara ni pato si ohun elo sọfitiwia kọọkan wa lati inu akojọ Iranlọwọ.

Ṣeto

Ipin yii ni alaye lori siseto adaṣe ModelSim lati ṣe adaṣe awọn apẹrẹ Microsemi SoC.
Ipin yii pẹlu awọn ibeere sọfitiwia, awọn igbesẹ ti n ṣapejuwe bi o ṣe le ṣajọ awọn ile-ikawe Microsemi SoC FPGA, ati alaye iṣeto miiran fun ohun elo iṣeṣiro ti o lo.

Software ibeere
Alaye ti o wa ninu itọsọna yii kan si Microsemi Libero SoC Software v10.0 ati loke ati IEEE1076-ibaramu VHDL simulators.
Ni afikun, itọsọna yii ni alaye ninu nipa lilo awọn simulators ModelSim.
Fun alaye kan pato nipa iru awọn ẹya ti itusilẹ yii ṣe atilẹyin, lọ si eto atilẹyin imọ ẹrọ lori Microsemi web Aaye (http://www.actel.com/custsup/search.html) ati ki o wa awọn Koko eni keta.

AwoṣeSim
Niwọn igba ti ọna fifi sori ẹrọ yatọ fun olumulo kọọkan ati fifi sori ẹrọ kọọkan, iwe yii nlo $ALSDIR lati tọka ipo nibiti software ti fi sii. Ti o ba jẹ olumulo Unix, nìkan ṣẹda oniyipada ayika kan ti a pe ni ALSDIR ki o ṣeto iye rẹ si ọna fifi sori ẹrọ. Ti o ba jẹ olumulo Windows, rọpo $ALSDIR pẹlu ọna fifi sori ẹrọ ni awọn aṣẹ.
Lo ilana atẹle lati ṣajọ awọn ile-ikawe fun awọn simulators ModelSim. Tẹ awọn aṣẹ UNIX ni kiakia UNIX. Tẹ awọn aṣẹ Windows lori laini aṣẹ ti window ModelSim Transcript.
Awọn aṣẹ ti o wa ni isalẹ wa fun Windows. Lati jẹ ki awọn aṣẹ ṣiṣẹ fun UNIX, lo awọn slash siwaju dipo awọn gige ẹhin.

Ilana yii ṣe akojọpọ ile-ikawe Microsemi VITAL kan ninu $ALSDIR\lib\vtl\95mti liana. O gbọdọ ṣajọ awọn awoṣe ikawe FPGA fun awọn ile-ikawe VITAL lati ṣiṣẹ daradara.
Akiyesi: Ti itọsọna MTI ba wa tẹlẹ ninu itọsọna $ALSDIR\libvtl95, awọn ile-ikawe ti a ṣajọ le wa, ati pe o le ma nilo lati ṣe ilana atẹle.

1. Ṣẹda ile-ikawe kan ti a pe ni mti ninu itọsọna $ALSDIR \ lib \ vtl \ 95.
2. Pe simulator ModelSim (Windows nikan).
3. Yi pada si $ALSDIR \ lib \ vtl \ 95 \ mti liana. Tẹ aṣẹ atẹle ni tọ: cd $ALSDIR \ lib \ vtl \ 95 \ mti
4. Ṣẹda a ebi ìkàwé. Tẹ aṣẹ atẹle naa ni tọ: vlib
5. Maapu VITAL ikawe si awọn liana. Tẹ aṣẹ atẹle sii ni tọ: vmap $ALSDIR \ lib \ vtl \ 95 \ mti \
6. Ṣe akojọpọ awọn ile-ikawe VITAL rẹ.
   vcom - iṣẹ ../ .vhd
   Fun example, lati ṣajọ ile-ikawe 40MX fun ẹrọ afọwọṣe rẹ, tẹ aṣẹ wọnyi: vcom -work a40mx ../40mx.vhd
7. (Eyi je ko je) Kojọ awọn ijira ìkàwé. Ṣe igbesẹ yii nikan ti o ba nilo lati lo ile-ikawe ijira. Tẹ aṣẹ atẹle ni tọ: vcom -work ../ _mig.vhd

Ṣiṣan apẹrẹ

Abala yii ṣe apejuwe ṣiṣan apẹrẹ fun simulating awọn apẹrẹ pẹlu ohun elo imuṣere VHDL VITAL kan.

Sisan Apẹrẹ pataki VHDL
Ṣiṣan apẹrẹ VHDL VITAL ni awọn igbesẹ akọkọ mẹrin:

1. Ṣẹda Apẹrẹ
2. Ṣiṣe Apẹrẹ
3. Siseto
4. Ijerisi eto

Awọn apakan atẹle yii ṣe alaye awọn igbesẹ wọnyi.

Ṣẹda Apẹrẹ
Lakoko ṣiṣẹda / ijẹrisi apẹrẹ, a mu apẹrẹ kan ni ipele RTL (ihuwasi) orisun VHDL file.
Lẹhin yiya apẹrẹ, o le ṣe kikopa ihuwasi ti VHDL file lati rii daju pe koodu VHDL tọ. Awọn koodu ti wa ni ki o sise sinu kan ẹnu-ipele (igbekale) VHDL netlist. Lẹhin iṣelọpọ, o le ṣe kikopa igbekalẹ iṣaju iṣaju iyan ti apẹrẹ naa. Lakotan, atokọ netiwọki EDIF kan ti ṣe ipilẹṣẹ fun lilo ninu Libero SoC ati pe VHDL igbekalẹ nẹtiwọọki-ipilẹṣẹ jẹ ipilẹṣẹ fun kikopa akoko ni simulator ifaramọ VHDL VITAL kan.

Titẹsi orisun VHDL
Tẹ orisun apẹrẹ VHDL rẹ sii nipa lilo olootu ọrọ tabi olootu HDL kan ti o ni imọra. Orisun apẹrẹ VHDL rẹ le ni awọn igbelewọn ipele-RTL ninu, bakanna bi awọn ifẹsẹmulẹ ti awọn eroja igbekalẹ, gẹgẹbi awọn ohun kohun Libero SoC.

Iwa iṣeṣiro
Ṣe kikopa ihuwasi ti apẹrẹ rẹ ṣaaju iṣelọpọ. Simulation ihuwasi jẹri iṣẹ ṣiṣe ti koodu VHDL rẹ. Ni deede, o lo awọn idaduro odo ati ibujoko idanwo VHDL boṣewa lati wakọ kikopa. Tọkasi awọn iwe ti o wa pẹlu ohun elo iṣeṣiro rẹ fun alaye nipa ṣiṣe kikopa iṣẹ.

Akopọ
Lẹhin ti o ti ṣẹda orisun apẹrẹ VHDL ihuwasi rẹ, o gbọdọ ṣajọpọ rẹ. Synthesis yipada ihuwasi VHDL file sinu akojọ nẹtiwọọki ipele-bode ati ki o ṣe apẹrẹ apẹrẹ fun imọ-ẹrọ ibi-afẹde kan. Awọn iwe-ipamọ ti o wa pẹlu irinṣẹ iṣelọpọ rẹ ni alaye ninu nipa ṣiṣe iṣelọpọ apẹrẹ.

EDIF Netlist Iran
Lẹhin ti o ti ṣẹda, ṣiṣẹpọ, ati rii daju apẹrẹ rẹ, sọfitiwia ṣe agbekalẹ netlist EDIF kan fun aaye-ati-ọna ni Libero SoC.
Atokọ nẹtiwọọki EDIF yii tun jẹ lilo lati ṣe agbekalẹ netlist VHDL igbekalẹ fun lilo ninu kikopa igbekalẹ.

Igbekale VHDL Netlist Iran
Libero SoC ṣe agbekalẹ akojọ nẹtiwọọki VHDL ipele-bode kan lati inu netlist EDIF rẹ fun lilo ninu kikopa igbekalẹ iṣaju iṣaju iṣaaju lẹhin iṣelọpọ.
Awọn file wa ninu iwe ilana / synthesis ti o ba fẹ ṣe kikopa pẹlu ọwọ.
Iṣafọwọṣe igbekale
Ṣe kikopa igbekalẹ ṣaaju gbigbe-ati-itọpa. Kikopa igbekalẹ jẹri iṣẹ ṣiṣe ti atokọ-pọ-lẹhin rẹ ti iṣaju iṣaju iṣeto VHDL netlist. Awọn idaduro ẹyọkan ti o wa ninu akojọpọ awọn ile-ikawe Libero SoC VITAL ni a lo. Tọkasi awọn iwe ti o wa pẹlu ohun elo iṣeṣiro rẹ fun alaye nipa ṣiṣe kikopa igbekalẹ.

Ṣiṣe Apẹrẹ
Lakoko imuse apẹrẹ, o gbe-ati-ọna apẹrẹ kan nipa lilo Libero SoC. Ni afikun, o le ṣe itupalẹ akoko. Lẹhin ibi-ati ipa-ọna, ṣe simulation ifiweranṣẹ (akoko) pẹlu simulator ifaramọ VHDL VITAL kan.
Siseto
Ṣeto ẹrọ kan pẹlu sọfitiwia siseto ati ohun elo lati Microsemi SoC tabi eto siseto ẹnikẹta ti o ni atilẹyin. Tọkasi iranlọwọ olupilẹṣẹ ori ayelujara fun alaye nipa siseto ẹrọ Microsemi SoC kan.
Ijerisi eto
O le ṣe ijẹrisi eto lori ẹrọ ti a ṣe eto nipa lilo ohun elo iwadii Silicon Explorer.
Tọkasi Ibẹrẹ kiakia Silicon Explorer fun alaye nipa lilo Silicon Explorer.

Ti o npese Netlists

Ipin yii ṣe apejuwe awọn ilana fun ipilẹṣẹ EDIF ati awọn netlist VHDL igbekale.
Ti o npese EDIF Netlist
Lẹhin ti yiya aworan sikematiki rẹ tabi ṣiṣiṣẹpọ apẹrẹ rẹ, ṣe agbejade netiwọki EDIF kan lati imudani sikematiki rẹ tabi irinṣẹ iṣelọpọ. Lo EDIF netlist fun aaye-ati-ipa-ọna. Tọkasi iwe-ipamọ ti o wa pẹlu iyaworan sikematiki rẹ tabi ohun elo iṣelọpọ fun alaye nipa ti ipilẹṣẹ nẹtiwọọki EDIF kan.
Ti o npese a igbekale VHDL Netlist
VHDL netlist igbekale files ti wa ni ipilẹṣẹ laifọwọyi gẹgẹbi apakan ti iṣẹ akanṣe Libero SoC rẹ.
O le wa akojọ nẹtiwọọki VHDL rẹ files ni / synthesis liana ti rẹ Libero ise agbese. Fun example, ti o ba ti rẹ ise agbese liana ti wa ni ti a npè ni project1, ki o si rẹ netlist files wa ninu /project1/synthesis.
Diẹ ninu awọn idile jeki o lati okeere wọnyi files pẹlu ọwọ fun lilo ni ita irinṣẹ. Ti ẹrọ rẹ ba ṣe atilẹyin ẹya yii o le okeere netlist files lati Awọn irinṣẹ> Si ilẹ okeere> Netlist.

Simulation pẹlu ModelSim

Ipin yii ṣe apejuwe awọn igbesẹ lati ṣe iṣe ihuwasi, igbekalẹ ati kikopa akoko nipa lilo adaṣe ModelSim.
Awọn ilana ti o han wa fun PC. Awọn ilana iṣeto kanna ṣiṣẹ bakanna fun UNIX. Lo awọn sẹsẹ iwaju ni aaye awọn gige ẹhin. Fun PC, tẹ awọn aṣẹ sinu window MTI. Fun UNIX, tẹ awọn aṣẹ sinu window UNIX kan.

Iwa iṣeṣiro
Lo ilana atẹle lati ṣe kikopa ihuwasi ti apẹrẹ kan. Tọkasi awọn iwe aṣẹ
to wa pẹlu ohun elo kikopa rẹ fun alaye ni afikun nipa ṣiṣe kikopa ihuwasi.

1. Pe simulator ModelSim rẹ. (PC nikan)
2. Yi liana si rẹ ise agbese liana. Itọsọna yii gbọdọ pẹlu apẹrẹ VHDL rẹ files ati testbench. iru: cd
3. Maapu to Library. Ti awọn ohun kohun eyikeyi ba wa ni iyara ni orisun VHDL rẹ, tẹ aṣẹ atẹle lati ṣe ya aworan wọn si ile-ikawe VITAL ti a ṣajọ: vmap $ALSDIR \ lib \ vtl \ 95 \ mti \
   Lati tọka ile-ikawe ẹbi ninu apẹrẹ VHDL rẹ files, ṣafikun awọn laini atẹle si apẹrẹ VHDL rẹ files: ìkàwé ; lo .paati.gbogbo;
4. Ṣẹda iwe ilana “iṣẹ”. Iru: vlib iṣẹ
5. Maapu si ilana “iṣẹ”. Tẹ aṣẹ atẹle naa: iṣẹ vmap .\work
6. Ṣe kikopa ihuwasi ti apẹrẹ rẹ. Lati ṣe kikopa ihuwasi nipa lilo VSystem tabi ModelSim simulator rẹ, ṣajọ apẹrẹ VHDL rẹ ati bench test. files ati ṣiṣe a kikopa. Fun awọn aṣa aṣa, ṣajọ awọn bulọọki apẹrẹ ipele kekere ṣaaju awọn bulọọki apẹrẹ ipele giga.

Awọn aṣẹ atẹle yii ṣe afihan bi o ṣe le ṣajọ apẹrẹ VHDL ati bench testbench files:
vcom -93 .vhd
vcom -93 .vhd

Lati ṣe afiwe apẹrẹ, tẹ:
vsim
Fun example:
vsim test_adder_behave
Awọn orisi-faaji nkankan ti a pato nipasẹ iṣeto ni ti a npè ni test_adder_behave ninu testbench yoo jẹ afarawe. Ti apẹrẹ rẹ ba ni mojuto PLL kan, lo ipinnu 1ps kan:
vsim -t ps
Fun example:
vsim -t ps test_adder_behave

Iṣafọwọṣe igbekale
Lo ilana atẹle lati ṣe kikopa igbekale.

1. Ṣe ina netlist VHDL igbekale kan. Ti o ba nlo Synopsys Design Compiler, ṣe agbejade netlist VHDL igbekale nipa lilo ọpa yii.
   Ti o ba nlo awọn irinṣẹ iṣelọpọ miiran, ṣe ipilẹṣẹ VHDL ipele-bode lati inu netiwọki EDIF rẹ nipa lilo file ti ipilẹṣẹ laifọwọyi ninu rẹ ise agbese. Diẹ ninu awọn idile oniru jeki o lati se ina awọn files taara lati Awọn irinṣẹ> Si ilẹ okeere> Akojọ Netlist.
   Akiyesi: VHDL ti ipilẹṣẹ nlo std_logic fun gbogbo awọn ebute oko oju omi. Awọn ebute oko akero yoo wa ni aṣẹ-bit kanna bi wọn ṣe han ninu netlist EDIF.
2. Maapu si ile-ikawe VITAL. Ṣiṣe aṣẹ atẹle lati ya aworan ile-ikawe VITAL ti o ṣajọ.
   vmap $ALSDIR \ lib \ vtl \ 95 \ mti \
3. Ṣe akopọ netlist igbekale. Ṣe akopọ apẹrẹ VHDL rẹ ati bench testbench files. Awọn aṣẹ atẹle yii ṣe afihan bi o ṣe le ṣajọ apẹrẹ VHDL ati bench testbench files:
   vcom -o kan e -93 .vhd
   vcom -o kan -93 .vhd
   vcom .vhd
   Akiyesi: Ni akọkọ, ohun elo naa ṣajọ awọn nkan. Lẹhinna, o ṣe akopọ awọn ayaworan, bi o ṣe nilo fun awọn nẹtiwọọki VHDL ti a kọ nipasẹ awọn irinṣẹ kan.
4. Ṣiṣe kikopa igbekale. Lati ṣe afiwe apẹrẹ rẹ, tẹ: vsim
   Fun example: vsim test_adder_structure
   Awọn orisi-faaji nkankan ti a pato nipa iṣeto ni ti a npè ni test_adder_structure ni testbench yoo jẹ kikopa.
   Ti apẹrẹ rẹ ba ni mojuto PLL kan, lo ipinnu 1ps kan: vsim -t ps
   Fun example: vsim -t ps test_adder_structure

Simulation akoko
Lati ṣe kikopa akoko:

1. Ti o ko ba ti ṣe bẹ, ṣe atẹhin-ṣe alaye apẹrẹ rẹ ki o ṣẹda bench testbench rẹ.
2. Lati ṣe kikopa akoko kan nipa lilo V-System tabi ModelSim simulator, ṣajọ apẹrẹ VHDL rẹ ati bench testbench files, ti wọn ko ba ti ṣajọ tẹlẹ fun simulation igbekale, ati ṣiṣe iṣere kan. Awọn aṣẹ atẹle yii ṣe afihan bi o ṣe le ṣajọ apẹrẹ VHDL ati bench testbench files:
   vcom -o kan e -93 .vhd
   vcom -o kan -93 .vhd
   vcom .vhd
   Akiyesi: Ṣiṣe awọn igbesẹ ti tẹlẹ n ṣajọ awọn ile-iṣẹ ni akọkọ ati lẹhinna awọn faaji, bi o ṣe nilo fun awọn nẹtiwọọki VHDL ti awọn irinṣẹ kan kọ.
3. Ṣiṣe kikopa ẹhin-annotation nipa lilo alaye akoko ni SDF file. Iru: vsim -sdf[max|type|min] / = .sdf -c
   Awọn aṣayan ṣe alaye agbegbe (tabi ọna) si apẹẹrẹ ni apẹrẹ nibiti asọye ẹhin bẹrẹ. O le lo lati pato apẹẹrẹ FPGA kan pato ninu apẹrẹ eto ti o tobi ju tabi bench testbench ti o fẹ lati ṣe atilẹyin asọye. Fun example: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
   Ninu example, paramọlẹ nkankan ti a ti instantiated bi apẹẹrẹ “uut” ninu awọn testbench. Awọn meji-faaji ti a sọ pato nipasẹ iṣeto ni ti a npè ni "test_adder_structural" ni testbench yoo jẹ afarawe nipa lilo awọn idaduro to pọju ti a pato ninu SDF file.
   Ti apẹrẹ rẹ ba ni koko PLL kan, lo ipinnu 1ps kan: vsim -t ps -sdf[max|typ|min] / = .sdf -c
   Fun example: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural

A - Atilẹyin ọja

Microsemi SoC Products Group ṣe atilẹyin awọn ọja rẹ pẹlu ọpọlọpọ awọn iṣẹ atilẹyin, pẹlu Iṣẹ alabara, Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara, a webojula, itanna mail, ati ni agbaye tita ifiweranṣẹ.
Àfikún yii ni alaye nipa kikan si Microsemi SoC Products Group ati lilo awọn iṣẹ atilẹyin wọnyi.

Iṣẹ onibara
Kan si Iṣẹ Onibara fun atilẹyin ọja ti kii ṣe imọ-ẹrọ, gẹgẹbi idiyele ọja, awọn iṣagbega ọja, alaye imudojuiwọn, ipo aṣẹ, ati aṣẹ.
Lati North America, pe 800.262.1060
Lati iyoku agbaye, pe 650.318.4460
Faksi, lati nibikibi ninu aye, 408.643.6913

Onibara Technical Support Center
Ẹgbẹ Microsemi SoC Products Group ṣiṣẹ Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara pẹlu awọn onimọ-ẹrọ ti o ni oye ti o le ṣe iranlọwọ dahun ohun elo rẹ, sọfitiwia, ati awọn ibeere apẹrẹ nipa Awọn ọja Microsemi SoC. Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara n lo akoko nla ṣiṣẹda awọn akọsilẹ ohun elo, awọn idahun si awọn ibeere ọmọ inu apẹrẹ ti o wọpọ, iwe ti awọn ọran ti a mọ, ati ọpọlọpọ awọn FAQs. Nitorinaa, ṣaaju ki o to kan si wa, jọwọ ṣabẹwo si awọn orisun ori ayelujara wa. O ṣeese pupọ pe a ti dahun awọn ibeere rẹ tẹlẹ.

Oluranlowo lati tun nkan se
Ṣabẹwo si Atilẹyin Onibara webAaye (www.microsemi.com/soc/support/search/default.aspx) fun alaye diẹ sii ati atilẹyin. Ọpọlọpọ awọn idahun wa lori wiwa web awọn oluşewadi pẹlu awọn aworan atọka, awọn apejuwe, ati awọn ọna asopọ si awọn orisun miiran lori awọn webojula.

Webojula
O le ṣawari lori ọpọlọpọ awọn alaye imọ-ẹrọ ati ti kii ṣe imọ-ẹrọ lori oju-iwe ile SoC, ni www.microsemi.com/soc.

Kan si Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara
Awọn onimọ-ẹrọ ti o ni oye ga julọ oṣiṣẹ Ile-iṣẹ Atilẹyin Imọ-ẹrọ. Ile-iṣẹ Atilẹyin Imọ-ẹrọ le kan si nipasẹ imeeli tabi nipasẹ Microsemi SoC Products Group webojula.
Imeeli
O le ṣe ibasọrọ awọn ibeere imọ-ẹrọ rẹ si adirẹsi imeeli wa ati gba awọn idahun pada nipasẹ imeeli, fax, tabi foonu. Paapaa, ti o ba ni awọn iṣoro apẹrẹ, o le imeeli apẹrẹ rẹ files lati gba iranlọwọ.
A nigbagbogbo bojuto awọn iroyin imeeli jakejado awọn ọjọ. Nigbati o ba nfi ibeere rẹ ranṣẹ si wa, jọwọ rii daju pe o ni orukọ kikun rẹ, orukọ ile-iṣẹ, ati alaye olubasọrọ rẹ fun ṣiṣe daradara ti ibeere rẹ.
Adirẹsi imeeli atilẹyin imọ-ẹrọ jẹ soc_tech@microsemi.com.

Awọn ọran Mi
Awọn alabara Ẹgbẹ Awọn ọja Microsemi SoC le fi silẹ ati tọpa awọn ọran imọ-ẹrọ lori ayelujara nipa lilọ si Awọn ọran Mi.
Ita awọn US
Awọn alabara ti o nilo iranlọwọ ni ita awọn agbegbe akoko AMẸRIKA le kan si atilẹyin imọ-ẹrọ nipasẹ imeeli (soc_tech@microsemi.com) tabi kan si ọfiisi tita agbegbe kan. Awọn atokọ ọfiisi tita ni a le rii ni www.microsemi.com/soc/company/contact/default.aspx.

ITAR Imọ Support
Fun atilẹyin imọ ẹrọ lori awọn RH ati RT FPGA ti o jẹ ilana nipasẹ International Traffic in Arms Regulations (ITAR), kan si wa nipasẹ soc_tech_itar@microsemi.com. Ni omiiran, laarin Awọn ọran Mi, yan Bẹẹni ninu atokọ jabọ-silẹ ITAR. Fun atokọ pipe ti Awọn FPGA Microsemi ti ITAR ti ṣe ilana, ṣabẹwo si ITAR web oju-iwe.

Ile-iṣẹ Ile-iṣẹ Microsemi
Ọkan Idawọlẹ, Aliso Viejo CA 92656 USA
Laarin AMẸRIKA: +1 949-380-6100
Tita: +1 949-380-6136
Faksi: +1 949-215-4996

Microsemi Corporation (NASDAQ: MSCC) nfunni ni akojọpọ okeerẹ ti awọn solusan semikondokito fun: Aerospace, olugbeja ati aabo; ile-iṣẹ ati awọn ibaraẹnisọrọ; ati ise ati yiyan agbara awọn ọja. Awọn ọja pẹlu iṣẹ ṣiṣe giga, afọwọṣe igbẹkẹle giga ati awọn ẹrọ RF, ifihan agbara idapọmọra ati awọn iyika iṣọpọ RF, awọn SoC isọdi, awọn FPGA, ati awọn eto abẹlẹ pipe. Microsemi wa ni ile-iṣẹ ni Aliso Viejo, Calif. Kọ ẹkọ diẹ sii ni www.microsemi.com.

© 2012 Microsemi Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Microsemi ati aami Microsemi jẹ aami-iṣowo ti Microsemi Corporation. Gbogbo awọn aami-išowo miiran ati awọn ami iṣẹ jẹ ohun-ini awọn oniwun wọn.
5-57-9006-12/11.12

Awọn iwe aṣẹ / Awọn orisun

Microchip VHDL VITAL SoC Design Suite Awọn ẹya [pdf] Itọsọna olumulo Awọn ẹya 2024.2 si 12.0, VHDL VITAL SoC Design Suite Awọn ẹya, VHDL VITAL, SoC Design Suite Awọn ẹya, Awọn ẹya Suite, Awọn ẹya

Awọn itọkasi

• Itọsọna olumulo