VHDL VITAL™
Leiðbeiningar um uppgerð

Inngangur

Þessi VHDL Vital Simulation Guide inniheldur upplýsingar um notkun ModelSim til að líkja eftir hönnun fyrir Microsemi SoC tæki. Skoðaðu nethjálpina fyrir frekari upplýsingar um notkun SoC hugbúnaðarins.
Skoðaðu skjölin sem fylgja með hermirnum þínum til að fá upplýsingar um framkvæmd hermunar.

Skjal Forsendur
Þetta skjal gerir ráð fyrir eftirfarandi:

1. Þú hefur sett upp Libero SoC hugbúnaðinn. Þetta skjal er fyrir Libero SoC hugbúnað v10.0 og nýrri. Fyrir fyrri útgáfur af hugbúnaði, sjá Eldri VHDL Vital Simulation Guide.
2. Þú hefur sett upp VHDL VITAL hermirinn þinn.
3. Þú þekkir UNIX vinnustöðvar og stýrikerfi eða tölvur og Windows stýriumhverfi.
4. Þú þekkir FPGA arkitektúr og FPGA hönnunarhugbúnað.

Skjalasamningar
Þetta skjal notar eftirfarandi breytur:

• FPGA fjölskyldusöfn eru sýnd sem . Skiptu út æskilegri FPGA fjölskyldubreytu með tækjafjölskyldunni eftir þörfum. Til dæmisample: vcom -vinna .vhd
• Samsett VHDL bókasöfn eru sýnd sem . Varamaður fyrir viðkomandi VHDL fjölskyldubreytu eftir þörfum. VHDL tungumálið krefst þess að bókasafnsnöfnin byrji á alfa staf.

Hjálp á netinu
Microsemi SoC hugbúnaður kemur með nethjálp. Hjálp á netinu sem er sértæk fyrir hvert hugbúnaðarverkfæri er fáanleg í hjálparvalmyndinni.

Uppsetning

Þessi kafli inniheldur upplýsingar um uppsetningu ModelSim hermir til að líkja eftir Microsemi SoC hönnun.
Þessi kafli inniheldur hugbúnaðarkröfur, skref sem lýsa því hvernig á að setja saman Microsemi SoC FPGA bókasöfn og aðrar uppsetningarupplýsingar fyrir uppgerðartólið sem þú notar.

Hugbúnaðarkröfur
Upplýsingarnar í þessari handbók eiga við um Microsemi Libero SoC hugbúnað v10.0 og nýrri og IEEE1076 samhæfða VHDL herma.
Að auki inniheldur þessi handbók upplýsingar um notkun ModelSim herma.
Til að fá nákvæmar upplýsingar um hvaða útgáfur þessi útgáfa styður, farið á tæknilega aðstoðarkerfið á Microsemi. web vefsvæði (http://www.actel.com/custsup/search.html) og leitaðu að leitarorði þriðja aðila.

ModelSim
Þar sem uppsetningarslóðin er mismunandi fyrir hvern notanda og hverja uppsetningu notar þetta skjal $ALSDIR til að gefa til kynna staðsetninguna þar sem hugbúnaðurinn er settur upp. Ef þú ert Unix notandi skaltu einfaldlega búa til umhverfisbreytu sem kallast ALSDIR og stilla gildi hennar á uppsetningarslóðina. Ef þú ert Windows notandi, skiptu $ALSDIR út fyrir uppsetningarslóðina í skipunum.
Notaðu eftirfarandi aðferð til að setja saman bókasöfn fyrir ModelSim herma. Sláðu inn UNIX skipanir við UNIX hvetja. Sláðu inn Windows skipanir á skipanalínunni í ModelSim Transcript glugganum.
Skipanirnar hér að neðan eru fyrir Windows. Til að láta skipanirnar virka fyrir UNIX skaltu nota skástrik í staðinn fyrir afturskástrik.

Þessi aðferð setur saman Microsemi VITAL bókasafn í $ALSDIR\lib\vtl\95\mti möppunni. Þú verður að setja saman FPGA bókasafnslíkönin til að VITAL bókasöfnin virki rétt.
Athugið: Ef það er nú þegar MTI möppu í möppunni $ALSDIR\lib\vtl\95, gætu söfnuð söfn verið til staðar og þú gætir ekki þurft að framkvæma eftirfarandi aðferð.

1. Búðu til bókasafn sem heitir mti í $ALSDIR\lib\vtl\95 möppunni.
2. Kallaðu upp ModelSim hermir (aðeins Windows).
3. Breyttu í $ALSDIR\lib\vtl\95\mti möppuna. Sláðu inn eftirfarandi skipun í hvetjunni: cd $ALSDIR\lib\vtl\95\mti
4. Búðu til a fjölskyldubókasafn. Sláðu inn eftirfarandi skipun við hvetja: vlib
5. Kortaðu VITAL bókasafnið við skrá. Sláðu inn eftirfarandi skipun við hvetja: vmap $ALSDIR\lib\vtl\95\mti\
6. Settu saman VITAL bókasöfnin þín.
   vcom -vinna ../ .vhd
   Til dæmisample, til að setja saman 40MX bókasafnið fyrir herminn þinn skaltu slá inn eftirfarandi skipun: vcom -work a40mx ../40mx.vhd
7. (Valfrjálst) Settu saman flutningssafnið. Framkvæmdu þetta skref aðeins ef þú þarft að nota flutningssafnið. Sláðu inn eftirfarandi skipun við hvetja: vcom -work ../ _mig.vhd

Hönnunarflæði

Þessi kafli lýsir hönnunarflæðinu til að líkja eftir hönnun með VHDL VITAL-samhæfu hermiverkfæri.

VHDL VITAL Design Flow
VHDL VITAL hönnunarflæðið hefur fjögur meginþrep:

1. Búðu til hönnun
2. Innleiða hönnun
3. Forritun
4. Staðfesting kerfis

Eftirfarandi hlutar lýsa þessum skrefum.

Búðu til hönnun
Við hönnun/staðfestingu er hönnun tekin í RTL-stigi (hegðunar) VHDL uppspretta file.
Eftir að hafa tekið hönnunina geturðu framkvæmt hegðunarlíkingu á VHDL file til að ganga úr skugga um að VHDL kóðinn sé réttur. Kóðinn er síðan smíðaður í hliðarstig (byggingar) VHDL netlista. Eftir myndun geturðu framkvæmt valfrjálsa forskipulagsbyggingarlíkingu af hönnuninni. Að lokum er EDIF netlisti búinn til til notkunar í Libero SoC og VHDL burðarvirki netlisti eftir útsetningu er búinn til til að herma eftir tíma í VHDL VITAL samhæfðum hermi.

VHDL Source Entry
Sláðu inn VHDL hönnunaruppsprettu þína með því að nota textaritil eða samhengisnæman HDL ritstjóra. VHDL hönnunaruppspretta þín getur innihaldið RTL-stig smíði, sem og staðsetningar á byggingarþáttum, eins og Libero SoC kjarna.

Atferlislíking
Framkvæmdu hegðunarlíkingu á hönnun þinni fyrir myndun. Atferlisuppgerð staðfestir virkni VHDL kóðans þíns. Venjulega notarðu núll tafir og venjulegan VHDL prófunarbekk til að keyra uppgerð. Skoðaðu skjölin sem fylgja með uppgerðartólinu þínu til að fá upplýsingar um hvernig á að framkvæma virka uppgerð.

Myndun
Eftir að þú hefur búið til hegðunar VHDL hönnunaruppsprettu, verður þú að búa til hann. Nýmyndun umbreytir hegðunar VHDL file inn í netlista á hliðarstigi og fínstillir hönnunina fyrir marktækni. Skjölin sem fylgja með nýmyndunarverkfærinu þínu innihalda upplýsingar um að framkvæma hönnunarmyndun.

EDIF Netlist Generation
Eftir að þú hefur búið til, búið til og staðfest hönnun þína, býr hugbúnaður til EDIF netlista fyrir stað-og-leið í Libero SoC.
Þessi EDIF netlisti er einnig notaður til að búa til burðarvirkan VHDL netlista til notkunar í burðarvirkjahermi.

Uppbygging VHDL Netlist Generation
Libero SoC býr til hliðarstigs VHDL netlista úr EDIF netlistanum þínum til notkunar í forskipulagsuppgerð eftir myndun.
The file er fáanlegt í /synthesis möppunni ef þú vilt framkvæma uppgerð handvirkt.
Byggingarhermi
Framkvæmdu burðarvirkjahermi áður en þú setur og leiðar. Byggingarhermun sannreynir virkni VHDL netlistans þíns eftir myndun fyrir uppsetningu. Einingatafir sem eru innifalin í samsettum Libero SoC VITAL bókasöfnum eru notaðar. Skoðaðu skjölin sem fylgja með hermiverkfærinu þínu til að fá upplýsingar um hvernig á að framkvæma burðarvirki.

Innleiða hönnun
Meðan á hönnunarútfærslu stendur, staðsetur þú hönnun og leiðir hana með Libero SoC. Að auki geturðu framkvæmt tímagreiningu. Eftir stað-og-leið skaltu framkvæma póstútlitshermi (tímasetningar) með VHDL VITAL-samhæfum hermi.
Forritun
Forritaðu tæki með forritunarhugbúnaði og vélbúnaði frá Microsemi SoC eða studdu forritunarkerfi þriðja aðila. Skoðaðu nethjálp forritara til að fá upplýsingar um að forrita Microsemi SoC tæki.
Staðfesting kerfis
Þú getur framkvæmt kerfisstaðfestingu á forrituðu tæki með því að nota Silicon Explorer greiningartólið.
Skoðaðu Silicon Explorer Quick Start fyrir upplýsingar um notkun Silicon Explorer.

Búa til netlista

Þessi kafli lýsir aðferðum við að búa til EDIF og uppbyggingar VHDL netlista.
Búa til EDIF netlista
Eftir að þú hefur tekið skýringarmyndina þína eða búið til hönnunina þína skaltu búa til EDIF netlista úr skýringarmyndatöku- eða samsetningarverkfærinu þínu. Notaðu EDIF netlistann fyrir stað-og-leið. Skoðaðu skjölin sem fylgja með skýringarmyndatöku eða myndunarverkfærinu þínu til að fá upplýsingar um að búa til EDIF netlista.
Búa til uppbyggingar VHDL netlista
Uppbygging VHDL netlisti files eru mynduð sjálfkrafa sem hluti af Libero SoC verkefninu þínu.
Þú getur fundið VHDL netlistann þinn files í /synthesis skránni í Libero verkefninu þínu. Til dæmisample, ef verkefnaskráin þín heitir project1, þá netlistinn þinn files eru í /project1/synthesis.
Sumar fjölskyldur gera þér kleift að flytja þetta út files handvirkt til notkunar í ytri verkfærum. Ef tækið þitt styður þennan eiginleika geturðu flutt netlista út files frá Tools > Export > Netlist.

Hermun með ModelSim

Þessi kafli lýsir skrefum til að framkvæma atferlis-, byggingar- og tímasetningarhermun með því að nota ModelSim hermir.
Aðferðirnar sem sýndar eru eru fyrir tölvu. Sömu uppsetningaraðferðir virka á svipaðan hátt fyrir UNIX. Notaðu fram skástrik í stað aftari skástrik. Fyrir PC skaltu slá inn skipanir í MTI gluggann. Fyrir UNIX skaltu slá inn skipanir í UNIX glugga.

Atferlislíking
Notaðu eftirfarandi aðferð til að framkvæma atferlislíkingu á hönnun. Vísaðu til skjala
fylgir með uppgerðartólinu þínu til að fá frekari upplýsingar um að framkvæma atferlishermun.

1. Kallaðu upp ModelSim hermirinn þinn. (aðeins PC)
2. Breyttu möppu í verkefnaskrána þína. Þessi skrá verður að innihalda VHDL hönnunina þína files og prófunarbekkur. Tegund: cd
3. Kort á Bókasafnið. Ef einhver kjarni er sýndur í VHDL uppsprettu þinni skaltu slá inn eftirfarandi skipun til að varpa þeim á samansett VITAL bókasafn: vmap $ALSDIR\lib\vtl\95\mti\
   Til að vísa í fjölskyldusafnið í VHDL hönnuninni þinni files, bættu eftirfarandi línum við VHDL hönnunina þína files: bókasafn ; nota .components.all;
4. Búðu til „vinnu“ möppu. Sláðu inn: vlib work
5. Kort í „vinnu“ möppuna. Sláðu inn eftirfarandi skipun: vmap work .\work
6. Framkvæmdu hegðunarlíkingu af hönnun þinni. Til að framkvæma atferlishermun með því að nota VSystem eða ModelSim hermir skaltu setja saman VHDL hönnunina þína og prófunarbekk files og keyra uppgerð. Fyrir stigskipt hönnun, settu saman hönnunarkubba á lægra stigi á undan hönnunarreitum á hærra stigi.

Eftirfarandi skipanir sýna hvernig á að setja saman VHDL hönnun og prófunarbekk files:
vcom -93 .vhd
vcom -93 .vhd

Til að líkja eftir hönnuninni skaltu slá inn:
vsim
Til dæmisample:
vsim test_adder_behave
Eininga-arkitektúrparið sem tilgreint er af uppsetningunni sem heitir test_adder_behave í prófunarbekknum verður hermt. Ef hönnunin þín inniheldur PLL kjarna skaltu nota 1ps upplausn:
vsim -t ps
Til dæmisample:
vsim -t ps test_adder_behave

Byggingarhermi
Notaðu eftirfarandi aðferð til að framkvæma uppgerð.

1. Búðu til burðarvirkan VHDL netlista. Ef þú ert að nota Synopsys Design Compiler, búðu til VHDL netlista með því að nota þetta tól.
   Ef þú ert að nota önnur nýmyndunarverkfæri skaltu búa til hliðarstigs VHDL úr EDIF netlistanum þínum með því að nota file myndast sjálfkrafa í verkefninu þínu. Sumar hönnunarfjölskyldur gera þér kleift að búa til files beint úr valmyndinni Tools > Export > Netlist.
   Athugið: Mynduð VHDL notar std_logic fyrir allar hafnir. Strætóhöfnin verða í sömu bitaröð og þau birtast í EDIF netlistanum.
2. Kort yfir VITAL bókasafnið. Keyrðu eftirfarandi skipun til að kortleggja samansetta VITAL bókasafnið.
   vmap $ALSDIR\lib\vtl\95\mti\
3. Settu saman burðarnetalistann. Settu saman VHDL hönnunina þína og prófunarbekkinn files. Eftirfarandi skipanir sýna hvernig á að setja saman VHDL hönnun og prófunarbekk files:
   vcom -bara e -93 .vhd
   vcom -bara -93 .vhd
   vcom .vhd
   Athugið: Í fyrsta lagi setur forritið saman einingarnar. Síðan setur það saman arkitektúrana, eins og krafist er fyrir VHDL netlista skrifaðar af sumum verkfærum.
4. Keyrðu uppgerðina. Til að líkja eftir hönnun þinni skaltu slá inn: vsim
   Til dæmisample: vsim test_adder_structure
   Eininga-arkitektúr parið sem tilgreint er af uppsetningunni sem heitir test_adder_structure í prófunarbekknum verður hermt.
   Ef hönnunin þín inniheldur PLL kjarna skaltu nota 1ps upplausn: vsim -t ps
   Til dæmisample: vsim -t ps test_adder_structure

Timing Simulation
Til að framkvæma tímasetningarhermun:

1. Ef þú hefur ekki gert það skaltu endurskýra hönnunina þína og búa til prófbekkinn þinn.
2. Til að framkvæma tímatökuhermi með því að nota V-System eða ModelSim hermir skaltu setja saman VHDL hönnunina þína og prófunarbekk files, ef þeir hafa ekki þegar verið teknir saman fyrir uppbyggingu uppgerð, og keyra uppgerð. Eftirfarandi skipanir sýna hvernig á að setja saman VHDL hönnun og prófunarbekk files:
   vcom -bara e -93 .vhd
   vcom -bara -93 .vhd
   vcom .vhd
   Athugið: Með því að framkvæma fyrri skref eru einingarnar fyrst settar saman og síðan arkitektúrinn, eins og krafist er fyrir VHDL netlista skrifaðar af sumum verkfærum.
3. Keyrðu uppgerðina fyrir bakskýringar með því að nota tímasetningarupplýsingarnar í SDF file. Tegund: vsim -sdf[max|typ|min] / = .sdf -c
   The valkostur tilgreinir svæðið (eða slóðina) að tilviki í hönnun þar sem bakskýring byrjar. Þú getur notað það til að tilgreina tiltekið FPGA tilvik í stærri kerfishönnun eða prófunarbekk sem þú vilt endurskýra. Til dæmisample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
   Í þessu frvample, entity adder hefur verið sýndur sem dæmi „uut“ í prófunarbekknum. Eininga-arkitektúr parið sem tilgreint er af stillingunni sem heitir „test_adder_structural“ í prófunarbekknum verður hermt með því að nota hámarks tafir sem tilgreindar eru í SDF file.
   Ef hönnunin þín inniheldur PLL kjarna skaltu nota 1ps upplausn: vsim -t ps -sdf[max|typ|min] / = .sdf -c
   Til dæmisample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural

A – Vörustuðningur

Microsemi SoC Products Group styður vörur sínar með ýmsum stoðþjónustum, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a webvefsvæði, rafpóstur og söluskrifstofur um allan heim.
Þessi viðauki inniheldur upplýsingar um að hafa samband við Microsemi SoC Products Group og notkun þessarar stuðningsþjónustu.

Þjónustudeild
Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.
Frá Norður-Ameríku, hringdu í 800.262.1060
Frá öðrum heimshornum, hringdu í 650.318.4460
Fax, hvar sem er í heiminum, 408.643.6913

Tækniaðstoðarmiðstöð viðskiptavina
Microsemi SoC Products Group vinnur tækniaðstoðarmiðstöð sína með mjög hæfum verkfræðingum sem geta hjálpað til við að svara spurningum þínum um vélbúnað, hugbúnað og hönnun um Microsemi SoC vörur. Tækniþjónusta viðskiptavinarins eyðir miklum tíma í að búa til umsóknarglósur, svör við algengum spurningum um hönnunarlotur, skjöl um þekkt vandamál og ýmsar algengar spurningar. Svo, áður en þú hefur samband við okkur, vinsamlegast skoðaðu auðlindir okkar á netinu. Það er mjög líklegt að við höfum þegar svarað spurningum þínum.

Tæknileg aðstoð
Heimsæktu þjónustuverið webvefsvæði (www.microsemi.com/soc/support/search/default.aspx) fyrir frekari upplýsingar og stuðning. Mörg svör fáanleg á leitanlegu web úrræði innihalda skýringarmyndir, myndir og tengla á önnur úrræði á websíða.

Websíða
Þú getur skoðað ýmsar tæknilegar og ótæknilegar upplýsingar á heimasíðu SoC, á www.microsemi.com/soc.

Hafðu samband við tækniaðstoð viðskiptavinarins
Mjög færir verkfræðingar starfa í Tækniþjónustumiðstöðinni. Hægt er að hafa samband við tækniaðstoðarmiðstöðina með tölvupósti eða í gegnum Microsemi SoC Products Group websíða.
Tölvupóstur
Þú getur sent tæknilegum spurningum þínum á netfangið okkar og fengið svör til baka með tölvupósti, faxi eða síma. Einnig, ef þú átt í hönnunarvandamálum, geturðu sent hönnunina þína í tölvupósti files að fá aðstoð.
Við fylgjumst stöðugt með tölvupóstreikningnum allan daginn. Þegar þú sendir beiðni þína til okkar, vinsamlegast vertu viss um að láta fullt nafn þitt, nafn fyrirtækis og tengiliðaupplýsingar fylgja með til að hægt sé að vinna úr beiðni þinni á skilvirkan hátt.
Netfang tækniaðstoðar er soc_tech@microsemi.com.

Mín mál
Viðskiptavinir Microsemi SoC Products Group geta lagt fram og fylgst með tæknimálum á netinu með því að fara í Mín mál.
Utan Bandaríkjanna
Viðskiptavinir sem þurfa aðstoð utan bandarískra tímabelta geta annað hvort haft samband við tækniaðstoð með tölvupósti (soc_tech@microsemi.com) eða hafðu samband við staðbundna söluskrifstofu. Skráningar söluskrifstofu má finna á www.microsemi.com/soc/company/contact/default.aspx.

ITAR tækniaðstoð
Fyrir tæknilega aðstoð á RH og RT FPGA sem eru stjórnað af International Traffic in Arms Regulations (ITAR), hafðu samband við okkur í gegnum soc_tech_itar@microsemi.com. Að öðrum kosti, innan Mín mál, veldu Já í ITAR fellilistanum. Til að fá heildarlista yfir ITAR-stýrða Microsemi FPGA, heimsækja ITAR web síðu.

Höfuðstöðvar Microsemi fyrirtækja
One Enterprise, Aliso Viejo CA 92656 Bandaríkjunum
Innan Bandaríkjanna: +1 949-380-6100
Sala: +1 949-380-6136
Fax: +1 949-215-4996

Microsemi Corporation (NASDAQ: MSCC) býður upp á alhliða safn af hálfleiðaralausnum fyrir: loftrými, varnir og öryggi; fyrirtæki og fjarskipti; og iðnaðar- og varaorkumarkaðir. Vörur innihalda afkastamikil, áreiðanleg hliðstæð og RF tæki, blönduð merki og RF samþættar hringrásir, sérhannaðar SoCs, FPGAs og heill undirkerfi. Microsemi er með höfuðstöðvar í Aliso Viejo, Kaliforníu. Lærðu meira á www.microsemi.com.

© 2012 Microsemi Corporation. Allur réttur áskilinn. Microsemi og Microsemi merkið eru vörumerki Microsemi Corporation. Öll önnur vörumerki og þjónustumerki eru eign viðkomandi eigenda.
5-57-9006-12/11.12

Skjöl / auðlindir

Microchip VHDL VITAL SoC Design Suite útgáfur [pdfNotendahandbók Útgáfur 2024.2 til 12.0, VHDL VITAL SoC Design Suite útgáfur, VHDL VITAL, SoC Design Suite útgáfur, Suite útgáfur, útgáfur

Heimildir

• Notendahandbók