VHDL HAYATİ™
Simülasyon Rehberi
giriiş
Bu VHDL Vital Simülasyon Kılavuzu, Microsemi SoC aygıtları için tasarımları simüle etmek üzere ModelSim'i kullanma hakkında bilgi içerir. SoC yazılımını kullanma hakkında ek bilgi için çevrimiçi yardıma bakın.
Simülasyon gerçekleştirme hakkında bilgi için simülatörünüzle birlikte gelen belgelere bakın.
Belge Varsayımları
Bu belge aşağıdakileri varsayar:
- Libero SoC yazılımını yüklediniz. Bu belge Libero SoC yazılımı v10.0 ve üzeri içindir. Yazılımın önceki sürümleri için bkz. Eski VHDL Vital Simülasyon Rehberi.
- VHDL VITAL simülatörünüzü kurdunuz.
- UNIX iş istasyonları ve işletim sistemleri veya PC'ler ve Windows işletim ortamları konusunda bilginiz var.
- FPGA mimarisi ve FPGA tasarım yazılımlarına aşinasınız.
Belge Sözleşmeleri
Bu belgede aşağıdaki değişkenler kullanılmıştır:
- FPGA ailesi kitaplıkları şu şekilde gösterilir: . İstenilen FPGA ailesi değişkenini gerektiği gibi cihaz ailesiyle değiştirin. Örneğinample: vcom -work .vhd
- Derlenmiş VHDL kitaplıkları şu şekilde gösterilir: . Yerine geçmek İstenilen VHDL ailesi değişkeni için gerektiği gibi. VHDL dili, kitaplık adlarının bir alfa karakteriyle başlamasını gerektirir.
Çevrimiçi Yardım
Microsemi SoC yazılımı çevrimiçi yardımla birlikte gelir. Her yazılım aracına özgü çevrimiçi yardım Yardım menüsünden edinilebilir.
Kurmak
Bu bölümde Microsemi SoC tasarımlarını simüle etmek için ModelSim simülatörünün kurulumuna ilişkin bilgiler yer almaktadır.
Bu bölümde yazılım gereksinimleri, Microsemi SoC FPGA kütüphanelerinin nasıl derleneceğini açıklayan adımlar ve kullandığınız simülasyon aracına ilişkin diğer kurulum bilgileri yer almaktadır.
Yazılım Gereksinimleri
Bu kılavuzdaki bilgiler Microsemi Libero SoC Yazılımı v10.0 ve üzeri ve IEEE1076 uyumlu VHDL simülatörleri için geçerlidir.
Ayrıca bu kılavuzda ModelSim simülatörlerinin kullanımı hakkında bilgiler yer almaktadır.
Bu sürümün hangi sürümleri desteklediği hakkında özel bilgi için Microsemi'deki teknik destek sistemine gidin. web alan (http://www.actel.com/custsup/search.html) ve üçüncü taraf anahtar kelimesini arayın.
ModelSim
Kurulum yolu her kullanıcı ve her kurulum için değiştiğinden, bu belge yazılımın kurulduğu konumu belirtmek için $ALSDIR kullanır. Bir Unix kullanıcısıysanız, ALSDIR adlı bir ortam değişkeni oluşturun ve değerini kurulum yoluna ayarlayın. Bir Windows kullanıcısıysanız, $ALSDIR'ı komutlardaki kurulum yoluyla değiştirin.
ModelSim simülatörleri için kütüphaneleri derlemek için aşağıdaki prosedürü kullanın. UNIX komut isteminde UNIX komutlarını yazın. ModelSim Transcript penceresinin komut satırında Windows komutlarını yazın.
Aşağıdaki komutlar Windows içindir. Komutların UNIX için çalışmasını sağlamak için ters eğik çizgiler yerine ileri eğik çizgiler kullanın.
Bu prosedür, $ALSDIR\lib\vtl\95\mti dizininde bir Microsemi VITAL kütüphanesi derler. VITAL kütüphanelerinin düzgün çalışması için FPGA kütüphane modellerini derlemelisiniz.
Not: $ALSDIR\lib\vtl\95 dizininde zaten bir MTI dizini varsa, derlenmiş kitaplıklar mevcut olabilir ve aşağıdaki prosedürü gerçekleştirmeniz gerekmeyebilir.
- $ALSDIR\lib\vtl\95 dizininde mti adında bir kütüphane oluşturun.
- ModelSim simülatörünü çağırın (sadece Windows).
- $ALSDIR\lib\vtl\95\mti dizinine geçin. İstemde şu komutu girin: cd $ALSDIR\lib\vtl\95\mti
- Bir tane oluştur aile kütüphanesi. İstemde şu komutu girin: vlib
- VITAL kütüphanesini şuraya eşleyin: dizin. İstemde aşağıdaki komutu girin: vmap $ALSDIR\lib\vtl\95\mti\
- VITAL kütüphanelerinizi derleyin.
vcom - çalışma ../ .vhd
Örneğinamp40MX kütüphanesini simülatörünüz için derlemek için şu komutu yazın: vcom -work a40mx ../40mx.vhd - (İsteğe bağlı) Göç kitaplığını derleyin. Bu adımı yalnızca göç kitaplığını kullanmanız gerektiğinde gerçekleştirin. İstemde şu komutu yazın: vcom -work ../ _mig.vhd
Tasarım Akışı
Bu bölümde, VHDL VITAL uyumlu bir simülasyon aracıyla tasarımların simülasyonuna yönelik tasarım akışı açıklanmaktadır.
VHDL VITAL Tasarım Akışı
VHDL VITAL tasarım akışı dört ana adımdan oluşur:
- Tasarım Oluştur
- Uygulama Tasarımı
- Programlama
- Sistem Doğrulaması
Aşağıdaki bölümlerde bu adımlar ayrıntılı olarak açıklanmaktadır.
Tasarım Oluştur
Tasarım oluşturma/doğrulama sırasında, bir tasarım RTL düzeyinde (davranışsal) VHDL kaynağında yakalanır file.
Tasarımı yakaladıktan sonra, VHDL'nin davranışsal simülasyonunu gerçekleştirebilirsiniz file VHDL kodunun doğru olduğunu doğrulamak için. Kod daha sonra bir kapı düzeyinde (yapısal) VHDL netliste sentezlenir. Sentezden sonra, tasarımın isteğe bağlı bir ön düzen yapısal simülasyonunu gerçekleştirebilirsiniz. Son olarak, Libero SoC'de kullanım için bir EDIF netlist oluşturulur ve VHDL VITAL uyumlu bir simülatörde zamanlama simülasyonu için bir VHDL yapısal son düzen netlisti oluşturulur.
VHDL Kaynak Girişi
VHDL tasarım kaynağınızı bir metin düzenleyici veya bağlam duyarlı bir HDL düzenleyici kullanarak girin. VHDL tasarım kaynağınız, RTL düzeyindeki yapıların yanı sıra Libero SoC çekirdekleri gibi yapısal öğelerin örneklerini de içerebilir.
Davranışsal Simülasyon
Sentezlemeden önce tasarımınızın davranışsal bir simülasyonunu gerçekleştirin. Davranışsal simülasyon, VHDL kodunuzun işlevselliğini doğrular. Genellikle, simülasyonu yönlendirmek için sıfır gecikme ve standart bir VHDL test tezgahı kullanırsınız. İşlevsel simülasyon gerçekleştirme hakkında bilgi için simülasyon aracınızla birlikte verilen belgelere bakın.
Sentez
Davranışsal VHDL tasarım kaynağınızı oluşturduktan sonra, onu sentezlemelisiniz. Sentez, davranışsal VHDL'yi dönüştürür file bir kapı düzeyindeki netliste dönüştürür ve tasarımı hedef teknoloji için optimize eder. Sentez aracınızla birlikte gelen dokümantasyon, tasarım sentezi gerçekleştirme hakkında bilgi içerir.
EDIF Netlist Oluşturma
Tasarımınızı oluşturduktan, sentezledikten ve doğruladıktan sonra yazılım, Libero SoC'de yerleştirme ve yönlendirme için bir EDIF netlist'i oluşturur.
Bu EDIF netlist'i aynı zamanda yapısal simülasyonda kullanılmak üzere yapısal bir VHDL netlist'i oluşturmak için de kullanılır.
Yapısal VHDL Netlist Oluşturma
Libero SoC, sentez sonrası ön düzen yapısal simülasyonunda kullanılmak üzere EDIF netlistinizden bir kapı düzeyinde VHDL netlist üretir.
The file Simülasyonu manuel olarak gerçekleştirmek isterseniz /synthesis dizininde mevcuttur.
Yapısal Simülasyon
Yerleştirme ve yönlendirmeden önce yapısal bir simülasyon gerçekleştirin. Yapısal simülasyon, sentez sonrası ön düzen yapısal VHDL netlistinizin işlevselliğini doğrular. Derlenmiş Libero SoC VITAL kütüphanelerinde bulunan birim gecikmeleri kullanılır. Yapısal simülasyon gerçekleştirme hakkında bilgi için simülasyon aracınızla birlikte gelen belgelere bakın.
Uygulama Tasarımı
Tasarım uygulaması sırasında, Libero SoC kullanarak bir tasarımı yerleştirir ve yönlendirirsiniz. Ek olarak, zamanlama analizi yapabilirsiniz. Yerleştirme ve yönlendirmeden sonra, VHDL VITAL uyumlu bir simülatörle yerleşim sonrası (zamanlama) simülasyonu gerçekleştirin.
Programlama
Bir cihazı Microsemi SoC'den veya desteklenen üçüncü taraf bir programlama sisteminden programlama yazılımı ve donanımıyla programlayın. Bir Microsemi SoC cihazını programlama hakkında bilgi için programcı çevrimiçi yardımına bakın.
Sistem Doğrulaması
Silicon Explorer tanılama aracını kullanarak programlanmış bir cihazda sistem doğrulaması yapabilirsiniz.
Silicon Explorer'ı kullanma hakkında bilgi için Silicon Explorer Hızlı Başlangıç'a bakın.
Netlist'lerin Oluşturulması
Bu bölümde EDIF ve yapısal VHDL ağ listelerinin oluşturulmasına ilişkin prosedürler açıklanmaktadır.
EDIF Netlist'i Oluşturma
Şemanızı yakaladıktan veya tasarımınızı sentezledikten sonra, şema yakalama veya sentez aracınızdan bir EDIF netlist oluşturun. Yerleştirme ve yönlendirme için EDIF netlist'i kullanın. EDIF netlist oluşturma hakkında bilgi için şema yakalama veya sentez aracınızla birlikte verilen belgelere bakın.
Yapısal VHDL Netlist'i Oluşturma
Yapısal VHDL netlistesi files, Libero SoC projenizin bir parçası olarak otomatik olarak üretilir.
VHDL netlist'inizi bulabilirsiniz fileLibero projenizin /synthesis dizininde s. ÖrneğinampÖrneğin, proje dizininiz project1 olarak adlandırılmışsa, netlist'iniz files /project1/synthesis'dedir.
Bazı aileler bunları ihraç etmenize izin veriyor fileharici araçlarda kullanım için manuel olarak s. Cihazınız bu özelliği destekliyorsa netlist'i dışa aktarabilirsiniz fileAraçlar > Dışa Aktar > Netlist'ten s.
ModelSim ile Simülasyon
Bu bölümde ModelSim simülatörü kullanılarak davranışsal, yapısal ve zamanlama simülasyonu gerçekleştirme adımları açıklanmaktadır.
Gösterilen prosedürler PC içindir. Aynı kurulum prosedürleri UNIX için de benzer şekilde çalışır. Ters eğik çizgiler yerine ileri eğik çizgiler kullanın. PC için, MTI penceresine komutları yazın. UNIX için, UNIX penceresine komutları yazın.
Davranışsal Simülasyon
Bir tasarımın davranışsal simülasyonunu gerçekleştirmek için aşağıdaki prosedürü kullanın. Belgelere bakın
Davranışsal simülasyon gerçekleştirme hakkında ek bilgi için simülasyon aracınıza dahil edilmiştir.
- ModelSim simülatörünüzü çağırın. (Sadece PC)
- Dizini proje dizininize değiştirin. Bu dizin VHDL tasarımınızı içermelidir files ve testbench. Tür: cd
- Kütüphaneye Eşleme. VHDL kaynağınızda herhangi bir çekirdek örneklenmişse, bunları derlenmiş VITAL kütüphanesine eşlemek için şu komutu yazın: vmap $ALSDIR\lib\vtl\95\mti\
VHDL tasarımınızda aile kütüphanesine başvurmak için files, VHDL tasarımınıza aşağıdaki satırları ekleyin files: kütüphane ; kullanmak .bileşenler.tümü; - Bir "work" dizini oluşturun. Tür: vlib work
- “work” dizinine eşleyin. Aşağıdaki komutu yazın: vmap work .\work
- Tasarımınızın davranışsal bir simülasyonunu gerçekleştirin. VSystem veya ModelSim simülatörünüzü kullanarak davranışsal bir simülasyon gerçekleştirmek için VHDL tasarımınızı ve testbench'inizi derleyin files ve bir simülasyon çalıştırın. Hiyerarşik tasarımlar için, daha yüksek seviyeli tasarım bloklarından önce daha düşük seviyeli tasarım bloklarını derleyin.
Aşağıdaki komutlar VHDL tasarımının ve test tezgahının nasıl derleneceğini göstermektedir files:
vcom-93 .vhd
vcom-93 .vhd
Tasarımı simüle etmek için şunu yazın:
vsim
Örneğinamptarih:
vsim test_adder_behave
Testbench'te test_adder_behave adlı yapılandırma tarafından belirtilen varlık-mimari çifti simüle edilecektir. Tasarımınız bir PLL çekirdeği içeriyorsa, 1ps çözünürlük kullanın:
vsim -t ps
Örneğinamptarih:
vsim -t ps test_adder_behave
Yapısal Simülasyon
Yapısal simülasyonu gerçekleştirmek için aşağıdaki prosedürü kullanın.
- Yapısal bir VHDL netlist oluşturun. Synopsys Design Compiler kullanıyorsanız, bu aracı kullanarak yapısal bir VHDL netlist oluşturun.
Diğer sentez araçlarını kullanıyorsanız, EDIF netlistenizden bir kapı düzeyinde VHDL oluşturun. file projenizde otomatik olarak oluşturulur. Bazı tasarım aileleri, fileDoğrudan Araçlar > Dışa Aktar > Netlist menüsünden.
Not: Oluşturulan VHDL tüm portlar için std_logic kullanır. Veri yolu portları EDIF netlistesinde göründükleri gibi aynı bit sırasında olacaktır. - VITAL kütüphanesine eşleyin. Derlenmiş VITAL kütüphanesini eşlemek için aşağıdaki komutu çalıştırın.
vmap $ALSDIR\lib\vtl\95\mti\ - Yapısal netlist'i derleyin. VHDL tasarımınızı ve testbench'inizi derleyin files. Aşağıdaki komutlar VHDL tasarımının ve test tezgahının nasıl derleneceğini göstermektedir files:
vcom -sadece e -93 .vhd
vcom -sadece bir -93 .vhd
vcom .vhd
Not: İlk olarak uygulama varlıkları derler. Daha sonra bazı araçlar tarafından yazılan VHDL netlist'leri için gerekli olan mimarileri derler. - Yapısal simülasyonu çalıştırın. Tasarımınızı simüle etmek için şunu yazın: vsim
Örneğinample: vsim test_adder_structure
Testbench’te test_adder_structure isimli konfigürasyon tarafından belirtilen varlık-mimari çifti simüle edilecektir.
Tasarımınız bir PLL çekirdeği içeriyorsa, 1ps çözünürlük kullanın: vsim -t ps
Örneğinample: vsim -t ps test_adder_structure
Zamanlama Simülasyonu
Zamanlama simülasyonunu gerçekleştirmek için:
- Eğer henüz yapmadıysanız, tasarımınıza geri açıklama ekleyin ve test tezgahınızı oluşturun.
- V-System veya ModelSim simülatörünüzü kullanarak bir zamanlama simülasyonu gerçekleştirmek için VHDL tasarımınızı ve test tezgahınızı derleyin files, yapısal bir simülasyon için derlenmemişlerse ve bir simülasyon çalıştırılmamışsa. Aşağıdaki komutlar VHDL tasarım ve testbench'in nasıl derleneceğini gösterir files:
vcom -sadece e -93 .vhd
vcom -sadece bir -93 .vhd
vcom .vhd
Not: Önceki adımların gerçekleştirilmesi, bazı araçlar tarafından yazılan VHDL netlist'leri için gerekli olduğu üzere, önce varlıkları, sonra da mimarileri derler. - SDF'deki zamanlama bilgilerini kullanarak geri açıklama simülasyonunu çalıştırın file. Tür: vsim -sdf[max|typ|min] / = .sdf -c
The seçeneği, bir tasarımda geri açıklamanın başladığı bir örneğe giden bölgeyi (veya yolu) belirtir. Bunu, daha büyük bir sistem tasarımında veya test tezgahında geri açıklama eklemek istediğiniz belirli bir FPGA örneğini belirtmek için kullanabilirsiniz. Örneğinample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
Bu eskiample, varlık toplayıcısı testbench'te "uut" örneği olarak örnekleştirildi. Testbench'te "test_adder_structural" adlı yapılandırma tarafından belirtilen varlık-mimari çifti, SDF'de belirtilen maksimum gecikmeler kullanılarak simüle edilecek file.
Tasarımınız bir PLL çekirdeği içeriyorsa, 1ps çözünürlük kullanın: vsim -t ps -sdf[max|typ|min] / = .sdf -c
Örneğinample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural
A – Ürün Desteği
Microsemi SoC Ürünleri Grubu, ürünlerini Müşteri Hizmetleri, Müşteri Teknik Destek Merkezi, websitesi, elektronik posta ve dünya çapındaki satış ofisleri.
Bu ek, Microsemi SoC Products Group ile iletişime geçme ve bu destek hizmetlerini kullanma hakkında bilgiler içerir.
Müşteri Hizmetleri
Ürün fiyatlandırması, ürün yükseltmeleri, güncelleme bilgileri, sipariş durumu ve yetkilendirme gibi teknik olmayan ürün desteği için Müşteri Hizmetleri ile iletişime geçin.
Kuzey Amerika'dan 800.262.1060'ı arayın
Dünyanın geri kalanından 650.318.4460'ı arayın
Faks, dünyanın her yerinden, 408.643.6913
Müşteri Teknik Destek Merkezi
Microsemi SoC Products Group, Müşteri Teknik Destek Merkezi'ni Microsemi SoC Ürünleri ile ilgili donanım, yazılım ve tasarım sorularınızı yanıtlamanıza yardımcı olabilecek son derece yetenekli mühendislerle doldurur. Müşteri Teknik Destek Merkezi, uygulama notları, yaygın tasarım döngüsü sorularına yanıtlar, bilinen sorunların belgeleri ve çeşitli SSS'ler oluşturmak için çok zaman harcar. Bu nedenle, bizimle iletişime geçmeden önce lütfen çevrimiçi kaynaklarımızı ziyaret edin. Sorularınızı yanıtlamış olma ihtimalimiz çok yüksektir.
Teknik Destek
Müşteri Desteğini ziyaret edin webalan (www.microsemi.com/soc/support/search/default.aspx) daha fazla bilgi ve destek için. Aranabilir üzerinde birçok cevap mevcut web kaynak diyagramlar, çizimler ve diğer kaynaklara bağlantılar içerir. webalan.
Webalan
SoC ana sayfasında çeşitli teknik ve teknik olmayan bilgilere göz atabilirsiniz. www.microsemi.com/soc.
Müşteri Teknik Destek Merkezi ile İletişime Geçme
Teknik Destek Merkezi'nde yüksek vasıflı mühendisler çalışmaktadır. Teknik Destek Merkezi ile e-posta yoluyla veya Microsemi SoC Ürünleri Grubu aracılığıyla iletişime geçilebilir. webalan.
E-posta
Teknik sorularınızı e-posta adresimize iletebilir ve e-posta, faks veya telefon yoluyla yanıt alabilirsiniz. Ayrıca, tasarım sorunlarınız varsa, tasarımınızı e-posta ile gönderebilirsiniz. files yardım almak için.
E-posta hesabını gün boyunca sürekli izliyoruz. Talebinizi bize gönderirken, talebinizin verimli bir şekilde işlenmesi için lütfen tam adınızı, şirket adınızı ve iletişim bilgilerinizi eklediğinizden emin olun.
Teknik destek e-posta adresi: soc_tech@microsemi.com.
Davalarım
Microsemi SoC Ürünleri Grubu müşterileri, Vakalarım'a giderek çevrimiçi olarak teknik vakaları gönderebilir ve takip edebilir.
ABD dışında
ABD saat dilimleri dışında yardıma ihtiyaç duyan müşteriler, teknik destekle e-posta yoluyla iletişime geçebilir (soc_tech@microsemi.com) veya yerel bir satış ofisi ile iletişime geçin. Satış ofisi listeleri şu adreste bulunabilir: www.microsemi.com/soc/company/contact/default.aspx.
ITAR Teknik Destek
Uluslararası Silah Trafiği Mevzuatı (ITAR) tarafından düzenlenen RH ve RT FPGA'lar hakkında teknik destek için bizimle şu adresten iletişime geçin: soc_tech_itar@microsemi.com. Alternatif olarak, Vakalarım içinde, ITAR açılır listesinden Evet'i seçin. ITAR tarafından düzenlenen Microsemi FPGA'ların tam listesi için ITAR'ı ziyaret edin web sayfa.
Microsemi Kurumsal Genel Merkez
One Enterprise, Aliso Viejo CA 92656 ABD
ABD içinde: +1 949-380-6100
Satışlar: +1 949-380-6136
Faks: +1 949-215-4996
Microsemi Corporation (NASDAQ: MSCC), aşağıdakiler için kapsamlı bir yarı iletken çözümleri portföyü sunar: havacılık, savunma ve güvenlik; işletme ve iletişim; ve endüstriyel ve alternatif enerji piyasaları. Ürünler arasında yüksek performanslı, yüksek güvenilirlikli analog ve RF cihazları, karışık sinyal ve RF entegre devreler, özelleştirilebilir SoC'ler, FPGA'lar ve eksiksiz alt sistemler bulunur. Microsemi'nin genel merkezi Kaliforniya, Aliso Viejo'dadır. Daha fazla bilgi için şu adresi ziyaret edin: www.microsemi.com.
© 2012 Mikrosemi Şirketi. Her hakkı saklıdır. Microsemi ve Microsemi logosu, Microsemi Corporation'ın ticari markalarıdır. Diğer tüm ticari markalar ve hizmet markaları ilgili sahiplerinin mülkiyetindedir.
5-57-9006-12/11.12
Belgeler / Kaynaklar
 |
Microchip VHDL VITAL SoC Tasarım Paketi Sürümleri [pdf] Kullanıcı Kılavuzu Sürümler 2024.2 ila 12.0, VHDL VITAL SoC Tasarım Paketi Sürümleri, VHDL VITAL, SoC Tasarım Paketi Sürümleri, Paket Sürümleri, Sürümler |