VHDL VITAL™
Mwongozo wa Kuiga

Utangulizi

Mwongozo huu wa Uigaji Muhimu wa VHDL una maelezo kuhusu kutumia ModelSim kuiga miundo ya vifaa vya Microsemi SoC. Rejelea usaidizi wa mtandaoni kwa maelezo ya ziada kuhusu kutumia programu ya SoC.
Rejelea hati zilizojumuishwa na kiigaji chako kwa maelezo kuhusu uigaji.

Mawazo ya Hati
Hati hii inachukua yafuatayo:

1. Umesakinisha programu ya Libero SoC. Hati hii ni ya programu ya Libero SoC v10.0 na zaidi. Kwa matoleo ya awali ya programu, angalia Mwongozo wa Uigaji Muhimu wa VHDL wa Urithi.
2. Umesakinisha kiigaji chako cha VHDL VITAL.
3. Unafahamu vituo vya kazi vya UNIX na mifumo ya uendeshaji au na Kompyuta na mazingira ya uendeshaji ya Windows.
4. Unafahamu usanifu wa FPGA na programu ya usanifu ya FPGA.

Mikataba ya Hati
Hati hii inatumia vigezo vifuatavyo:

• Maktaba za familia za FPGA zinaonyeshwa kama . Badili kigezo cha familia cha FPGA unachotaka na familia ya kifaa inapohitajika. Kwa mfanoample: vcom -fanya kazi .vhd
• Maktaba za VHDL zilizokusanywa zinaonyeshwa kama . Mbadala kwa kigezo cha familia cha VHDL kinachohitajika kama inavyohitajika. Lugha ya VHDL inahitaji kwamba majina ya maktaba yaanze na herufi ya alpha.

Msaada wa Mtandaoni
Programu ya Microsemi SoC inakuja na usaidizi wa mtandaoni. Usaidizi wa mtandaoni mahususi kwa kila zana ya programu unapatikana kwenye menyu ya Usaidizi.

Sanidi

Sura hii ina maelezo kuhusu kusanidi kiigaji cha ModelSim ili kuiga miundo ya Microsemi SoC.
Sura hii inajumuisha mahitaji ya programu, hatua zinazoelezea jinsi ya kuunda maktaba za Microsemi SoC FPGA, na maelezo mengine ya usanidi kwa zana ya kuiga unayotumia.

Mahitaji ya Programu
Maelezo katika mwongozo huu yanatumika kwa Programu ya Microsemi Libero SoC v10.0 na hapo juu na viigaji vya VHDL vinavyotii IEEE1076.
Zaidi ya hayo, mwongozo huu una habari kuhusu kutumia viigaji vya ModelSim.
Kwa maelezo mahususi kuhusu matoleo ambayo toleo hili linaauni, nenda kwenye mfumo wa usaidizi wa kiufundi kwenye Microsemi web tovuti (http://www.actel.com/custsup/search.html) na utafute neno kuu la mtu wa tatu.

ModelSim
Kwa kuwa njia ya usakinishaji inatofautiana kwa kila mtumiaji na kila usakinishaji, hati hii hutumia $ALSDIR kuashiria mahali ambapo programu imesakinishwa. Ikiwa wewe ni mtumiaji wa Unix, tengeneza kitofauti cha mazingira kinachoitwa ALSDIR na uweke thamani yake kwa njia ya usakinishaji. Ikiwa wewe ni mtumiaji wa Windows, badilisha $ALSDIR na njia ya usakinishaji katika amri.
Tumia utaratibu ufuatao kukusanya maktaba za viigaji vya ModelSim. Andika amri za UNIX kwa haraka ya UNIX. Andika amri za Windows kwenye mstari wa amri wa dirisha la ModelSim Transcript.
Amri zilizo hapa chini ni za Windows. Ili kufanya amri zifanye kazi kwa UNIX, tumia mikwaju ya mbele badala ya mikwaju ya nyuma.

Utaratibu huu unajumuisha maktaba ya Microsemi VITAL katika saraka ya $ALSDIR\lib\vtl\95\mti. Lazima uunde miundo ya maktaba ya FPGA ili maktaba za VITAL zifanye kazi ipasavyo.
Kumbuka: Ikiwa tayari kuna saraka ya MTI katika saraka ya $ALSDIR\lib\vtl\95, maktaba zilizokusanywa zinaweza kuwepo, na huenda usihitaji kufanya utaratibu ufuatao.

1. Unda maktaba inayoitwa mti katika saraka ya $ALSDIR\lib\vtl\95.
2. Omba kiigaji cha ModelSim (Windows pekee).
3. Badilisha hadi saraka ya $ALSDIR\lib\vtl\95\mti. Ingiza amri ifuatayo kwa haraka: cd $ALSDIR\lib\vtl\95\mti
4. Unda a maktaba ya familia. Ingiza amri ifuatayo kwa haraka: vlib
5. Ramani ya maktaba ya VITAL kwa saraka. Ingiza amri ifuatayo kwa haraka: vmap $ALSDIR\lib\vtl\95\mti\
6. Kusanya maktaba zako VITAL.
   vcom -fanya kazi ../ .vhd
   Kwa mfanoample, ili kuunda maktaba ya 40MX kwa simulator yako, chapa amri ifuatayo: vcom -work a40mx ../40mx.vhd
7. (Si lazima) Kusanya maktaba ya uhamiaji. Tenda hatua hii tu ikiwa unahitaji kutumia maktaba ya uhamiaji. Andika amri ifuatayo kwa haraka: vcom -work ../ _mig.vhd

Mtiririko wa Kubuni

Sura hii inaelezea mtiririko wa muundo wa kuiga miundo kwa zana ya uigaji inayotii VHDL VITAL.

Mtiririko wa Ubunifu wa VHDL MUHIMU
Mtiririko wa muundo wa VHDL VITAL una hatua kuu nne:

1. Tengeneza Usanifu
2. Tekeleza Usanifu
3. Kupanga programu
4. Uthibitishaji wa Mfumo

Sehemu zifuatazo kwa undani hatua hizi.

Tengeneza Usanifu
Wakati wa kuunda/uthibitishaji wa muundo, muundo unanaswa katika chanzo cha VHDL cha kiwango cha RTL (tabia) file.
Baada ya kukamata muundo, unaweza kufanya simulation ya tabia ya VHDL file ili kuthibitisha kwamba msimbo wa VHDL ni sahihi. Kisha msimbo huundwa katika orodha ya VHDL ya kiwango cha lango (muundo). Baada ya usanisi, unaweza kufanya uigaji wa muundo wa mpangilio wa awali wa muundo wa hiari. Hatimaye, orodha ya wavu ya EDIF inatolewa kwa ajili ya matumizi katika Libero SoC na orodha ya wavu ya muundo baada ya mpangilio wa VHDL inatolewa kwa ajili ya kuiga muda katika kiigaji kinachotii VHDL VITAL.

Ingizo la Chanzo cha VHDL
Weka chanzo chako cha muundo wa VHDL ukitumia kihariri maandishi au kihariri cha HDL kinachozingatia muktadha. Chanzo chako cha muundo wa VHDL kinaweza kuwa na miundo ya kiwango cha RTL, na vile vile mifano ya vipengele vya muundo, kama vile viini vya Libero SoC.

Uigaji wa Tabia
Tekeleza uigaji wa kitabia wa muundo wako kabla ya usanisi. Uigaji wa tabia huthibitisha utendakazi wa msimbo wako wa VHDL. Kwa kawaida, unatumia ucheleweshaji sifuri na benchi ya kawaida ya majaribio ya VHDL kuendesha uigaji. Rejelea hati zilizojumuishwa na zana yako ya kuiga kwa habari kuhusu kutekeleza uigaji wa kiutendaji.

Usanisi
Baada ya kuunda chanzo chako cha muundo wa VHDL, lazima ukisanishe. Usanisi hubadilisha VHDL ya kitabia file kwenye orodha ya wavu ya kiwango cha lango na kuboresha muundo wa teknolojia inayolengwa. Hati iliyojumuishwa na zana yako ya usanisi ina habari kuhusu kutekeleza usanisi wa muundo.

EDIF Netlist Generation
Baada ya kuunda, kuunganisha, na kuthibitisha muundo wako, programu hutengeneza orodha ya mtandao ya EDIF ya mahali-na-njia katika Libero SoC.
Orodha hii ya wavu ya EDIF pia inatumika kutengeneza orodha ya wavu ya muundo wa VHDL kwa matumizi katika uigaji wa muundo.

Kizazi cha Netlist cha VHDL cha Muundo
Libero SoC hutengeneza orodha ya VHDL ya kiwango cha lango kutoka kwa orodha yako ya wavu ya EDIF ili itumike katika uigaji wa muundo wa mpangilio wa awali wa baada ya mpangilio.
The file inapatikana katika saraka ya /synthesis ikiwa ungependa kutekeleza simulizi kwa mikono.
Uigaji wa Kimuundo
Tekeleza uigaji wa muundo kabla ya kuweka-na-kuelekeza. Uigaji wa muundo huthibitisha utendakazi wa orodha yako ya awali ya muundo wa VHDL ya muundo wa awali. Ucheleweshaji wa kitengo uliojumuishwa katika maktaba zilizokusanywa za Libero SoC VITAL hutumiwa. Rejelea hati zilizojumuishwa na zana yako ya kuiga kwa habari kuhusu kutekeleza uigaji wa muundo.

Tekeleza Usanifu
Wakati wa utekelezaji wa muundo, unaweka na kuelekeza muundo kwa kutumia Libero SoC. Kwa kuongeza, unaweza kufanya uchambuzi wa wakati. Baada ya mahali-na-njia, tekeleza uigaji wa mpangilio wa chapisho (muda) kwa kiigaji kinachotii VHDL VITAL.
Kupanga programu
Panga kifaa kilicho na programu na maunzi kutoka kwa Microsemi SoC au mfumo wa programu wa wahusika wengine unaotumika. Rejelea usaidizi wa programu mtandaoni kwa taarifa kuhusu kupanga kifaa cha Microsemi SoC.
Uthibitishaji wa Mfumo
Unaweza kufanya uthibitishaji wa mfumo kwenye kifaa kilichopangwa kwa kutumia zana ya uchunguzi ya Silicon Explorer.
Rejelea Anza Haraka ya Silicon Explorer kwa habari kuhusu kutumia Silicon Explorer.

Kuzalisha Orodha za Mtandao

Sura hii inaelezea taratibu za kuzalisha EDIF na orodha za miundo ya VHDL.
Inazalisha Orodha ya Mtandao ya EDIF
Baada ya kunasa muundo wako au kusanisi muundo wako, toa orodha ya wavu ya EDIF kutoka kwa zana yako ya kunasa kimpango au zana ya usanisi. Tumia orodha ya wavu ya EDIF kwa mahali-na-njia. Rejelea hati zilizojumuishwa na zana yako ya kunasa kimpango au usanisi kwa habari kuhusu kutengeneza orodha ya wavu ya EDIF.
Inazalisha Orodha ya Muundo ya VHDL
Orodha ya mitandao ya VHDL ya Muundo files huzalishwa kiotomatiki kama sehemu ya mradi wako wa Libero SoC.
Unaweza kupata orodha yako ya wavu ya VHDL files kwenye saraka ya /synthesis ya mradi wako wa Libero. Kwa mfanoample, ikiwa saraka ya mradi wako imepewa jina project1, basi orodha yako ya wavu files ziko kwenye /project1/synthesis.
Baadhi ya familia hukuwezesha kutuma hizi files kwa mikono kwa matumizi ya zana za nje. Ikiwa kifaa chako kinaauni kipengele hiki unaweza kuhamisha orodha ya wavu files kutoka kwa Zana > Hamisha > Orodha ya mtandao.

Uigaji na ModelSim

Sura hii inaelezea hatua za kutekeleza uigaji wa kitabia, kimuundo na wakati kwa kutumia kiigaji cha ModelSim.
Taratibu zilizoonyeshwa ni za PC. Taratibu sawa za usanidi hufanya kazi vivyo hivyo kwa UNIX. Tumia mikwaju ya mbele badala ya mikwaju ya nyuma. Kwa Kompyuta, chapa amri kwenye dirisha la MTI. Kwa UNIX, chapa amri kwenye dirisha la UNIX.

Uigaji wa Tabia
Tumia utaratibu ufuatao kufanya uigaji wa kitabia wa muundo. Rejelea nyaraka
imejumuishwa na zana yako ya kuiga kwa maelezo ya ziada kuhusu kutekeleza uigaji wa kitabia.

1. Omba kiigaji chako cha ModelSim. (PC pekee)
2. Badilisha saraka kuwa saraka ya mradi wako. Saraka hii lazima iwe na muundo wako wa VHDL files na testbench. Aina: cd
3. Ramani ya Maktaba. Ikiwa chembe zozote zimeimarishwa katika chanzo chako cha VHDL, andika amri ifuatayo ili kuzipanga kwenye maktaba ya VITAL iliyokusanywa: vmap $ALSDIR\lib\vtl\95\mti\
   Ili kurejelea maktaba ya familia katika muundo wako wa VHDL files, ongeza mistari ifuatayo kwenye muundo wako wa VHDL files: maktaba ; kutumia .vipengele.vyote;
4. Unda saraka ya "kazi". Aina: vlib kazi
5. Ramani kwa saraka ya "kazi". Andika amri ifuatayo: vmap work .\work
6. Tekeleza uigaji wa kitabia wa muundo wako. Ili kutekeleza uigaji wa kitabia kwa kutumia kiigaji chako cha VSystem au ModelSim, kusanya muundo wako wa VHDL na benchi la majaribio. files na endesha simulation. Kwa miundo ya viwango vya juu, kusanya vizuizi vya muundo wa kiwango cha chini kabla ya vizuizi vya muundo wa kiwango cha juu.

Amri zifuatazo zinaonyesha jinsi ya kukusanya muundo wa VHDL na testbench files:
vcom -93 .vhd
vcom -93 .vhd

Ili kuiga muundo, chapa:
vsim
Kwa mfanoample:
vsim test_adder_behave
Jozi ya usanifu-huluki iliyobainishwa na usanidi unaoitwa test_adder_behave katika benchi ya majaribio itaigwa. Ikiwa muundo wako una msingi wa PLL, tumia azimio la 1ps:
vsim -t ps
Kwa mfanoample:
vsim -t ps test_adder_behave

Uigaji wa Kimuundo
Tumia utaratibu ufuatao kufanya simulation ya muundo.

1. Tengeneza orodha ya wavu ya muundo wa VHDL. Ikiwa unatumia Kikusanyaji cha Usanifu wa Synopsys, toa orodha ya muundo ya VHDL kwa kutumia zana hii.
   Ikiwa unatumia zana zingine za usanisi, toa VHDL ya kiwango cha lango kutoka kwa orodha yako ya wavu ya EDIF kwa kutumia file huzalishwa kiotomatiki katika mradi wako. Baadhi ya familia za kubuni hukuwezesha kuzalisha files moja kwa moja kutoka kwa Zana > Hamisha > menyu ya Netlist.
   Kumbuka: VHDL iliyotengenezwa hutumia std_logic kwa milango yote. Bandari za mabasi zitakuwa katika mpangilio sawa na zinavyoonekana kwenye orodha ya wavu ya EDIF.
2. Ramani ya maktaba ya VITAL. Tekeleza amri ifuatayo ili kupanga maktaba ya VITAL iliyokusanywa.
   vmap $ALSDIR\lib\vtl\95\mti\
3. Kusanya orodha ya wavu ya muundo. Unganisha muundo wako wa VHDL na benchi la majaribio files. Amri zifuatazo zinaonyesha jinsi ya kukusanya muundo wa VHDL na testbench files:
   vcom -tu e -93 .vhd
   vcom -a -93 tu .vhd
   vcom .vhd
   Kumbuka: Kwanza, maombi hukusanya vyombo. Halafu, inakusanya usanifu, kama inavyohitajika kwa orodha za VHDL zilizoandikwa na zana zingine.
4. Endesha uigaji wa muundo. Ili kuiga muundo wako, chapa: vsim
   Kwa mfanoample: vsim test_adder_structure
   Jozi ya usanifu-huluki iliyobainishwa na usanidi unaoitwa test_adder_structure katika benchi ya majaribio itaigwa.
   Ikiwa muundo wako una msingi wa PLL, tumia azimio la 1ps: vsim -t ps
   Kwa mfanoample: vsim -t ps test_adder_structure

Uigaji wa Muda
Ili kutekeleza uigaji wa wakati:

1. Iwapo hujafanya hivyo, eleza muundo wako nyuma na uunde benchi lako la majaribio.
2. Ili kutekeleza uigaji wa muda kwa kutumia kiigaji chako cha V-System au ModelSim, kusanya muundo wako wa VHDL na benchi la majaribio. files, ikiwa bado hazijaundwa kwa ajili ya simulation ya kimuundo, na kuendesha simulation. Amri zifuatazo zinaonyesha jinsi ya kukusanya muundo wa VHDL na testbench files:
   vcom -tu e -93 .vhd
   vcom -a -93 tu .vhd
   vcom .vhd
   Kumbuka: Kufanya hatua za awali hukusanya huluki kwanza kisha usanifu, kama inavyohitajika kwa orodha za VHDL zilizoandikwa na baadhi ya zana.
3. Endesha uigaji wa maelezo ya nyuma kwa kutumia maelezo ya saa katika SDF file. Aina: vsim -sdf[max|typ|min] / = .sdf -c
   The chaguo hubainisha eneo (au njia) kwa mfano katika muundo ambapo maelezo ya nyuma huanza. Unaweza kuitumia kubainisha mfano fulani wa FPGA katika muundo mkubwa wa mfumo au testbench ambayo ungependa kufafanua. Kwa mfanoample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
   Katika hii exampna, kiongeza huluki kimeidhinishwa kama mfano "uut" kwenye benchi ya majaribio. Jozi ya usanifu wa huluki iliyobainishwa na usanidi unaoitwa "test_adder_structural" katika benchi ya majaribio itaigwa kwa kutumia upeo wa ucheleweshaji uliobainishwa katika SDF. file.
   Ikiwa muundo wako una msingi wa PLL, tumia azimio la 1ps: vsim -t ps -sdf[max|typ|min] / = .sdf -c
   Kwa mfanoample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural

A - Msaada wa Bidhaa

Kikundi cha Bidhaa za Microsemi SoC kinarudisha bidhaa zake na huduma mbali mbali za usaidizi, pamoja na Huduma kwa Wateja, Kituo cha Msaada wa Kiufundi kwa Wateja, a. webtovuti, barua pepe, na ofisi za mauzo duniani kote.
Kiambatisho hiki kina maelezo kuhusu kuwasiliana na Microsemi SoC Products Group na kutumia huduma hizi za usaidizi.

Huduma kwa Wateja
Wasiliana na Huduma kwa Wateja ili upate usaidizi wa bidhaa zisizo za kiufundi, kama vile bei ya bidhaa, uboreshaji wa bidhaa, taarifa za sasisho, hali ya agizo na uidhinishaji.
Kutoka Amerika Kaskazini, piga simu 800.262.1060
Kutoka kwa ulimwengu wote, piga simu 650.318.4460
Faksi, kutoka popote duniani, 408.643.6913

Kituo cha Usaidizi wa Kiufundi kwa Wateja
Kikundi cha Bidhaa za Microsemi SoC huweka Kituo chake cha Usaidizi wa Kiufundi kwa Wateja chenye wahandisi wenye ujuzi wa juu ambao wanaweza kukusaidia kujibu maunzi yako, programu, na maswali ya kubuni kuhusu Bidhaa za Microsemi SoC. Kituo cha Usaidizi wa Kiufundi kwa Wateja hutumia muda mwingi kuunda madokezo ya maombi, majibu kwa maswali ya kawaida ya mzunguko wa muundo, uwekaji kumbukumbu wa masuala yanayojulikana, na Maswali Yanayoulizwa Mara kwa Mara mbalimbali. Kwa hivyo, kabla ya kuwasiliana nasi, tafadhali tembelea rasilimali zetu za mtandaoni. Kuna uwezekano mkubwa tumejibu maswali yako.

Msaada wa Kiufundi
Tembelea Usaidizi kwa Wateja webtovuti (www.microsemi.com/soc/support/search/default.aspx) kwa habari zaidi na usaidizi. Majibu mengi yanapatikana kwenye inayoweza kutafutwa web rasilimali ni pamoja na michoro, vielelezo, na viungo kwa rasilimali nyingine kwenye webtovuti.

Webtovuti
Unaweza kuvinjari taarifa mbalimbali za kiufundi na zisizo za kiufundi kwenye ukurasa wa nyumbani wa SoC, saa www.microsemi.com/soc.

Kuwasiliana na Kituo cha Usaidizi wa Kiufundi kwa Wateja
Wahandisi wenye ujuzi wa juu wanafanya kazi katika Kituo cha Usaidizi wa Kiufundi. Kituo cha Usaidizi wa Kiufundi kinaweza kupatikana kwa barua pepe au kupitia Kikundi cha Bidhaa za Microsemi SoC webtovuti.
Barua pepe
Unaweza kuwasiliana na maswali yako ya kiufundi kwa anwani yetu ya barua pepe na kupokea majibu kupitia barua pepe, faksi au simu. Pia, ikiwa una matatizo ya kubuni, unaweza kutuma barua pepe ya muundo wako files kupokea msaada.
Tunafuatilia akaunti ya barua pepe kila wakati siku nzima. Unapotuma ombi lako kwetu, tafadhali hakikisha kuwa umejumuisha jina lako kamili, jina la kampuni, na maelezo yako ya mawasiliano kwa uchakataji mzuri wa ombi lako.
Barua pepe ya usaidizi wa kiufundi ni soc_tech@microsemi.com.

Kesi Zangu
Wateja wa Kikundi cha Bidhaa za Microsemi SoC wanaweza kuwasilisha na kufuatilia kesi za kiufundi mtandaoni kwa kwenda kwa Kesi Zangu.
Nje ya Marekani
Wateja wanaohitaji usaidizi nje ya saa za kanda za Marekani wanaweza kuwasiliana na usaidizi wa kiufundi kupitia barua pepe (soc_tech@microsemi.com) au wasiliana na ofisi ya mauzo ya eneo lako. Orodha za ofisi za mauzo zinaweza kupatikana www.microsemi.com/soc/company/contact/default.aspx.

Msaada wa Kiufundi wa ITAR
Kwa usaidizi wa kiufundi kuhusu RH na RT FPGAs ambazo zinadhibitiwa na Kanuni za Kimataifa za Trafiki katika Silaha (ITAR), wasiliana nasi kupitia soc_tech_itar@microsemi.com. Vinginevyo, ndani ya Kesi Zangu, chagua Ndiyo katika orodha kunjuzi ya ITAR. Kwa orodha kamili ya FPGA za Microsemi zinazodhibitiwa na ITAR, tembelea ITAR web ukurasa.

Makao Makuu ya Kampuni ya Microsemi
One Enterprise, Aliso Viejo CA 92656 USA
Ndani ya Marekani: +1 949-380-6100
Mauzo: +1 949-380-6136
Faksi: +1 949-215-4996

Microsemi Corporation (NASDAQ: MSCC) inatoa kwingineko ya kina ya ufumbuzi wa semiconductor kwa: anga, ulinzi na usalama; biashara na mawasiliano; na masoko ya viwanda na nishati mbadala. Bidhaa zinajumuisha utendakazi wa hali ya juu, analogi za kutegemewa kwa juu na vifaa vya RF, mawimbi mchanganyiko na saketi zilizounganishwa za RF, SoCs zinazoweza kubinafsishwa, FPGA na mifumo ndogo kamili. Microsemi ina makao yake makuu huko Aliso Viejo, Calif. Pata maelezo zaidi katika www.microsemi.com.

© 2012 Microsemi Corporation. Haki zote zimehifadhiwa. Microsemi na nembo ya Microsemi ni alama za biashara za Microsemi Corporation. Alama zingine zote za biashara na alama za huduma ni mali ya wamiliki husika.
5-57-9006-12/11.12

Nyaraka / Rasilimali

Microchip VHDL VITAL SoC Design Suite Versions [pdf] Mwongozo wa Mtumiaji Matoleo ya 2024.2 hadi 12.0, Matoleo ya VHDL VITAL VITAL SoC Design Suite, VHDL VITAL, Matoleo ya SoC Design Suite, Matoleo ya Suite, Matoleo

Marejeleo

• Mwongozo wa Mtumiaji