VHDL BOHLOKOA™
Ketsiso Guide

Selelekela

Tataiso ena ea VHDL Vital Simulation e na le leseli mabapi le ho sebelisa ModelSim ho etsisa meralo ea lisebelisoa tsa Microsemi SoC. Sheba thuso ea inthaneteng bakeng sa tlhaiso-leseling e eketsehileng mabapi le ho sebelisa software ea SoC.
Sheba litokomane tse kenyellelitsoeng ho simulator ea hau bakeng sa tlhahisoleseling mabapi le ho etsa papiso.

Maikutlo a Litokomane
Tokomane ena e nka tse latelang:

1. U kentse software ea Libero SoC. Tokomane ena ke ea Libero SoC software v10.0 le ka holimo. Bakeng sa liphetolelo tse fetileng tsa software, bona Legacy VHDL Vital Simulation Guide.
2. U kentse simulator ea hau ea VHDL VITAL.
3. U tloaelane le litsi tsa ts'ebetso tsa UNIX le lits'ebetso tsa ts'ebetso kapa ka li-PC le libaka tsa ts'ebetso tsa Windows.
4. U tloaelane le meralo ea FPGA le software ea moralo oa FPGA.

Likopano tsa Litokomane
Tokomane ena e sebelisa mefuta e latelang:

• Lilaebrari tsa malapa tsa FPGA li bonts'oa e le . Kenya mofuta o lakatsehang oa lelapa la FPGA le lelapa la sesebelisoa ha ho hlokahala. Bakeng sa mohlalaample: vcom -sebetsa .vhd
• Lilaebrari tse hlophisitsoeng tsa VHDL li bonts'oa joalo ka . Moemedi bakeng sa phetoho e lakatsehang ea lelapa la VHDL ha ho hlokahala. Puo ea VHDL e hloka hore mabitso a laebrari a qale ka litlhaku tsa alpha.

Thuso ea Inthaneteng
Software ea Microsemi SoC e tla le thuso ea inthaneteng. Thuso ea Marang-rang e tobileng sesebelisoa ka seng sa software e fumaneha ho tsoa ho menu ea Thuso.

Tlhophiso

Khaolo ena e na le leseli mabapi le ho theha simulator ea ModelSim ho etsisa meralo ea Microsemi SoC.
Khaolo ena e kenyelletsa litlhoko tsa software, mehato e hlalosang mokhoa oa ho bokella lilaebrari tsa Microsemi SoC FPGA, le lintlha tse ling tsa ho seta bakeng sa sesebelisoa sa papiso seo u se sebelisang.

Litlhoko tsa Software
Lintlha tse bukeng ena li sebetsa ho Microsemi Libero SoC Software v10.0 le holimo le li-simulator tsa VHDL tse lumellanang le IEEE1076.
Ho feta moo, tataiso ena e na le leseli mabapi le ho sebelisa li-simulator tsa ModelSim.
Bakeng sa tlhaiso-leseling e tobileng mabapi le hore na tokollo ena e tšehetsa liphetolelo life, e ea ho sistimi ea tšehetso ea tekheniki ho Microsemi web saete (http://www.actel.com/custsup/search.html) ebe u batla lentsoe la sehlooho motho oa boraro.

ModelSim
Kaha mokhoa oa ho kenya o fapana bakeng sa mosebedisi e mong le e mong le mochine o mong le o mong, tokomane ena e sebelisa $ALSDIR ho bontša sebaka seo software e kenngoeng ho sona. Haeba u mosebelisi oa Unix, etsa feela phetoho ea tikoloho e bitsoang ALSDIR 'me u behe boleng ba eona tseleng ea ho kenya. Haeba u mosebelisi oa Windows, nkela $ALSDIR sebaka ka tsela ea ho kenya litaelong.
Sebelisa mokhoa o latelang ho bokella lilaebrari bakeng sa simulators ea ModelSim. Tlanya litaelo tsa UNIX ka potlako ea UNIX. Tlanya litaelo tsa Windows moleng oa taelo oa fensetere ea ModelSim Transcript.
Litaelo tse ka tlase ke tsa Windows. Ho etsa hore litaelo li sebetse bakeng sa UNIX, sebelisa li-slash tsa pele ho e-na le li-slash tsa morao.

Ts'ebetso ena e bokella laebrari ea Microsemi VITAL bukeng ea $ALSDIR\lib\vtl\95\mti. O tlameha ho bokella mefuta ea laeborari ea FPGA hore lilaeborari tsa VITAL li sebetse hantle.
Hlokomela: Haeba ho se ho ntse ho e-na le bukana ea MTI bukeng ea $ ALSDIR\lib\vtl\95, lilaebrari tse hlophisitsoeng li ka ba teng, 'me ha ho hlokahale hore u etse mokhoa o latelang.

1. Theha laebrari e bitsoang mti bukeng ea $ALSDIR\lib\vtl\95.
2. Kopa simulator ea ModelSim (Windows feela).
3. Fetolela ho $ALSDIR\lib\vtl\95\mti directory. Kenya taelo e latelang ka potlako: cd $ALSDIR\lib\vtl\95\mti
4. Etsa a laebrari ea lelapa. Kenya taelo e latelang ka potlako: vlib
5. 'Mapa VITAL laebrari ho ea directory. Kenya taelo e latelang ka potlako: vmap $ALSDIR\lib\vtl\95\mti\
6. Kopanya lilaebrari tsa hau tsa VITAL.
   vcom - sebetsa ../ .vhd
   Bakeng sa mohlalaample, ho bokella laeborari ea 40MX bakeng sa simulator ea hau, ngola taelo e latelang: vcom -work a40mx ../40mx.vhd
7. (Ka boikhethelo) Kopanya laeborari ea phalliso. Etsa mohato ona feela haeba o hloka ho sebelisa laeborari ea phalliso. Tlanya taelo e latelang ka potlako: vcom -work ../ _mig.vhd

Phallo ea Moralo

Khaolo ena e hlalosa phallo ea moralo bakeng sa ho etsisa meralo e nang le sesebelisoa sa ho etsisa se lumellanang le VHDL VITAL.

VHDL BOHLOKOA Moralo Phallo
Phallo ea moralo oa VHDL VITAL e na le mehato e mene ea mantlha:

1. Etsa Moralo
2. Phetha Moralo
3. Lenaneo
4. Netefatso ea Tsamaiso

Likarolo tse latelang li qaqisa mehato ena.

Etsa Moralo
Nakong ea popo / netefatso, moralo o nkuoa mohloling oa VHDL oa boemo ba RTL (boitšoaro). file.
Kamora ho hapa moralo, o ka etsa papiso ea boits'oaro ea VHDL file ho netefatsa hore na khoutu ea VHDL e nepahetse. Khoutu e ntan'o kopanngoa lethathamong la marang-rang la VHDL la boemo ba heke (libopeho). Kamora ho kopanya, o ka etsa ketsiso ea moralo oa moralo oa boikhethelo. Qetellong, lenane la marang-rang la EDIF le hlahisoa hore le sebelisoe Libero SoC 'me lenane la VHDL la sebopeho sa morao-rao le hlahisoa bakeng sa papiso ea nako ho simulator e lumellanang le VHDL VITAL.

Mohloli oa Mohloli oa VHDL
Kenya mohloli oa moralo oa VHDL oa hau u sebelisa mohlophisi oa mongolo kapa mohlophisi oa HDL o amehang haholo. Mohloli oa hau oa meralo ea VHDL o ka ba le meaho ea boemo ba RTL, hammoho le lintlha tsa motheo tsa meralo, joalo ka Libero SoC cores.

Ketsiso ya Boitshwaro
Etsa papiso ea boits'oaro ea moralo oa hau pele o kopanya. Ketsiso ea boitšoaro e netefatsa ts'ebetso ea khoutu ea hau ea VHDL. Ka tloaelo, o sebelisa tieho ea zero le benche e tloaelehileng ea tlhahlobo ea VHDL ho khanna papiso. Sheba litokomane tse kenyellelitsoeng le sesebelisoa sa hau sa papiso bakeng sa tlhahisoleseling mabapi le ho etsa papiso e sebetsang.

Synthesis
Kamora ho theha mohloli oa moralo oa VHDL oa boitšoaro, o tlameha ho o kopanya. Synthesis e fetola VHDL ea boitšoaro file ho kena lethathamong la marang-rang le ho ntlafatsa moralo oa theknoloji e reretsoeng. Litokomane tse kenyellelitsoeng le sesebelisoa sa hau sa ho kopanya li na le tlhahisoleseling mabapi le ho etsa moralo oa synthesis.

EDIF Netlist Moloko
Kamora ho theha, ho kopanya, le ho netefatsa moralo oa hau, software e hlahisa lenane la marang-rang la EDIF bakeng sa sebaka le tsela ho Libero SoC.
Lenane lena la marang-rang la EDIF le boetse le sebelisoa ho hlahisa lenane la marang-rang la VHDL bakeng sa tšebeliso ea papiso ea meralo.

Sebopeho sa VHDL Netlist Generation
Libero SoC e hlahisa lenane la marang-rang la VHDL la boemo ba heke ho tsoa lethathamong la hau la marang-rang la EDIF bakeng sa tšebeliso ea ketsiso ea moralo oa morao-rao.
The file e fumaneha bukeng ea /synthesis haeba u lakatsa ho etsa papiso ka letsoho.
Ketsiso ya Sebopeho
Etsa ketsiso ea sebopeho pele u beha-le-routing. Papiso ea meralo e netefatsa tšebetso ea lenane la hau la marang-rang la VHDL la post-synthesis pre-lautral. Ho sebelisoa tieho ea yuniti e kenyellelitsoeng lilaebraring tse hlophisitsoeng tsa Libero SoC VITAL. Sheba litokomane tse kenyellelitsoeng le sesebelisoa sa hau sa papiso bakeng sa tlhahisoleseling mabapi le ho etsa papiso ea meralo.

Phetha Moralo
Nakong ea ts'ebetsong ea moralo, o beha le ho tsamaisa moralo o sebelisa Libero SoC. Ho feta moo, o ka etsa tlhahlobo ea nako. Ka mor'a sebaka-le-tsela, etsa setšoantšo sa poso (nako) ka simulator e lumellanang le VHDL VITAL.
Lenaneo
Rulahanya sesebelisoa se nang le software ea software le hardware ho tsoa ho Microsemi SoC kapa sistimi e tšehetsoang ea motho oa boraro. Sheba thuso ea inthaneteng bakeng sa tlhahisoleseling mabapi le ho hlophisa sesebelisoa sa Microsemi SoC.
Netefatso ea Tsamaiso
U ka etsa netefatso ea sistimi sesebelisoa se hlophisitsoeng u sebelisa sesebelisoa sa tlhahlobo sa Silicon Explorer.
Sheba Silicon Explorer Quick Start bakeng sa tlhahisoleseling mabapi le ho sebelisa Silicon Explorer.

Ho Hlahisa Mananeo a Marang-rang

Khaolo ena e hlalosa mekhoa ea ho hlahisa EDIF le manane a marang-rang a VHDL.
Ho hlahisa lenane la marang-rang la EDIF
Kamora ho ts'oara moralo oa hau kapa ho kopanya moralo oa hau, hlahisa lenane la marang-rang la EDIF ho tsoa ho sesebelisoa sa hau sa moralo kapa sesebelisoa sa maiketsetso. Sebelisa lenane la marang-rang la EDIF bakeng sa sebaka-le-tsela. Sheba litokomane tse kenyellelitsoeng le sesebelisoa sa hau sa ho hapa kapa sa ho kopanya lintlha mabapi le ho hlahisa lenane la marang-rang la EDIF.
Ho hlahisa Lenane la marang-rang la VHDL la Structural
Lenane la marang-rang la VHDL files li hlahisoa ka bo eona e le karolo ea projeke ea hau ea Libero SoC.
U ka fumana lenane la hau la marang-rang la VHDL files bukeng ea / synthesis ea projeke ea hau ea Libero. Bakeng sa mohlalaample, haeba bukana ea projeke ea hau e rehiloe lebitso la project1, joale lenane la hau la marang-rang files li ho /project1/synthesis.
Malapa a mang a u nolofalletsa ho romela lintho tsena kantle ho naha files ka letsoho bakeng sa ho sebelisoa lithulusing tsa kantle. Haeba sesebediswa sa hao se tshehetsa tshebetso ena o ka romela netlist files ho tsoa ho Lisebelisoa > Export > Netlist.

Ketsiso le ModelSim

Khaolo ena e hlalosa mehato ea ho etsa ketsiso ea boits'oaro, sebopeho le nako ho sebelisa simulator ea ModelSim.
Mekhoa e bontšitsoeng ke ea PC. Mekhoa e tšoanang ea ho seta e sebetsa ka mokhoa o ts'oanang bakeng sa UNIX. Sebelisa li-slash tse ka pele sebakeng sa li-slash tsa morao. Bakeng sa PC, thaepa litaelo fensetereng ea MTI. Bakeng sa UNIX, thaepa litaelo fensetereng ea UNIX.

Ketsiso ya Boitshwaro
Sebelisa mokhoa o latelang ho etsa papiso ea boits'oaro ea moralo. Sheba litokomane
e kenyellelitsoe le sesebelisoa sa hau sa ketsiso bakeng sa tlhaiso-leseling e eketsehileng mabapi le ho etsa ketsiso ea boitšoaro.

1. Kopa simulator ea hau ea ModelSim. (PC feela)
2. Fetola directory ho directory ea hau ea projeke. Lenane lena le tlameha ho kenyelletsa moralo oa hau oa VHDL files le testbench. Mofuta: cd
3. 'Mapa o eang Laeboraring. Haeba li-cores li kentsoe mohloling oa hau oa VHDL, thaepa taelo e latelang ho li etsa 'mapa ho laeborari e hlophisitsoeng ea VITAL: vmap $ALSDIR\lib\vtl\95\mti\
   Ho supa laeborari ea lelapa moralong oa hau oa VHDL files, eketsa mela e latelang moetsong oa hau oa VHDL files: laebrari ; tshebediso .karolo.tsohle;
4. Etsa lethathamo la "mosebetsi". Mofuta: vlib mosebetsi
5. 'Mapa oa "mosebetsi" directory. Ngola taelo e latelang: vmap work .\work
6. Etsa papiso ea boitšoaro ea moralo oa hau. Ho etsa papiso ea boits'oaro u sebelisa simulator ea hau ea VSystem kapa ModelSim, bokella moralo oa hau oa VHDL le benche ea liteko. files le ho tsamaisa ketsiso. Bakeng sa meralo ea maemo a holimo, bokella liboloko tsa moralo oa boemo bo tlase pele ho liboloko tsa moralo oa boemo bo holimo.

Litaelo tse latelang li bonts'a mokhoa oa ho bokella moralo oa VHDL le testbench files:
vcom -93 .vhd
vcom -93 .vhd

Ho etsisa moralo, thaepa:
vsim
Bakeng sa mohlalaampLe:
vsim test_adder_behave
Sehlopha sa meralo ea mekhatlo e boletsoeng ke tlhophiso e bitsoang test_adder_behave ho testbench e tla etsisoa. Haeba moralo oa hau o na le konokono ea PLL, sebelisa qeto ea 1ps:
vsim -t maq
Bakeng sa mohlalaampLe:
vsim -t ps teko_adder_behave

Ketsiso ya Sebopeho
Sebelisa mokhoa o latelang ho etsa papiso ea sebopeho.

1. Hlahisa lenane la marang-rang la VHDL. Haeba u sebelisa Synopsys Design Compiler, hlahisa lethathamo la marang-rang la VHDL u sebelisa sesebelisoa sena.
   Haeba u sebelisa lisebelisoa tse ling tsa ho kopanya, hlahisa VHDL ea boemo ba heke ho tsoa lethathamong la hau la marang-rang la EDIF ka ho sebelisa file e hlahisoa ka bo eona morerong oa hau. Malapa a mang a meralo a u nolofalletsa ho hlahisa files ka kotloloho ho tsoa ho Lisebelisoa > Export > Netlist menu.
   Hlokomela: VHDL e hlahisitsoeng e sebelisa std_logic bakeng sa likou tsohle. Boema-kepe ba libese bo tla ba ka tatellano e tšoanang joalo ka ha e hlaha lenaneng la marang-rang la EDIF.
2. 'Mapa ho ea laebraring ea VITAL. Etsa taelo e latelang ho etsa 'mapa oa laebrari ea VITAL e hlophisitsoeng.
   vmap $ALSDIR\lib\vtl\95\mti\
3. Kopanya lenane la marang-rang la sebopeho. Kopanya moralo oa hau oa VHDL le benche ea liteko files. Litaelo tse latelang li bonts'a mokhoa oa ho bokella moralo oa VHDL le testbench files:
   vcom -feela e -93 .vhd
   vcom -feela -93 .vhd
   vcom .vhd
   Hlokomela: Taba ea pele, kopo e bokella mekhatlo. Ebe, e bokella meralo ea meralo, joalo ka ha ho hlokahala bakeng sa manane a VHDL a ngotsoeng ke lisebelisoa tse ling.
4. Etsa ketsiso ea sebopeho. Ho etsisa moralo oa hau, thaepa: vsim
   Bakeng sa mohlalaample: vsim test_adder_structure
   Sehlopha sa meralo ea mekhatlo se boletsoeng ke tlhophiso e bitsoang test_adder_structure ho testbench e tla etsisoa.
   Haeba moralo oa hau o na le konokono ea PLL, sebelisa qeto ea 1ps: vsim -t ps
   Bakeng sa mohlalaample: vsim -t ps test_adder_structure

Ketsiso ya Nako
Ho etsa ketsiso ea nako:

1. Haeba ha u so etse joalo, khutlisetsa moralo oa hau mme u thehe testbench ea hau.
2. Ho etsa papiso ea nako u sebelisa simulator ea hau ea V-System kapa ModelSim, bokella moralo oa hau oa VHDL le benche ea liteko. files, haeba li e-so bokelloe bakeng sa papiso ea sebopeho, 'me li tsamaise papiso. Litaelo tse latelang li bonts'a mokhoa oa ho bokella moralo oa VHDL le testbench files:
   vcom -feela e -93 .vhd
   vcom -feela -93 .vhd
   vcom .vhd
   Tlhokomeliso: Ho etsa mehato e fetileng ho bokella mekhatlo pele ebe meralo ea meralo, joalo ka ha ho hlokahala bakeng sa manane a VHDL a ngotsoeng ke lisebelisoa tse ling.
3. Etsa ketsiso ea morao-rao u sebelisa lintlha tsa nako ho SDF file. Mofuta: vsim -sdf[max|typ|min] / = .sdf -c
   The khetho e totobatsa sebaka (kapa tsela) ho ea mohlala ka moralo moo tlhaloso ea morao e qalang. U ka e sebelisa ho hlakisa mohlala o itseng oa FPGA ka har'a moralo o moholo oa sistimi kapa testbench eo u lakatsang ho e hlalosa. Bakeng sa mohlalaample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
   Ho sena mohlalaample, adder ea mokhatlo e thehiloe joalo ka mohlala "uut" bencheng ea teko. Sehlopha sa meralo ea mekhatlo e boletsoeng ke tlhophiso e bitsoang "test_adder_structural" ho testbench e tla etsisoa ho sebelisoa tieho e boletsoeng ho SDF. file.
   Haeba moralo oa hau o na le motheo oa PLL, sebelisa qeto ea 1ps: vsim -t ps -sdf[max|typ|min] / = .sdf -c
   Bakeng sa mohlalaample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural

A - Tšehetso ea Sehlahisoa

Microsemi SoC Products Group e tšehetsa lihlahisoa tsa eona ka lits'ebeletso tse fapaneng tsa ts'ehetso, ho kenyeletsoa Tšebeletso ea Bareki, Setsi sa Ts'ehetso ea Tekheniki ea Bareki, a websebaka, mangolo a elektroniki, le liofisi tsa thekiso lefatšeng ka bophara.
Sehlomathiso sena se na le tlhahisoleseling mabapi le ho ikopanya le Sehlopha sa Lihlahisoa tsa Microsemi SoC le ho sebelisa lits'ebeletso tsena tsa tšehetso.

Tšebeletso ea bareki
Ikopanye le Tshebeletso ya Bareki bakeng sa tshehetso ya dihlahiswa tseo e seng tsa botekgeniki, jwalo ka ditheko tsa sehlahiswa, dintlafatso tsa sehlahiswa, tlhahisoleseding e ntjhafatsa, boemo ba odara, le tumello.
Ho tsoa Amerika Leboea, letsetsa 800.262.1060
Ho tsoa lefats'eng lohle, letsetsa 650.318.4460
Fax, ho tsoa kae kapa kae lefatšeng, 408.643.6913

Setsi sa Tšehetso ea Theknoloji ea Bareki
Sehlopha sa Microsemi SoC Products se na le Setsi sa Ts'ehetso sa Bareki sa Theknoloji se nang le lienjiniere tse nang le litsebo tse phahameng tse ka u thusang ho araba lisebelisoa tsa hau tsa thepa, software, le lipotso tsa moralo mabapi le Lihlahisoa tsa Microsemi SoC. Setsi sa Ts'ehetso ea Theknoloji ea Bareki se qeta nako e ngata se etsa lintlha tsa kopo, likarabo tsa lipotso tse tloaelehileng tsa potoloho ea moralo, litokomane tsa litaba tse tsebahalang, le Lipotso tse fapaneng tsa lipotso. Kahoo, pele o ikopanya le rona, ka kopo etela lisebelisoa tsa rona tsa inthanete. Ho ka etsahala hore ebe re se re arabile lipotso tsa hau.

Tšehetso ea tekheniki
Etela Tšehetso ea Bareki websaete (www.microsemi.com/soc/support/search/default.aspx) bakeng sa tlhaiso-leseling e batsi le tšehetso. Likarabo tse ngata li fumaneha ka mokhoa oa ho batla web lisebelisoa li kenyelletsa litšoantšo, lipapiso, le lihokelo ho lisebelisoa tse ling ho websebaka.

Websebaka
U ka bala lintlha tse fapaneng tsa tekheniki le tseo e seng tsa tekheniki leqepheng la lehae la SoC, ho www.microsemi.com/soc.

Ho ikopanya le Setsi sa Tšehetso ea Theknoloji ea Bareki
Baenjiniere ba nang le litsebo tse phahameng ba sebetsa Setsing sa Tšehetso sa Tekheniki. Setsi sa Tšehetso ea Tekheniki se ka ikopanya le lengolo-tsoibila kapa ka Sehlopha sa Lihlahisoa tsa Microsemi SoC websebaka.
Email
O ka buisana le lipotso tsa hau tsa tekheniki atereseng ea rona ea lengolo-tsoibila mme oa fumana likarabo ka lengolo-tsoibila, fax kapa mohala. Hape, haeba u na le mathata a moralo, u ka romella moralo oa hau ka lengolo-tsoibila files ho fumana thuso.
Re lula re beha leihlo ak'haonte ea lengolo-tsoibila letsatsi lohle. Ha o romella kopo ea hau ho rona, ka kopo etsa bonnete ba hore o kenyelletsa lebitso la hau le felletseng, lebitso la k'hamphani, le tlhaiso-leseling ea hau ea ho ikopanya le rona bakeng sa ts'ebetso e nepahetseng ea kopo ea hau.
Aterese ea imeile ea tšehetso ea tekheniki ke soc_tech@microsemi.com.

Linyeoe Tsaka
Bareki ba Microsemi SoC Products Group ba ka fana ka le ho latela linyeoe tsa tekheniki inthaneteng ka ho ea ho My Cases.
Ka ntle ho US
Bareki ba hlokang thuso ka ntle ho libaka tsa nako tsa US ba ka ikopanya le tšehetso ea tekheniki ka lengolo-tsoibila (soc_tech@microsemi.com) kapa ikopanye le ofisi ea thekiso ea lehae. Lethathamo la liofisi tsa thekiso li ka fumanoa ho www.microsemi.com/soc/company/contact/default.aspx.

ITAR Tšehetso ea Theknoloji
Bakeng sa tšehetso ea tekheniki ho RH le RT FPGAs tse laoloang ke International Traffic in Arms Regulations (ITAR), ikopanye le rona ka soc_tech_itar@microsemi.com. Ntle le moo, ka har'a Maemo a Ka, khetha E, lethathamong la ho theoha ha ITAR. Bakeng sa lenane le felletseng la li-FPGA tsa Microsemi tse laoloang ke ITAR, etela ITAR web leqephe.

Ntlo-khōlō ea Khoebo ea Microsemi
Khoebo e le 'ngoe, Aliso Viejo CA 92656 USA
Ka hare ho USA: +1 949-380-6100
Lithekiso: +1 949-380-6136
Fax: +1 949-215-4996

Microsemi Corporation (NASDAQ: MSCC) e fana ka mosebetsi o pharaletseng oa tharollo ea semiconductor bakeng sa: sefofane, tšireletso le tšireletso; khoebo le lipuisano; le limmaraka tsa liindasteri le mefuta e meng ea matla. Lihlahisoa li kenyelletsa lisebelisoa tse phahameng tsa ts'ebetso, li-analog tse tšepahalang haholo le lisebelisoa tsa RF, lets'oao le tsoakiloeng le li-circuits tse kopaneng tsa RF, li-SoCs tse ikhethileng, li-FPGA, le li-subsystems tse felletseng. Microsemi e ikarabella ho Aliso Viejo, Calif. Ithute haholoanyane ho www.microsemi.com.

© 2012 Microsemi Corporation. Litokelo tsohle li sirelelitsoe. Microsemi le logo ea Microsemi ke matšoao a khoebo a Microsemi Corporation. Matshwao a mang kaofela a kgwebo le matshwao a ditshebeletso ke thepa ya beng ba ona ka ho fapana.
5-57-9006-12/11.12

Litokomane / Lisebelisoa

Microchip VHDL VITAL SoC Design Suite Versions [pdf] Bukana ea Mosebelisi Liphetolelo tsa 2024.2 ho isa ho 12.0, VHDL VITAL SoC Design Suite Versions, VHDL VITAL, SoC Design Suite Versions, Suite Versions, Versions

Litšupiso

• Bukana ea Mosebelisi