VHDL VITAL™
نقلی گائیڈ

تعارف

یہ VHDL وائٹل سمولیشن گائیڈ مائیکروسیمی ایس او سی ڈیوائسز کے لیے ڈیزائن کی نقل کرنے کے لیے ماڈل سیم استعمال کرنے کے بارے میں معلومات پر مشتمل ہے۔ SoC سافٹ ویئر استعمال کرنے کے بارے میں اضافی معلومات کے لیے آن لائن مدد سے رجوع کریں۔
نقلی کارکردگی کے بارے میں معلومات کے لیے اپنے سمیلیٹر کے ساتھ شامل دستاویزات کا حوالہ دیں۔

دستاویزی مفروضات
یہ دستاویز مندرجہ ذیل فرض کرتا ہے:

1. آپ نے Libero SoC سافٹ ویئر انسٹال کیا ہے۔ یہ دستاویز Libero SoC سافٹ ویئر v10.0 اور اس سے اوپر کے لیے ہے۔ سافٹ ویئر کے پچھلے ورژن کے لیے، دیکھیں لیگیسی VHDL وائٹل سمولیشن گائیڈ.
2. آپ نے اپنا VHDL VITAL سمیلیٹر انسٹال کر لیا ہے۔
3. آپ UNIX ورک سٹیشنز اور آپریٹنگ سسٹمز یا PCs اور Windows آپریٹنگ ماحول سے واقف ہیں۔
4. آپ FPGA فن تعمیر اور FPGA ڈیزائن سافٹ ویئر سے واقف ہیں۔

دستاویز کنونشنز
یہ دستاویز درج ذیل متغیرات کا استعمال کرتی ہے:

• FPGA فیملی لائبریریوں کو بطور دکھایا گیا ہے۔ . ضرورت کے مطابق مطلوبہ FPGA فیملی متغیر کو ڈیوائس فیملی کے ساتھ تبدیل کریں۔ سابق کے لیےample: vcom -work .vhd
• مرتب شدہ VHDL لائبریریوں کو بطور دکھایا گیا ہے۔ . متبادل ضرورت کے مطابق مطلوبہ VHDL فیملی متغیر کے لیے۔ VHDL زبان کا تقاضا ہے کہ لائبریری کے نام الفا کیریکٹر سے شروع ہوں۔

آن لائن مدد
Microsemi SoC سافٹ ویئر آن لائن مدد کے ساتھ آتا ہے۔ ہر سافٹ ویئر ٹول کے لیے مخصوص آن لائن مدد ہیلپ مینو سے دستیاب ہے۔

سیٹ اپ

اس باب میں مائیکروسیمی ایس او سی ڈیزائنز کی تقلید کے لیے ماڈل سم سمیلیٹر کو ترتیب دینے کے بارے میں معلومات موجود ہیں۔
اس باب میں سافٹ ویئر کے تقاضے، Microsemi SoC FPGA لائبریریوں کو مرتب کرنے کے طریقے کی وضاحت کرنے والے اقدامات، اور آپ کے استعمال کردہ سمولیشن ٹول کے لیے سیٹ اپ کی دیگر معلومات شامل ہیں۔

سافٹ ویئر کے تقاضے
اس گائیڈ میں دی گئی معلومات کا اطلاق Microsemi Libero SoC سافٹ ویئر v10.0 اور اس سے اوپر والے اور IEEE1076 کے مطابق VHDL سمیلیٹروں پر ہوتا ہے۔
مزید برآں، اس گائیڈ میں ModelSim simulators کے استعمال کے بارے میں معلومات شامل ہیں۔
یہ ریلیز کن ورژنز کو سپورٹ کرتی ہے اس بارے میں مخصوص معلومات کے لیے، مائیکروسیمی پر ٹیکنیکل سپورٹ سسٹم پر جائیں۔ web سائٹ (http://www.actel.com/custsup/search.html) اور مطلوبہ لفظ تیسرے فریق کو تلاش کریں۔

ماڈل سم
چونکہ تنصیب کا راستہ ہر صارف اور ہر تنصیب کے لیے مختلف ہوتا ہے، اس لیے یہ دستاویز $ALSDIR کا استعمال اس مقام کی نشاندہی کرنے کے لیے کرتی ہے جہاں سافٹ ویئر انسٹال ہے۔ اگر آپ یونکس کے صارف ہیں، تو صرف ALSDIR نامی ایک ماحولیاتی متغیر بنائیں اور اس کی قدر کو انسٹالیشن پاتھ پر سیٹ کریں۔ اگر آپ ونڈوز صارف ہیں تو، کمانڈز میں انسٹالیشن پاتھ کے ساتھ $ALSDIR کو تبدیل کریں۔
ModelSim simulators کے لیے لائبریریوں کو مرتب کرنے کے لیے درج ذیل طریقہ کار کا استعمال کریں۔ UNIX پرامپٹ پر UNIX کمانڈز ٹائپ کریں۔ ماڈل سم ٹرانسکرپٹ ونڈو کی کمانڈ لائن پر ونڈوز کمانڈز ٹائپ کریں۔
نیچے دی گئی کمانڈز ونڈوز کے لیے ہیں۔ UNIX کے لیے کمانڈز کو کام کرنے کے لیے، بیک سلیش کے بجائے فارورڈ سلیش استعمال کریں۔

یہ طریقہ کار $ALSDIR\lib\vtl\95\mti ڈائرکٹری میں مائیکروسیمی وائٹل لائبریری کو مرتب کرتا ہے۔ VITAL لائبریریوں کے صحیح طریقے سے کام کرنے کے لیے آپ کو FPGA لائبریری کے ماڈلز کو مرتب کرنا چاہیے۔
نوٹ: اگر $ALSDIR\lib\vtl\95 ڈائرکٹری میں پہلے سے ہی MTI ڈائرکٹری موجود ہے تو، مرتب شدہ لائبریریاں موجود ہو سکتی ہیں، اور ہو سکتا ہے آپ کو درج ذیل طریقہ کار کو انجام دینے کی ضرورت نہ ہو۔

1. $ALSDIR\lib\vtl\95 ڈائرکٹری میں mti نامی ایک لائبریری بنائیں۔
2. ماڈل سم سمیلیٹر (صرف ونڈوز) کو استعمال کریں۔
3. $ALSDIR\lib\vtl\95\mti ڈائریکٹری میں تبدیل کریں۔ پرامپٹ پر درج ذیل کمانڈ درج کریں: cd $ALSDIR\lib\vtl\95\mti
4. بنائیں a خاندانی لائبریری. پرامپٹ پر درج ذیل کمانڈ درج کریں: vlib
5. VITAL لائبریری کا نقشہ بنائیں ڈائریکٹری پرامپٹ پر درج ذیل کمانڈ درج کریں: vmap $ALSDIR\lib\vtl\95\mti\
6. اپنی VITAL لائبریریاں مرتب کریں۔
   vcom - کام ../ .vhd
   سابق کے لیےample، اپنے سمیلیٹر کے لیے 40MX لائبریری کو مرتب کرنے کے لیے، درج ذیل کمانڈ ٹائپ کریں: vcom -work a40mx ../40mx.vhd
7. (اختیاری) مائیگریشن لائبریری کو مرتب کریں۔ یہ مرحلہ صرف اس صورت میں انجام دیں جب آپ کو مائیگریشن لائبریری استعمال کرنے کی ضرورت ہو۔ پرامپٹ پر درج ذیل کمانڈ کو ٹائپ کریں: vcom -work ../ _mig.vhd

ڈیزائن فلو

یہ باب ایک VHDL VITAL-compliant simulation ٹول کے ساتھ ڈیزائن کی نقالی کے لیے ڈیزائن کے بہاؤ کی وضاحت کرتا ہے۔

VHDL VITAL ڈیزائن فلو
VHDL VITAL ڈیزائن کے بہاؤ کے چار اہم مراحل ہیں:

1. ڈیزائن بنائیں
2. ڈیزائن کو نافذ کریں۔
3. پروگرامنگ
4. سسٹم کی تصدیق

درج ذیل حصے ان اقدامات کی تفصیل دیتے ہیں۔

ڈیزائن بنائیں
ڈیزائن کی تخلیق/تصدیق کے دوران، ایک ڈیزائن کو RTL-سطح (طرز عمل) VHDL سورس میں پکڑا جاتا ہے۔ file.
ڈیزائن پر قبضہ کرنے کے بعد، آپ VHDL کی طرز عمل کی تخروپن انجام دے سکتے ہیں۔ file اس بات کی تصدیق کرنے کے لیے کہ VHDL کوڈ درست ہے۔ اس کے بعد کوڈ کو گیٹ لیول (سٹرکچرل) VHDL نیٹ لسٹ میں ترکیب کیا جاتا ہے۔ ترکیب کے بعد، آپ ڈیزائن کا اختیاری پری لے آؤٹ ساختی تخروپن انجام دے سکتے ہیں۔ آخر میں، Libero SoC میں استعمال کے لیے ایک EDIF نیٹ لسٹ تیار کی جاتی ہے اور VHDL VITAL-compliant سمیلیٹر میں ٹائمنگ سمولیشن کے لیے VHDL ساختی پوسٹ لے آؤٹ نیٹ لسٹ تیار کی جاتی ہے۔

VHDL سورس انٹری
ٹیکسٹ ایڈیٹر یا سیاق و سباق کے لحاظ سے حساس HDL ایڈیٹر کا استعمال کرتے ہوئے اپنا VHDL ڈیزائن سورس درج کریں۔ آپ کے VHDL ڈیزائن کے ماخذ میں RTL سطح کی تعمیرات کے ساتھ ساتھ ساختی عناصر جیسے Libero SoC cores کے انسٹی ٹیشنز شامل ہو سکتے ہیں۔

طرز عمل کا تخروپن
ترکیب سے پہلے اپنے ڈیزائن کی طرز عمل کی نقالی انجام دیں۔ طرز عمل کا تخروپن آپ کے VHDL کوڈ کی فعالیت کی تصدیق کرتا ہے۔ عام طور پر، آپ نقلی ڈرائیو کے لیے صفر تاخیر اور معیاری VHDL ٹیسٹ بینچ استعمال کرتے ہیں۔ فنکشنل سمولیشن کو انجام دینے کے بارے میں معلومات کے لیے اپنے نقلی ٹول کے ساتھ شامل دستاویزات کا حوالہ دیں۔

ترکیب
اپنے طرز عمل VHDL ڈیزائن ماخذ کو بنانے کے بعد، آپ کو اسے سنتھیسائز کرنا چاہیے۔ ترکیب رویے VHDL کو تبدیل کرتی ہے۔ file ایک گیٹ لیول نیٹ لسٹ میں اور ٹارگٹ ٹیکنالوجی کے لیے ڈیزائن کو بہتر بناتا ہے۔ آپ کے ترکیب سازی کے آلے کے ساتھ شامل دستاویزات میں ڈیزائن کی ترکیب کو انجام دینے کے بارے میں معلومات شامل ہیں۔

EDIF نیٹ لسٹ جنریشن
آپ کے ڈیزائن بنانے، ترکیب کرنے اور تصدیق کرنے کے بعد، سافٹ ویئر Libero SoC میں جگہ اور راستے کے لیے ایک EDIF نیٹ لسٹ تیار کرتا ہے۔
یہ EDIF نیٹ لسٹ ساختی تخروپن میں استعمال کے لیے ساختی VHDL نیٹ لسٹ بنانے کے لیے بھی استعمال ہوتی ہے۔

ساختی VHDL نیٹ لسٹ جنریشن
Libero SoC آپ کی EDIF نیٹ لسٹ سے ایک گیٹ لیول VHDL نیٹ لسٹ تیار کرتا ہے تاکہ سنتھیسس کے بعد کے پری لی آؤٹ سٹرکچرل سمولیشن میں استعمال کیا جا سکے۔
دی file اگر آپ دستی طور پر تخروپن انجام دینا چاہتے ہیں تو /synthesis ڈائریکٹری میں دستیاب ہے۔
ساختی تخروپن
رکھنے اور روٹنگ سے پہلے ساختی تخروپن انجام دیں۔ ساختی تخروپن آپ کی پوسٹ سنتھیسس پری لے آؤٹ ساختی VHDL نیٹ لسٹ کی فعالیت کی تصدیق کرتی ہے۔ مرتب کردہ Libero SoC VITAL لائبریریوں میں شامل یونٹ تاخیر کا استعمال کیا جاتا ہے۔ ساختی تخروپن کو انجام دینے کے بارے میں معلومات کے لیے اپنے نقلی ٹول کے ساتھ شامل دستاویزات کا حوالہ دیں۔

ڈیزائن کو نافذ کریں۔
ڈیزائن کے نفاذ کے دوران، آپ Libero SoC کا استعمال کرتے ہوئے ایک ڈیزائن کو جگہ اور راستہ بناتے ہیں۔ اس کے علاوہ، آپ وقت کا تجزیہ بھی کر سکتے ہیں۔ جگہ اور راستے کے بعد، VHDL VITAL-compliant simulator کے ساتھ پوسٹ لے آؤٹ (ٹائمنگ) سمولیشن انجام دیں۔
پروگرامنگ
مائیکروسیمی ایس او سی یا معاون تھرڈ پارٹی پروگرامنگ سسٹم سے پروگرامنگ سافٹ ویئر اور ہارڈ ویئر کے ساتھ ایک ڈیوائس کو پروگرام کریں۔ Microsemi SoC ڈیوائس کی پروگرامنگ کے بارے میں معلومات کے لیے پروگرامر کی آن لائن مدد سے رجوع کریں۔
سسٹم کی تصدیق
آپ سلیکون ایکسپلورر تشخیصی ٹول کا استعمال کرتے ہوئے پروگرام شدہ ڈیوائس پر سسٹم کی تصدیق کر سکتے ہیں۔
سلکان ایکسپلورر استعمال کرنے کے بارے میں معلومات کے لیے سیلیکون ایکسپلورر کوئیک اسٹارٹ سے رجوع کریں۔

نیٹ لسٹ تیار کرنا

یہ باب EDIF اور ساختی VHDL نیٹ لسٹ بنانے کے طریقہ کار کو بیان کرتا ہے۔
EDIF نیٹ لسٹ تیار کرنا
اپنی اسکیمیٹک کیپچر کرنے یا اپنے ڈیزائن کو سنتھیسائز کرنے کے بعد، اپنے اسکیمیٹک کیپچر یا سنتھیسز ٹول سے ایک EDIF نیٹ لسٹ بنائیں۔ جگہ اور راستے کے لیے EDIF نیٹ لسٹ استعمال کریں۔ EDIF نیٹ لسٹ بنانے کے بارے میں معلومات کے لیے اپنے اسکیمیٹک کیپچر یا سنتھیسز ٹول کے ساتھ شامل دستاویزات کا حوالہ دیں۔
ایک ساختی VHDL نیٹ لسٹ تیار کرنا
ساختی VHDL نیٹ لسٹ files آپ کے Libero SoC پروجیکٹ کے حصے کے طور پر خود بخود تیار ہوتے ہیں۔
آپ اپنی VHDL نیٹ لسٹ تلاش کر سکتے ہیں۔ files آپ کے Libero پروجیکٹ کی /synthesis ڈائرکٹری میں۔ سابق کے لیےampلی، اگر آپ کی پروجیکٹ ڈائرکٹری کا نام پروجیکٹ1 ہے، تو آپ کی نیٹ لسٹ files /project1/synthesis میں ہیں۔
کچھ خاندان آپ کو ان کو برآمد کرنے کے قابل بناتے ہیں۔ files دستی طور پر بیرونی ٹولز میں استعمال کے لیے۔ اگر آپ کا آلہ اس خصوصیت کو سپورٹ کرتا ہے تو آپ نیٹ لسٹ برآمد کر سکتے ہیں۔ fileٹولز > ایکسپورٹ > نیٹ لسٹ سے۔

ماڈل سم کے ساتھ تخروپن

یہ باب ModelSim سمیلیٹر کا استعمال کرتے ہوئے طرز عمل، ساختی اور ٹائمنگ سمولیشن انجام دینے کے اقدامات کی وضاحت کرتا ہے۔
دکھائے گئے طریقہ کار پی سی کے لیے ہیں۔ وہی سیٹ اپ طریقہ کار UNIX کے لیے اسی طرح کام کرتے ہیں۔ بیک سلیش کی جگہ فارورڈ سلیش استعمال کریں۔ پی سی کے لیے، ایم ٹی آئی ونڈو میں کمانڈ ٹائپ کریں۔ UNIX کے لیے، UNIX ونڈو میں کمانڈ ٹائپ کریں۔

طرز عمل کا تخروپن
کسی ڈیزائن کے طرز عمل کی تخروپن کو انجام دینے کے لیے درج ذیل طریقہ کار کا استعمال کریں۔ دستاویزات کا حوالہ دیں۔
رویے کی نقلی کارکردگی کے بارے میں اضافی معلومات کے لیے آپ کے نقلی ٹول کے ساتھ شامل ہے۔

1. اپنے ماڈل سم سمیلیٹر کو طلب کریں۔ (صرف پی سی)
2. ڈائرکٹری کو اپنی پروجیکٹ ڈائرکٹری میں تبدیل کریں۔ اس ڈائریکٹری میں آپ کا VHDL ڈیزائن شامل ہونا چاہیے۔ files اور testbench. قسم: سی ڈی
3. لائبریری کا نقشہ۔ اگر آپ کے VHDL ماخذ میں کوئی کور انسٹینٹیٹ کیا گیا ہے تو، مرتب کردہ VITAL لائبریری میں نقشہ بنانے کے لیے درج ذیل کمانڈ کو ٹائپ کریں: vmap $ALSDIR\lib\vtl\95\mti\
   اپنے VHDL ڈیزائن میں فیملی لائبریری کا حوالہ دینے کے لیے files، اپنے VHDL ڈیزائن میں درج ذیل لائنیں شامل کریں۔ files: لائبریری ; استعمال کریں اجزاء.تمام
4. ایک "کام" ڈائریکٹری بنائیں۔ قسم: vlib کام
5. "کام" ڈائریکٹری کا نقشہ۔ درج ذیل کمانڈ کو ٹائپ کریں: vmap work .\work
6. اپنے ڈیزائن کی طرز عمل کی تخروپن انجام دیں۔ اپنے VSystem یا ModelSim سمیلیٹر کا استعمال کرتے ہوئے طرز عمل کی تخروپن انجام دینے کے لیے، اپنے VHDL ڈیزائن اور ٹیسٹ بینچ کو مرتب کریں۔ files اور ایک نقلی چلائیں۔ درجہ بندی کے ڈیزائن کے لیے، اعلی درجے کے ڈیزائن بلاکس سے پہلے نچلے درجے کے ڈیزائن بلاکس کو مرتب کریں۔

مندرجہ ذیل کمانڈز یہ ظاہر کرتی ہیں کہ VHDL ڈیزائن اور ٹیسٹ بینچ کو کیسے مرتب کیا جائے۔ files:
vcom -93 .vhd
vcom -93 .vhd

ڈیزائن کی نقل کرنے کے لیے، ٹائپ کریں:
vsim
سابق کے لیےampلی:
vsim test_adder_behave
ٹیسٹ بینچ میں test_adder_behave نامی کنفیگریشن کے ذریعے متعین ہستی-آرکیٹیکچر جوڑی کو نقل کیا جائے گا۔ اگر آپ کے ڈیزائن میں PLL کور ہے، تو 1ps ریزولوشن استعمال کریں:
vsim -t ps
سابق کے لیےampلی:
vsim -t ps test_adder_behave

ساختی تخروپن
ساختی تخروپن انجام دینے کے لیے درج ذیل طریقہ کار کا استعمال کریں۔

1. ایک ساختی VHDL نیٹ لسٹ بنائیں۔ اگر آپ Synopsys Design Compiler استعمال کر رہے ہیں، تو اس ٹول کا استعمال کرتے ہوئے ساختی VHDL نیٹ لسٹ بنائیں۔
   اگر آپ ترکیب سازی کے دوسرے اوزار استعمال کر رہے ہیں تو اپنی EDIF نیٹ لسٹ سے گیٹ لیول VHDL تیار کریں۔ file آپ کے پروجیکٹ میں خود بخود پیدا ہوتا ہے۔ کچھ ڈیزائن والے خاندان آپ کو تیار کرنے کے قابل بناتے ہیں۔ files براہ راست ٹولز > ایکسپورٹ > نیٹ لسٹ مینو سے۔
   نوٹ: تیار کردہ VHDL تمام بندرگاہوں کے لیے std_logic استعمال کرتا ہے۔ بس بندرگاہیں اسی طرح کی ترتیب میں ہوں گی جس طرح وہ EDIF نیٹ لسٹ میں دکھائی دیتی ہیں۔
2. VITAL لائبریری کا نقشہ۔ مرتب شدہ VITAL لائبریری کا نقشہ بنانے کے لیے درج ذیل کمانڈ کو چلائیں۔
   vmap $ALSDIR\lib\vtl\95\mti\
3. ساختی نیٹ لسٹ مرتب کریں۔ اپنا VHDL ڈیزائن اور ٹیسٹ بینچ مرتب کریں۔ files مندرجہ ذیل کمانڈز یہ ظاہر کرتی ہیں کہ VHDL ڈیزائن اور ٹیسٹ بینچ کو کیسے مرتب کیا جائے۔ files:
   vcom -صرف ای -93 .vhd
   vcom - صرف ایک -93 .vhd
   vcom .vhd
   نوٹ: سب سے پہلے، ایپلی کیشن اداروں کو مرتب کرتی ہے۔ پھر، یہ آرکیٹیکچرز کو مرتب کرتا ہے، جیسا کہ کچھ ٹولز کے ذریعے لکھی گئی VHDL نیٹ لسٹ کے لیے ضروری ہے۔
4. ساختی تخروپن چلائیں۔ اپنے ڈیزائن کی تقلید کے لیے ٹائپ کریں: vsim
   سابق کے لیےample: vsim test_adder_structure
   ٹیسٹ بینچ میں test_adder_structure نامی کنفیگریشن کے ذریعے متعین ہستی-آرکیٹیکچر جوڑی کو نقل کیا جائے گا۔
   اگر آپ کے ڈیزائن میں PLL کور ہے، تو 1ps ریزولوشن استعمال کریں: vsim -t ps
   سابق کے لیےample: vsim -t ps test_adder_structure

ٹائمنگ سمولیشن
ٹائمنگ سمولیشن انجام دینے کے لیے:

1. اگر آپ نے ایسا نہیں کیا ہے، تو اپنے ڈیزائن کو بیک نوٹ کریں اور اپنا ٹیسٹ بینچ بنائیں۔
2. اپنے V-System یا ModelSim سمیلیٹر کا استعمال کرتے ہوئے ٹائمنگ سمولیشن انجام دینے کے لیے، اپنے VHDL ڈیزائن اور ٹیسٹ بینچ کو مرتب کریں۔ files، اگر وہ پہلے سے ہی ساختی تخروپن کے لیے مرتب نہیں کیے گئے ہیں، اور ایک تخروپن چلاتے ہیں۔ مندرجہ ذیل کمانڈز یہ ظاہر کرتی ہیں کہ VHDL ڈیزائن اور ٹیسٹ بینچ کو کیسے مرتب کیا جائے۔ files:
   vcom -صرف ای -93 .vhd
   vcom - صرف ایک -93 .vhd
   vcom .vhd
   نوٹ: پچھلے مراحل کو انجام دینے سے پہلے اداروں اور پھر آرکیٹیکچرز کو مرتب کیا جاتا ہے، جیسا کہ کچھ ٹولز کے ذریعے لکھی گئی VHDL نیٹ لسٹ کے لیے ضروری ہے۔
3. SDF میں وقت کی معلومات کا استعمال کرتے ہوئے بیک اینوٹیشن سمولیشن چلائیں۔ file. قسم: vsim -sdf[max|typ|min] / = .sdf -c
   دی آپشن کسی ڈیزائن میں مثال کے طور پر خطے (یا راستہ) کی وضاحت کرتا ہے جہاں بیک تشریح شروع ہوتی ہے۔ آپ اسے کسی بڑے سسٹم ڈیزائن یا ٹیسٹ بینچ میں کسی خاص FPGA مثال کی وضاحت کرنے کے لیے استعمال کر سکتے ہیں جس کی آپ بیک تشریح کرنا چاہتے ہیں۔ سابق کے لیےample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
   اس میں سابقample، entity adder کو ٹیسٹ بینچ میں مثال کے طور پر "uut" کے طور پر پیش کیا گیا ہے۔ ٹیسٹ بینچ میں "test_adder_structural" نامی کنفیگریشن کے ذریعے متعین کردہ ہستی-آرکیٹیکچر جوڑی کو SDF میں بیان کردہ زیادہ سے زیادہ تاخیر کا استعمال کرتے ہوئے نقل کیا جائے گا۔ file.
   اگر آپ کے ڈیزائن میں PLL کور ہے، تو 1ps ریزولوشن استعمال کریں: vsim -t ps -sdf[max|typ|min] / = .sdf -c
   سابق کے لیےample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural

A - پروڈکٹ سپورٹ

مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنی مصنوعات کو مختلف سپورٹ سروسز بشمول کسٹمر سروس، کسٹمر ٹیکنیکل سپورٹ سینٹر، webسائٹ، الیکٹرانک میل، اور دنیا بھر میں فروخت کے دفاتر۔
اس ضمیمہ میں Microsemi SoC پروڈکٹس گروپ سے رابطہ کرنے اور ان سپورٹ سروسز کے استعمال کے بارے میں معلومات شامل ہیں۔

کسٹمر سروس
غیر تکنیکی پروڈکٹ سپورٹ کے لیے کسٹمر سروس سے رابطہ کریں، جیسے پروڈکٹ کی قیمتوں کا تعین، پروڈکٹ اپ گریڈ، اپ ڈیٹ کی معلومات، آرڈر کی حیثیت، اور اجازت۔
شمالی امریکہ سے، 800.262.1060 پر کال کریں۔
باقی دنیا سے، 650.318.4460 پر کال کریں۔
فیکس، دنیا میں کہیں سے بھی، 408.643.6913

کسٹمر ٹیکنیکل سپورٹ سینٹر
مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنے کسٹمر ٹیکنیکل سپورٹ سینٹر کا عملہ انتہائی ہنر مند انجینئرز کے ساتھ رکھتا ہے جو مائیکروسیمی ایس او سی پروڈکٹس کے بارے میں آپ کے ہارڈ ویئر، سافٹ ویئر اور ڈیزائن کے سوالات کے جوابات دینے میں مدد کر سکتے ہیں۔ کسٹمر ٹیکنیکل سپورٹ سینٹر ایپلیکیشن نوٹس بنانے، عام ڈیزائن سائیکل کے سوالات کے جوابات، معلوم مسائل کی دستاویزات، اور مختلف اکثر پوچھے گئے سوالات کی تیاری میں کافی وقت صرف کرتا ہے۔ لہذا، ہم سے رابطہ کرنے سے پہلے، براہ کرم ہمارے آن لائن وسائل ملاحظہ کریں۔ یہ بہت ممکن ہے کہ ہم پہلے ہی آپ کے سوالات کا جواب دے چکے ہوں۔

ٹیکنیکل سپورٹ
کسٹمر سپورٹ پر جائیں۔ webسائٹ (www.microsemi.com/soc/support/search/default.aspxمزید معلومات اور مدد کے لیے۔ تلاش کے قابل پر بہت سے جوابات دستیاب ہیں۔ web وسائل میں خاکے، عکاسی، اور دیگر وسائل کے لنکس شامل ہیں۔ webسائٹ

Webسائٹ
آپ SoC ہوم پیج پر مختلف قسم کی تکنیکی اور غیر تکنیکی معلومات کو براؤز کر سکتے ہیں۔ www.microsemi.com/soc.

کسٹمر ٹیکنیکل سپورٹ سینٹر سے رابطہ کرنا
ٹیکنیکل سپورٹ سینٹر میں انتہائی ہنر مند انجینئرز کا عملہ۔ ٹیکنیکل سپورٹ سنٹر سے ای میل یا Microsemi SoC پروڈکٹس گروپ کے ذریعے رابطہ کیا جا سکتا ہے۔ webسائٹ
ای میل
آپ اپنے تکنیکی سوالات ہمارے ای میل ایڈریس پر بھیج سکتے ہیں اور ای میل، فیکس یا فون کے ذریعے جوابات وصول کر سکتے ہیں۔ اس کے علاوہ، اگر آپ کو ڈیزائن کے مسائل ہیں، تو آپ اپنے ڈیزائن کو ای میل کر سکتے ہیں۔ fileمدد حاصل کرنے کے لیے۔
ہم دن بھر ای میل اکاؤنٹ کی مسلسل نگرانی کرتے ہیں۔ ہمیں اپنی درخواست بھیجتے وقت، براہ کرم اپنی درخواست پر موثر کارروائی کے لیے اپنا پورا نام، کمپنی کا نام، اور اپنی رابطہ کی معلومات ضرور شامل کریں۔
تکنیکی مدد کا ای میل پتہ ہے۔ soc_tech@microsemi.com.

میرے کیسز
مائیکروسیمی ایس او سی پروڈکٹس گروپ کے صارفین مائی کیسز پر جا کر تکنیکی کیسز آن لائن جمع کروا سکتے ہیں اور ٹریک کر سکتے ہیں۔
امریکہ سے باہر
امریکی ٹائم زون سے باہر مدد کی ضرورت والے صارفین یا تو ای میل کے ذریعے تکنیکی مدد سے رابطہ کر سکتے ہیں (soc_tech@microsemi.comیا مقامی سیلز آفس سے رابطہ کریں۔ سیلز آفس کی فہرستیں یہاں مل سکتی ہیں۔ www.microsemi.com/soc/company/contact/default.aspx.

ITAR ٹیکنیکل سپورٹ
آر ایچ اور آر ٹی ایف پی جی اے پر تکنیکی مدد کے لیے جو انٹرنیشنل ٹریفک ان آرمز ریگولیشنز (ITAR) کے ذریعے ریگولیٹ ہوتے ہیں، ہم سے بذریعہ رابطہ کریں۔ soc_tech_itar@microsemi.com. متبادل طور پر، My Cases میں، ITAR ڈراپ ڈاؤن فہرست میں ہاں کو منتخب کریں۔ ITAR کے ذریعے ریگولیٹڈ Microsemi FPGAs کی مکمل فہرست کے لیے، ITAR ملاحظہ کریں۔ web صفحہ

مائیکروسیمی کارپوریٹ ہیڈ کوارٹر
One Enterprise, Aliso Viejo CA 92656 USA
USA کے اندر: +1 949-380-6100
سیلز: +1 949-380-6136
فیکس: +1 949-215-4996

Microsemi Corporation (NASDAQ: MSCC) سیمی کنڈکٹر کے حل کا ایک جامع پورٹ فولیو پیش کرتا ہے: ایرو اسپیس، دفاع اور سیکورٹی؛ انٹرپرائز اور مواصلات؛ اور صنعتی اور متبادل توانائی کے بازار۔ مصنوعات میں اعلیٰ کارکردگی، اعلیٰ قابل اعتماد اینالاگ اور RF ڈیوائسز، مخلوط سگنل اور RF انٹیگریٹڈ سرکٹس، حسب ضرورت SoCs، FPGAs، اور مکمل سب سسٹم شامل ہیں۔ Microsemi کا صدر دفتر Aliso Viejo، Calif. میں ہے مزید جانیں۔ www.microsemi.com.

© 2012 مائیکروسیمی کارپوریشن۔ جملہ حقوق محفوظ ہیں. مائیکروسیمی اور مائیکروسیمی لوگو مائیکروسیمی کارپوریشن کے ٹریڈ مارک ہیں۔ دیگر تمام ٹریڈ مارکس اور سروس مارکس ان کے متعلقہ مالکان کی ملکیت ہیں۔
5-57-9006-12/11.12

دستاویزات / وسائل

مائکروچپ VHDL VITAL SoC ڈیزائن سویٹ ورژن [پی ڈی ایف] یوزر گائیڈ ورژن 2024.2 سے 12.0، VHDL VITAL SoC ڈیزائن سویٹ ورژن، VHDL VITAL، SoC ڈیزائن سویٹ ورژن، سویٹ ورژن، ورژن

حوالہ جات

• صارف دستی