VHDL VITAL™
Giya sa Simulation
Pasiuna
Kini nga VHDL Vital Simulation Guide adunay kasayuran bahin sa paggamit sa ModelSim aron ma-simulate ang mga disenyo alang sa Microsemi SoC nga mga aparato. Tan-awa ang online nga tabang alang sa dugang nga impormasyon bahin sa paggamit sa SoC software.
Tan-awa ang dokumentasyon nga gilakip sa imong simulator alang sa kasayuran bahin sa paghimo og simulation.
Mga Paghunahuna sa Dokumento
Kini nga dokumento nagbaton sa mosunod:
- Imong gi-install ang Libero SoC software. Kini nga dokumento para sa Libero SoC software v10.0 ug pataas. Alang sa nangaging mga bersyon sa software, tan-awa ang Kabilin nga VHDL Vital Simulation Guide.
- Na-install nimo ang imong VHDL VITAL simulator.
- Pamilyar ka sa mga workstation ug operating system sa UNIX o sa mga PC ug Windows operating environment.
- Pamilyar ka sa FPGA architecture ug FPGA design software.
Mga Kombensiyon sa Dokumento
Kini nga dokumento naggamit sa mosunod nga mga variable:
- Ang mga librarya sa pamilya sa FPGA gipakita ingon . Ilisan ang gitinguha nga variable sa pamilya sa FPGA sa pamilya sa aparato kung gikinahanglan. Kay example: vcom -trabaho .vhd
- Ang gihugpong nga mga librarya sa VHDL gipakita ingon . Pagpuli alang sa gitinguha nga VHDL family variable kung gikinahanglan. Ang VHDL nga pinulongan nagkinahanglan nga ang mga ngalan sa librarya magsugod sa alpha nga karakter.
Online nga Tabang
Ang Microsemi SoC software adunay online nga tabang. Ang online nga tabang nga espesipiko sa matag software tool anaa sa Help menu.
Setup
Kini nga kapitulo naglangkob sa impormasyon sa pag-set up sa ModelSim simulator aron masundog ang mga disenyo sa Microsemi SoC.
Kini nga kapitulo naglakip sa mga kinahanglanon sa software, mga lakang nga naghulagway unsaon pag-compile sa Microsemi SoC FPGA nga mga librarya, ug uban pang impormasyon sa pag-setup alang sa simulation tool nga imong gigamit.
Mga Kinahanglanon sa Software
Ang impormasyon niini nga giya magamit sa Microsemi Libero SoC Software v10.0 ug labaw pa ug IEEE1076-compliant VHDL simulators.
Dugang pa, kini nga giya adunay kasayuran bahin sa paggamit sa mga simulator sa ModelSim.
Alang sa piho nga kasayuran kung unsang mga bersyon ang gisuportahan sa kini nga pagpagawas, adto sa sistema sa teknikal nga suporta sa Microsemi web lugar (http://www.actel.com/custsup/search.html) ug pangitaa ang keyword nga ikatulo nga partido.
ModelSim
Tungod kay ang agianan sa pag-install magkalainlain alang sa matag tiggamit ug matag pag-install, kini nga dokumento naggamit sa $ALSDIR aron ipakita ang lokasyon kung diin na-install ang software. Kung ikaw usa ka Unix user, paghimo lang ug environment variable nga gitawag ug ALSDIR ug ibutang ang bili niini sa instalasyon nga dalan. Kung ikaw usa ka Windows user, pulihan ang $ALSDIR sa agianan sa pag-install sa mga mando.
Gamita ang mosunod nga pamaagi sa pag-compile sa mga librarya para sa ModelSim simulators. I-type ang UNIX commands sa UNIX prompt. I-type ang Windows commands sa command line sa ModelSim Transcript window.
Ang mga sugo sa ubos kay para sa Windows. Aron magamit ang mga sugo alang sa UNIX, gamita ang forward slashes imbes back slashes.
Kini nga pamaagi nag-compile sa usa ka Microsemi VITAL library sa $ALSDIR\lib\vtl\95\mti directory. Kinahanglan nimong kolektahon ang mga modelo sa librarya sa FPGA aron ang mga VITAL nga librarya molihok sa husto.
Mubo nga sulat: Kung aduna nay MTI nga direktoryo sa $ALSDIR\lib\vtl\95 nga direktoryo, ang mga gihugpong nga mga librarya mahimong anaa, ug dili nimo kinahanglan nga buhaton ang mosunod nga pamaagi.
- Paghimo og librarya nga gitawag og mti sa $ALSDIR\lib\vtl\95 directory.
- Pagtawag sa ModelSim simulator (Windows lamang).
- Usba sa $ALSDIR\lib\vtl\95\mti direktoryo. Pagsulod sa mosunod nga sugo sa prompt: cd $ALSDIR\lib\vtl\95\mti
- Paghimo a librarya sa pamilya. Pagsulod sa mosunod nga sugo sa prompt: vlib
- Mapa ang VITAL library sa direktoryo. Pagsulod sa mosunod nga sugo sa prompt: vmap $ALSDIR\lib\vtl\95\mti\
- I-compile ang imong VITAL library.
vcom -trabaho ../ .vhd
Kay example, aron ma-compile ang 40MX library para sa imong simulator, i-type ang mosunod nga command: vcom -work a40mx ../40mx.vhd - (Opsyonal) I-compile ang migration library. Buhata lang kini nga lakang kung kinahanglan nimo gamiton ang librarya sa paglalin. Isulat ang mosunod nga sugo sa prompt: vcom -work ../ _mig.vhd
Daloy sa Disenyo
Kini nga kapitulo naghulagway sa dagan sa disenyo alang sa pag-ilog sa mga disenyo gamit ang VHDL VITAL-compliant nga simulation tool.
VHDL VITAL nga Daloy sa Disenyo
Ang dagan sa disenyo sa VHDL VITAL adunay upat ka nag-unang mga lakang:
- Paghimo og Disenyo
- Ipatuman ang Disenyo
- Pagprograma
- Pagpamatuod sa Sistema
Ang mosunod nga mga seksyon nagdetalye niini nga mga lakang.
Paghimo og Disenyo
Atol sa pagmugna/pag-verify sa disenyo, ang usa ka disenyo makuha sa RTL-level (behavioral) nga tinubdan sa VHDL file.
Human makuha ang disenyo, mahimo nimong buhaton ang usa ka simulation sa pamatasan sa VHDL file aron mapamatud-an nga ang VHDL code husto. Ang code unya gi-synthesize ngadto sa usa ka gate-level (structural) VHDL netlist. Pagkahuman sa synthesis, mahimo nimong himuon ang usa ka opsyonal nga pre-layout nga structural simulation sa disenyo. Sa katapusan, usa ka EDIF netlist ang gihimo para magamit sa Libero SoC ug usa ka VHDL structural post-layout netlist ang gihimo para sa timing simulation sa usa ka VHDL VITAL-compliant simulator.
VHDL Source Entry
Pagsulod sa imong VHDL nga tinubdan sa disenyo gamit ang text editor o usa ka konteksto nga sensitibo sa HDL editor. Ang imong VHDL nga tinubdan sa disenyo mahimong adunay sulod nga RTL-level constructs, ingon man mga instantiation sa structural elements, sama sa Libero SoC cores.
Simulation sa Panggawi
Paghimo usa ka simulation sa pamatasan sa imong laraw sa wala pa ang synthesis. Ang simulation sa pamatasan nagpamatuod sa pagpaandar sa imong VHDL code. Kasagaran, mogamit ka og zero delays ug usa ka standard nga VHDL test bench aron magmaneho og simulation. Tan-awa ang dokumentasyon nga gilakip sa imong himan sa simulation alang sa kasayuran bahin sa paghimo sa functional simulation.
Synthesis
Human nimo mabuhat ang imong pamatasan nga gigikanan sa disenyo sa VHDL, kinahanglan nimo nga i-synthesize kini. Ang synthesis nagbag-o sa pamatasan nga VHDL file ngadto sa usa ka gate-level netlist ug optimizes ang disenyo alang sa usa ka target nga teknolohiya. Ang dokumentasyon nga gilakip sa imong himan sa synthesis adunay kasayuran bahin sa paghimo sa synthesis sa disenyo.
EDIF Netlist Generation
Human nimo mabuhat, ma-synthesize, ug ma-verify ang imong desinyo, ang software makamugna og EDIF netlist para sa lugar-ug-ruta sa Libero SoC.
Kini nga EDIF netlist gigamit usab sa paghimo sa usa ka structural VHDL netlist alang sa paggamit sa structural simulation.
Structural VHDL Netlist Generation
Ang Libero SoC nagmugna ug gate-level nga VHDL netlist gikan sa imong EDIF netlist para gamiton sa post-synthesis prelayout structural simulation.
Ang file anaa sa direktoryo sa / synthesis kung gusto nimo nga himuon ang simulation nga mano-mano.
Structural Simulation
Paghimo og structural simulation sa dili pa ibutang-ug-routing. Structural simulation nagpamatuod sa gamit sa imong post-synthesis pre-layout structural VHDL netlist. Ang mga paglangan sa yunit nga gilakip sa gihugpong nga Libero SoC VITAL nga mga librarya gigamit. Tan-awa ang dokumentasyon nga gilakip sa imong simulation tool para sa impormasyon bahin sa paghimo sa structural simulation.
Ipatuman ang Disenyo
Atol sa pagpatuman sa disenyo, imong ibutang-ug-ruta ang usa ka disenyo gamit ang Libero SoC. Dugang pa, mahimo nimong buhaton ang pag-analisar sa oras. Human sa lugar-ug-ruta, himoa ang post layout (timing) simulation gamit ang VHDL VITAL-compliant simulator.
Pagprograma
Programa ang usa ka device nga adunay programming software ug hardware gikan sa Microsemi SoC o usa ka suportadong thirdparty programming system. Tan-awa ang programmer online nga tabang para sa impormasyon bahin sa pagprograma sa Microsemi SoC device.
Pagpamatuod sa Sistema
Mahimo nimong buhaton ang pag-verify sa sistema sa usa ka na-program nga aparato gamit ang tool sa diagnostic sa Silicon Explorer.
Tan-awa ang Silicon Explorer Quick Start para sa impormasyon bahin sa paggamit sa Silicon Explorer.
Paghimo og mga Netlist
Kini nga kapitulo naghulagway sa mga pamaagi sa pagmugna sa EDIF ug structural VHDL netlists.
Paghimo og EDIF Netlist
Human makuha ang imong eskematiko o i-synthesize ang imong disenyo, paghimo og EDIF netlist gikan sa imong schematic capture o synthesis tool. Gamita ang EDIF netlist para sa lugar-ug-ruta. Tan-awa ang dokumentasyon nga gilakip sa imong schematic capture o synthesis tool para sa impormasyon bahin sa paghimo og EDIF netlist.
Paghimo og Structural VHDL Netlist
Structural VHDL netlist files awtomatik nga namugna isip kabahin sa imong Libero SoC nga proyekto.
Makita nimo ang imong VHDL netlist files sa / synthesis nga direktoryo sa imong proyekto sa Libero. Kay example, kung ang imong direktoryo sa proyekto ginganlan og project1, nan ang imong netlist files anaa sa /proyekto1/synthesis.
Ang ubang mga pamilya makahimo kanimo sa pag-eksport niini files kamut alang sa paggamit sa gawas nga mga himan. Kung gisuportahan sa imong aparato kini nga bahin mahimo nimong i-export ang netlist filegikan sa Tools > Export > Netlist.
Simulation sa ModelSim
Kini nga kapitulo naghulagway sa mga lakang sa pagbuhat sa kinaiya, structural ug timing simulation gamit ang ModelSim simulator.
Ang mga pamaagi nga gipakita alang sa PC. Ang parehas nga mga pamaagi sa pag-setup nagtrabaho parehas alang sa UNIX. Gamita ang mga laslas sa unahan puli sa mga laslas sa likod. Para sa PC, i-type ang mga command sa MTI window. Para sa UNIX, i-type ang mga command ngadto sa UNIX window.
Simulation sa Panggawi
Gamita ang mosunod nga pamaagi sa paghimo sa usa ka kinaiya nga simulation sa usa ka disenyo. Tan-awa ang dokumentasyon
gilakip sa imong himan sa simulation alang sa dugang nga kasayuran bahin sa paghimo sa simulation sa pamatasan.
- Pagtawag sa imong ModelSim simulator. (PC lang)
- Usba ang direktoryo sa imong direktoryo sa proyekto. Kini nga direktoryo kinahanglan nga maglakip sa imong VHDL nga disenyo files ug testbench. Type: cd
- Mapa sa Library. Kung adunay bisan unsang mga core nga gi-instantiate sa imong VHDL nga gigikanan, i-type ang mosunud nga mando aron ma-mapa kini sa giipon nga VITAL library: vmap $ALSDIR\lib\vtl\95\mti\
Sa paghisgot sa librarya sa pamilya sa imong VHDL nga disenyo files, idugang ang mosunod nga mga linya sa imong VHDL nga disenyo files: librarya ; paggamit .mga sangkap.tanan; - Paghimo og direktoryo nga "trabaho". Type: vlib nga trabaho
- Mapa sa direktoryo sa "trabaho". Isulat ang mosunod nga sugo: vmap work .\work
- Paghimo usa ka simulation sa pamatasan sa imong laraw. Aron mahimo ang usa ka simulation sa pamatasan gamit ang imong VSystem o ModelSim simulator, i-compile ang imong VHDL nga disenyo ug testbench files ug magpadagan og simulation. Para sa hierarchical nga mga disenyo, pagtipon sa ubos nga lebel nga mga bloke sa disenyo sa dili pa ang mas taas nga lebel nga mga bloke sa disenyo.
Ang mosunod nga mga sugo nagpakita kon unsaon pag-compile ang VHDL nga disenyo ug testbench files:
vcom -93 .vhd
vcom -93 .vhd
Aron ma-simulate ang disenyo, i-type ang:
vsim
Kay example:
vsim test_adder_behave
Ang pares sa entity-architecture nga gipiho sa configuration nga gihinganlan og test_adder_behave sa testbench i-simulate. Kung ang imong disenyo adunay PLL core, gamita ang 1ps nga resolusyon:
vsim -t ps
Kay example:
vsim -t ps test_adder_behave
Structural Simulation
Gamita ang mosunod nga pamaagi sa paghimo sa structural simulation.
- Paghimo usa ka structural VHDL netlist. Kung naggamit ka sa Synopsys Design Compiler, paghimo usa ka structural VHDL netlist gamit kini nga himan.
Kung naggamit ka ug uban pang mga himan sa pag-synthesis, paghimo og VHDL nga lebel sa ganghaan gikan sa imong EDIF netlist pinaagi sa paggamit sa file awtomatikong namugna sa imong proyekto. Ang ubang mga pamilya sa disenyo makapahimo kanimo sa paghimo sa filedirekta gikan sa Tools > Export > Netlist menu.
Mubo nga sulat: Ang namugna nga VHDL naggamit sa std_logic para sa tanang port. Ang mga pantalan sa bus naa sa parehas nga pagkasunud-sunod nga gamay nga makita sa netlist sa EDIF. - Mapa sa VITAL library. Pagdalagan ang mosunod nga sugo aron mapa ang gihugpong nga VITAL library.
vmap $ALSDIR\lib\vtl\95\mti\ - I-compile ang structural netlist. I-compile ang imong VHDL nga disenyo ug testbench files. Ang mosunod nga mga sugo nagpakita kon unsaon pag-compile ang VHDL nga disenyo ug testbench files:
vcom -lang e -93 .vhd
vcom -usa lang ka -93 .vhd
vcom .vhd
Mubo nga sulat: Una, gihugpong sa aplikasyon ang mga entidad. Dayon, gihugpong niini ang mga arkitektura, ingon nga gikinahanglan alang sa mga VHDL netlist nga gisulat sa pipila ka mga himan. - Pagdalagan ang structural simulation. Aron ma-simulate ang imong disenyo, i-type ang: vsim
Kay example: vsim test_adder_structure
Ang pares nga entidad-arkitektura nga gipiho sa configuration nga ginganlag test_adder_structure sa testbench paga-simulate.
Kung ang imong disenyo adunay PLL core, gamita ang 1ps nga resolusyon: vsim -t ps
Kay example: vsim -t ps test_adder_structure
Timing Simulation
Sa paghimo sa timing simulation:
- Kung wala pa nimo mahimo, i-back-annotate ang imong disenyo ug paghimo sa imong testbench.
- Aron makahimo og timing simulation gamit ang imong V-System o ModelSim simulator, i-compile ang imong VHDL design ug testbench files, kung wala pa sila ma-compile para sa usa ka structural simulation, ug magpadagan og simulation. Ang mosunod nga mga sugo nagpakita kon unsaon pag-compile ang VHDL nga disenyo ug testbench files:
vcom -lang e -93 .vhd
vcom -usa lang ka -93 .vhd
vcom .vhd
Mubo nga sulat: Ang pagbuhat sa miaging mga lakang nag-compile sa mga entidad una ug dayon ang mga arkitektura, ingon nga gikinahanglan alang sa VHDL netlists nga gisulat sa pipila ka mga himan. - Pagdalagan ang back-annotation simulation gamit ang timing information sa SDF file. Type: vsim -sdf[max|typ|min] / = .sdf -c
Ang Ang kapilian nagtino sa rehiyon (o agianan) sa usa ka pananglitan sa usa ka disenyo diin nagsugod ang back annotation. Mahimo nimong gamiton kini aron matino ang usa ka partikular nga pananglitan sa FPGA sa usa ka mas dako nga disenyo sa sistema o testbench nga gusto nimong i-back annotate. Kay example: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
Niining exampSa ato pa, ang entity adder gi-instantiate isip pananglitan nga "uut" sa testbench. Ang pares sa entity-architecture nga gipiho sa configuration nga ginganlan og "test_adder_structural" sa testbench paga-simulate gamit ang pinakataas nga mga paglangan nga gitakda sa SDF file.
Kung ang imong disenyo adunay PLL core, gamita ang 1ps nga resolusyon: vsim -t ps -sdf[max|typ|min] / = .sdf -c
Kay example: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural
A – Suporta sa Produkto
Gisuportahan sa Microsemi SoC Products Group ang mga produkto niini nga adunay lainlaing mga serbisyo sa suporta, lakip ang Customer Service, Customer Technical Support Center, a website, electronic mail, ug mga opisina sa pagbaligya sa tibuok kalibutan.
Kini nga apendise adunay kasayuran bahin sa pagkontak sa Microsemi SoC Products Group ug paggamit niini nga mga serbisyo sa suporta.
Serbisyo sa Kustomer
Kontaka ang Customer Service alang sa dili teknikal nga suporta sa produkto, sama sa pagpresyo sa produkto, pag-upgrade sa produkto, impormasyon sa pag-update, status sa order, ug pagtugot.
Gikan sa North America, tawag sa 800.262.1060
Gikan sa ubang bahin sa kalibutan, tawag sa 650.318.4460
Fax, gikan sa bisan asa sa kalibutan, 408.643.6913
Customer Technical Support Center
Ang Microsemi SoC Products Group mga kawani sa Customer Technical Support Center niini nga adunay hanas kaayo nga mga inhenyero nga makatabang sa pagtubag sa imong hardware, software, ug mga pangutana sa disenyo bahin sa Microsemi SoC Products. Ang Customer Technical Support Center naggugol ug daghang oras sa paghimo og mga nota sa aplikasyon, mga tubag sa kasagarang mga pangutana sa siklo sa disenyo, dokumentasyon sa nahibal-an nga mga isyu, ug lain-laing mga FAQ. Busa, sa dili ka pa mokontak kanamo, palihug bisitaha ang among mga kapanguhaan sa online. Lagmit natubag na namo ang imong mga pangutana.
Teknikal nga Suporta
Bisitaha ang Customer Support weblugar (www.microsemi.com/soc/support/search/default.aspx) para sa dugang impormasyon ug suporta. Daghang mga tubag nga magamit sa pagpangita web Ang kapanguhaan naglakip sa mga diagram, mga ilustrasyon, ug mga link sa ubang mga kapanguhaan sa website.
Website
Mahimo nimong tan-awon ang lainlaing teknikal ug dili teknikal nga impormasyon sa SoC home page, sa www.microsemi.com/soc.
Pagkontak sa Customer Technical Support Center
Ang mga batid kaayo nga inhenyero nga kawani sa Technical Support Center. Ang Technical Support Center mahimong makontak pinaagi sa email o pinaagi sa Microsemi SoC Products Group website.
Email
Mahimo nimong ipahibalo ang imong teknikal nga mga pangutana sa among email address ug makadawat og mga tubag pinaagi sa email, fax, o telepono. Usab, kung adunay ka mga problema sa disenyo, mahimo nimong i-email ang imong disenyo files aron makadawat og tabang.
Kanunay namong gimonitor ang email account sa tibuok adlaw. Kung ipadala ang imong hangyo kanamo, palihug siguruha nga iapil ang imong tibuuk nga ngalan, ngalan sa kompanya, ug ang imong impormasyon sa pagkontak alang sa hapsay nga pagproseso sa imong hangyo.
Ang email address sa teknikal nga suporta mao ang soc_tech@microsemi.com.
Akong mga Kaso
Ang mga kustomer sa Microsemi SoC Products Group mahimong mosumite ug magsubay sa teknikal nga mga kaso online pinaagi sa pag-adto sa My Cases.
Sa gawas sa US
Ang mga kustomer nga nanginahanglan og tabang sa gawas sa mga time zone sa US mahimong makontak ang teknikal nga suporta pinaagi sa email (soc_tech@microsemi.com) o kontaka ang lokal nga sales office. Ang mga lista sa opisina sa pagpamaligya makita sa www.microsemi.com/soc/company/contact/default.aspx.
ITAR Teknikal nga Suporta
Para sa teknikal nga suporta sa RH ug RT FPGAs nga gi-regulate sa International Traffic in Arms Regulations (ITAR), kontaka mi pinaagi sa soc_tech_itar@microsemi.com. Sa laing bahin, sulod sa Akong Mga Kaso, pilia ang Oo sa drop-down list sa ITAR. Para sa kompletong listahan sa ITAR-regulated Microsemi FPGAs, bisitaha ang ITAR web panid.
Microsemi Corporate Headquarters
Usa ka Enterprise, Aliso Viejo CA 92656 USA
Sulod sa USA: +1 949-380-6100
Pagbaligya: +1 949-380-6136
Fax: +1 949-215-4996
Microsemi Corporation (NASDAQ: MSCC) nagtanyag sa usa ka komprehensibo nga portfolio sa semiconductor solusyon alang sa: aerospace, depensa ug seguridad; negosyo ug komunikasyon; ug industriyal ug alternatibong merkado sa enerhiya. Ang mga produkto naglakip sa high-performance, high-reliability analog ug RF device, mixed signal ug RF integrated circuits, customizable SoCs, FPGAs, ug complete subsystems. Ang Microsemi nahimutang sa Aliso Viejo, Calif. Pagkat-on pa sa www.microsemi.com.
© 2012 Microsemi Corporation. Tanang katungod gigahin. Ang Microsemi ug ang Microsemi logo kay mga trademark sa Microsemi Corporation. Ang tanan nga uban nga mga marka sa pamatigayon ug mga marka sa serbisyo mao ang kabtangan sa ilang tagsa-tagsa nga mga tag-iya.
5-57-9006-12/11.12
Mga Dokumento / Mga Kapanguhaan
 |
Microchip VHDL VITAL SoC Design Suite Bersyon [pdf] Giya sa Gumagamit Bersyon 2024.2 hangtod 12.0, VHDL VITAL SoC Design Suite Bersyon, VHDL VITAL, SoC Design Suite Bersyon, Suite Bersyon, Bersyon |