VHDL VITAL™
Szimulációs útmutató

Bevezetés

Ez a VHDL Vital szimulációs útmutató a ModelSim használatával kapcsolatos információkat tartalmaz a Microsemi SoC eszközök tervezésének szimulálására. Az SoC szoftver használatával kapcsolatos további információkért tekintse meg az online súgót.
A szimuláció végrehajtásával kapcsolatos információkért tekintse meg a szimulátorhoz mellékelt dokumentációt.

Dokumentum feltételezések
Ez a dokumentum a következőket feltételezi:

1. Telepítette a Libero SoC szoftvert. Ez a dokumentum a Libero SoC szoftver v10.0 és újabb verziójára vonatkozik. A szoftver korábbi verzióihoz lásd a Legacy VHDL Vital Simulation Guide.
2. Telepítette a VHDL VITAL szimulátort.
3. Ismeri a UNIX munkaállomásokat és operációs rendszereket, illetve a PC-ket és a Windows operációs környezeteket.
4. Ismeri az FPGA architektúrát és az FPGA tervezőszoftvert.

Dokumentumegyezmények
Ez a dokumentum a következő változókat használja:

• Az FPGA család könyvtárai a következőképpen jelennek meg . Szükség szerint helyettesítse a kívánt FPGA-család változót az eszközcsaláddal. Plample: vcom -work .vhd
• A lefordított VHDL könyvtárak a következőképpen jelennek meg . Helyettes a kívánt VHDL család változójához szükség szerint. A VHDL nyelv megköveteli, hogy a könyvtárnevek alfa karakterrel kezdődjenek.

Online Súgó
A Microsemi SoC szoftverhez online súgó tartozik. Az egyes szoftvereszközökhöz tartozó online súgó elérhető a Súgó menüből.

Beállítás

Ez a fejezet információkat tartalmaz a ModelSim szimulátor beállításáról a Microsemi SoC tervek szimulálására.
Ez a fejezet tartalmazza a szoftverkövetelményeket, a Microsemi SoC FPGA-könyvtárak összeállításának lépéseit, valamint egyéb beállítási információkat a használt szimulációs eszközhöz.

Szoftverkövetelmények
Az ebben az útmutatóban található információk a Microsemi Libero SoC Software v10.0 és újabb verzióira, valamint az IEEE1076-kompatibilis VHDL szimulátorokra vonatkoznak.
Ezenkívül ez az útmutató információkat tartalmaz a ModelSim szimulátorok használatáról.
A kiadás által támogatott verziókkal kapcsolatos konkrét információkért keresse fel a Microsemi technikai támogatási rendszerét web webhely (http://www.actel.com/custsup/search.html), és keressen a harmadik fél kulcsszóra.

ModelSim
Mivel a telepítési útvonal felhasználónként és telepítésenként eltérő, ez a dokumentum az $ALSDIR segítségével jelzi a szoftver telepítésének helyét. Ha Ön Unix felhasználó, egyszerűen hozzon létre egy ALSDIR nevű környezeti változót, és állítsa be az értékét a telepítési útvonalra. Ha Ön Windows-felhasználó, cserélje ki a $ALSDIR parancsot a telepítési útvonalra a parancsokban.
Használja a következő eljárást a ModelSim szimulátorok könyvtárainak összeállításához. Írja be a UNIX parancsokat a UNIX parancssorba. Írja be a Windows parancsokat a ModelSim Transcript ablak parancssorába.
Az alábbi parancsok Windows rendszerre vonatkoznak. Ahhoz, hogy a parancsok működjenek a UNIX rendszerben, használjon előre perjelet a hátsó perjelek helyett.

Ez az eljárás egy Microsemi VITAL könyvtárat fordít a $ALSDIR\lib\vtl\95\mti könyvtárban. A VITAL könyvtárak megfelelő működéséhez le kell fordítania az FPGA könyvtár modelleket.
Jegyzet: Ha már van egy MTI-könyvtár az $ALSDIR\lib\vtl\95 könyvtárban, előfordulhat, hogy lefordított könyvtárak jelennek meg, és előfordulhat, hogy nem kell végrehajtania a következő eljárást.

1. Hozzon létre egy mti nevű könyvtárat a $ALSDIR\lib\vtl\95 könyvtárban.
2. Hívja meg a ModelSim szimulátort (csak Windows).
3. Váltson át a $ALSDIR\lib\vtl\95\mti könyvtárba. Írja be a következő parancsot a promptba: cd $ALSDIR\lib\vtl\95\mti
4. Hozzon létre a családi könyvtár. Írja be a következő parancsot a promptba: vlib
5. A VITAL könyvtár leképezése a könyvtárat. Írja be a következő parancsot a promptba: vmap $ALSDIR\lib\vtl\95\mti\
6. Állítsa össze VITAL könyvtárait.
   vcom -work ../ .vhd
   Plample, a szimulátor 40MX könyvtárának lefordításához írja be a következő parancsot: vcom -work a40mx ../40mx.vhd
7. (Nem kötelező) Fordítsa le az áttelepítési könyvtárat. Ezt a lépést csak akkor hajtsa végre, ha az áttelepítési könyvtárat kell használnia. Írja be a következő parancsot a promptba: vcom -work ../ _mig.vhd

Design Flow

Ez a fejezet leírja a tervezési folyamatot a VHDL VITAL-kompatibilis szimulációs eszközzel történő tervek szimulálásához.

VHDL VITAL Design Flow
A VHDL VITAL tervezési folyamatának négy fő lépése van:

1. Tervezés létrehozása
2. Tervezés végrehajtása
3. Programozás
4. Rendszerellenőrzés

A következő szakaszok részletezik ezeket a lépéseket.

Tervezés létrehozása
A terv létrehozása/ellenőrzése során a terv RTL-szintű (viselkedési) VHDL-forrásba kerül. file.
A terv rögzítése után elvégezheti a VHDL viselkedési szimulációját file hogy ellenőrizze a VHDL kód helyességét. A kód ezután szintetizálódik egy kapuszintű (strukturális) VHDL hálózati listává. A szintézis után opcionálisan elvégezheti a tervezés elrendezés előtti szerkezeti szimulációját. Végül egy EDIF netlistát generálnak a Libero SoC-ben való használatra, és egy VHDL szerkezeti elrendezés utáni netlistát generálnak az időzítés szimulációjához egy VHDL VITAL-kompatibilis szimulátorban.

VHDL-forrás bejegyzés
Írja be a VHDL-tervezési forrást egy szövegszerkesztő vagy egy környezetérzékeny HDL-szerkesztő segítségével. A VHDL tervezési forrása RTL-szintű konstrukciókat, valamint szerkezeti elemek példányait, például Libero SoC magokat tartalmazhat.

Viselkedési szimuláció
A szintézis előtt végezze el a tervezés viselkedési szimulációját. A viselkedésszimuláció ellenőrzi a VHDL-kód működőképességét. Általában nulla késleltetést és szabványos VHDL tesztpadot használ a szimuláció vezetéséhez. A funkcionális szimuláció végrehajtásával kapcsolatos információkért tekintse meg a szimulációs eszközhöz mellékelt dokumentációt.

Szintézis
Miután létrehozta a viselkedési VHDL tervezési forrást, szintetizálnia kell azt. A szintézis átalakítja a viselkedési VHDL-t file kapu szintű netlistába, és optimalizálja a tervezést egy céltechnológiához. A szintézis eszközhöz mellékelt dokumentáció információkat tartalmaz a tervezési szintézis végrehajtásáról.

EDIF Netlist Generáció
Miután létrehozta, szintetizálta és ellenőrizte a tervet, a szoftver létrehoz egy EDIF hálózatlistát a Libero SoC hely és útvonal számára.
Ezt az EDIF hálózati listát egy strukturális VHDL hálózati lista generálására is használják szerkezeti szimulációhoz.

Strukturális VHDL hálózatlista generálása
A Libero SoC egy kapuszintű VHDL hálózati listát generál az EDIF hálózati listádból a szintézis utáni prelayout szerkezeti szimulációhoz.
A file elérhető a /synthesis könyvtárban, ha manuálisan kívánja végrehajtani a szimulációt.
Szerkezeti szimuláció
Végezzen szerkezeti szimulációt az elhelyezés és az útválasztás előtt. A szerkezeti szimuláció ellenőrzi a szintézis utáni elrendezés előtti strukturális VHDL hálózati listája működőképességét. Az összeállított Libero SoC VITAL könyvtárak egységkésleltetéseit használják. A szerkezeti szimuláció végrehajtásával kapcsolatos információkért tekintse meg a szimulációs eszközhöz mellékelt dokumentációt.

Tervezés végrehajtása
A tervezés megvalósítása során a Libero SoC használatával elhelyezhet és irányíthat egy tervet. Ezenkívül időzítési elemzést is végezhet. Hely és útvonal után végezzen elrendezési (időzítési) szimulációt egy VHDL VITAL-kompatibilis szimulátorral.
Programozás
Programozzon egy eszközt a Microsemi SoC programozási szoftverével és hardverével vagy egy támogatott harmadik féltől származó programozási rendszerrel. A Microsemi SoC eszközök programozásával kapcsolatos információkért tekintse meg a programozó online súgóját.
Rendszerellenőrzés
Rendszerellenőrzést végezhet egy programozott eszközön a Silicon Explorer diagnosztikai eszközével.
A Silicon Explorer használatával kapcsolatos információkért tekintse meg a Silicon Explorer gyorsindítási útmutatóját.

Netlisták generálása

Ez a fejezet az EDIF és a strukturális VHDL hálózati listák létrehozásának eljárásait írja le.
EDIF Netlist létrehozása
A kapcsolási rajz rögzítése vagy a terv szintetizálása után hozzon létre egy EDIF hálózatlistát a sematikus rögzítő vagy szintézis eszközből. Használja az EDIF hálózatlistát a hely és az útvonal megadásához. Az EDIF hálózati lista létrehozásával kapcsolatos információkért tekintse meg a sematikus rögzítő vagy szintézis eszközhöz mellékelt dokumentációt.
Strukturális VHDL hálózati lista létrehozása
Strukturális VHDL netlista files automatikusan generálódnak a Libero SoC projekt részeként.
Megtalálhatod a VHDL netlistádat files a Libero projekt /synthesis könyvtárában. Plample, ha a projektkönyvtár neve project1, akkor a netlistád files a /projekt1/szintézisben vannak.
Egyes családok lehetővé teszik ezek exportálását files manuálisan használható külső szerszámokhoz. Ha az eszköze támogatja ezt a funkciót, exportálhatja a netlistát files az Eszközök > Exportálás > Netlist menüből.

Szimuláció ModelSim-mel

Ez a fejezet a ModelSim szimulátorral végzett viselkedési, szerkezeti és időzítési szimuláció lépéseit írja le.
A bemutatott eljárások PC-re vonatkoznak. Ugyanezek a beállítási eljárások hasonlóan működnek UNIX esetén is. Használjon előre perjeleket a hátsó perjelek helyett. PC esetén írja be a parancsokat az MTI ablakába. UNIX esetén írja be a parancsokat egy UNIX ablakba.

Viselkedési szimuláció
Használja a következő eljárást egy terv viselkedési szimulációjának végrehajtásához. Lásd a dokumentációt
mellékelve a szimulációs eszközhöz a viselkedésszimuláció végrehajtásával kapcsolatos további információkért.

1. Indítsa el a ModelSim szimulátort. (csak PC)
2. Változtassa meg a könyvtárat a projektkönyvtárra. Ennek a könyvtárnak tartalmaznia kell a VHDL-tervet files és próbapad. Típus: cd
3. Térkép a könyvtárba. Ha bármely mag példányosítva van a VHDL-forrásban, írja be a következő parancsot, hogy leképezze őket a lefordított VITAL könyvtárra: vmap $ALSDIR\lib\vtl\95\mti\
   Hivatkozás a családi könyvtárra a VHDL-tervben files, adja hozzá a következő sorokat a VHDL-tervhez files: könyvtár ; használat .components.all;
4. Hozzon létre egy „munka” könyvtárat. Típus: vlib munka
5. Térkép a „munka” könyvtárba. Írja be a következő parancsot: vmap work .\work
6. Végezze el a tervezés viselkedési szimulációját. Ha viselkedési szimulációt szeretne végrehajtani a VSystem vagy ModelSim szimulátor segítségével, állítsa össze a VHDL-tervet és a tesztpadot files és futtasson egy szimulációt. Hierarchikus tervezéseknél fordítsa le az alacsonyabb szintű tervezési blokkokat a magasabb szintű tervezési blokkok előtt.

A következő parancsok bemutatják, hogyan kell lefordítani a VHDL tervezést és a tesztpadot files:
vcom -93 .vhd
vcom -93 .vhd

A tervezés szimulálásához írja be:
vsim
Plample:
vsim test_adder_behave
A tesztpadban a test_adder_behave nevű konfiguráció által megadott entitás-architektúra pár szimulálva lesz. Ha a terv PLL magot tartalmaz, használjon 1ps felbontást:
vsim -t ps
Plample:
vsim -t ps teszt_adder_behave

Szerkezeti szimuláció
A szerkezeti szimuláció végrehajtásához használja a következő eljárást.

1. Strukturális VHDL hálózati lista létrehozása. Ha Synopsys Design Compiler-t használ, hozzon létre egy strukturális VHDL hálózatlistát ezzel az eszközzel.
   Ha más szintézis eszközöket használ, hozzon létre egy kapuszintű VHDL-t az EDIF hálózatlistájáról a file automatikusan generálódik a projektben. Egyes tervezési családok lehetővé teszik a files közvetlenül az Eszközök > Exportálás > Netlist menüből.
   Jegyzet: Az előállított VHDL az std_logic-ot használja az összes porthoz. A busz portok ugyanabban a bitsorrendben lesznek, mint az EDIF hálózatlistán.
2. Térkép a VITAL könyvtárhoz. Futtassa a következő parancsot a lefordított VITAL könyvtár leképezéséhez.
   vmap $ALSDIR\lib\vtl\95\mti\
3. Állítsd össze a szerkezeti hálózatlistát. Állítsa össze a VHDL-tervet és a tesztpadot files. A következő parancsok bemutatják, hogyan kell lefordítani a VHDL tervezést és a tesztpadot files:
   vcom -just e -93 .vhd
   vcom -csak egy -93 .vhd
   vcom .vhd
   Jegyzet: Először az alkalmazás összeállítja az entitásokat. Ezután összeállítja az architektúrákat, ahogy az egyes eszközök által írt VHDL hálózati listákhoz szükséges.
4. Futtassa le a szerkezeti szimulációt. A tervezés szimulálásához írja be: vsim
   Plample: vsim teszt_adder_struktúra
   A tesztpadban a test_adder_structure nevű konfigurációban megadott entitás-architektúra pár szimulálva lesz.
   Ha a terv PLL magot tartalmaz, használjon 1ps felbontást: vsim -t ps
   Plample: vsim -t ps teszt_adder_struktúra

Időzítési szimuláció
Időzítési szimuláció végrehajtásához:

1. Ha még nem tette meg, írja le a tervét, és hozza létre a tesztpadot.
2. Időzítési szimuláció végrehajtásához a V-System vagy ModelSim szimulátor segítségével állítsa össze a VHDL-tervet és a tesztpadot files, ha még nem lettek lefordítva szerkezeti szimulációhoz, és futtasson le egy szimulációt. A következő parancsok bemutatják, hogyan kell lefordítani a VHDL tervezést és a tesztpadot files:
   vcom -just e -93 .vhd
   vcom -csak egy -93 .vhd
   vcom .vhd
   Megjegyzés: Az előző lépések végrehajtása először az entitásokat, majd az architektúrákat fordítja le, ahogy az egyes eszközök által írt VHDL hálózati listákhoz szükséges.
3. Futtassa le a visszajelzési szimulációt az SDF időzítési információival file. Típus: vsim -sdf[max|typ|min] / = .sdf -c
   A Az opció egy olyan példány régióját (vagy elérési útját) határozza meg a tervben, ahol a hátsó megjegyzés kezdődik. Segítségével megadhat egy adott FPGA-példányt egy nagyobb rendszertervben vagy tesztpadban, amelyet vissza kíván adni. Plample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
   Ebben az example, az entitás-összetevő „uut” példányként lett példányosítva a tesztben. A tesztpad „test_adder_structural” nevű konfigurációja által megadott entitás-architektúra pár szimulációja az SDF-ben megadott maximális késleltetésekkel történik. file.
   Ha a terv PLL magot tartalmaz, használjon 1ps felbontást: vsim -t ps -sdf[max|typ|min] / = .sdf -c
   Plample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural

A – Terméktámogatás

A Microsemi SoC Products Group termékeit különféle támogatási szolgáltatásokkal támogatja, beleértve az Ügyfélszolgálatot, az Ügyfél műszaki támogatási központját, stb webwebhely, elektronikus levelezés és világszerte működő értékesítési irodák.
Ez a függelék információkat tartalmaz a Microsemi SoC Products Group kapcsolatfelvételéről és a támogatási szolgáltatások használatáról.

Ügyfélszolgálat
Lépjen kapcsolatba az Ügyfélszolgálattal a nem műszaki terméktámogatásért, mint például a termékárak, a termékfrissítések, a frissítési információk, a rendelés állapota és az engedélyezés.
Észak-Amerikából hívja a 800.262.1060 számot
A világ többi részéről hívja a 650.318.4460 számot
Fax, a világ bármely pontjáról, 408.643.6913 XNUMX XNUMX

Ügyfél technikai támogatási központ
A Microsemi SoC Products Group Ügyfélszolgálati Központjában magasan képzett mérnökök dolgoznak, akik segítenek megválaszolni a Microsemi SoC termékekkel kapcsolatos hardver-, szoftver- és tervezési kérdéseit. Az Ügyfél műszaki támogatási központja sok időt tölt az alkalmazási megjegyzések, a tervezési ciklus gyakori kérdéseinek megválaszolásával, az ismert problémák dokumentálásával és a különféle GYIK-ekkel. Ezért, mielőtt kapcsolatba lép velünk, kérjük, keresse fel online forrásainkat. Nagyon valószínű, hogy már válaszoltunk a kérdéseire.

Műszaki támogatás
Keresse fel az Ügyfélszolgálatot webwebhely (www.microsemi.com/soc/support/search/default.aspx) további információkért és támogatásért. Sok válasz elérhető a kereshető oldalon web Az erőforrás diagramokat, illusztrációkat és más forrásokra mutató hivatkozásokat tartalmaz a webhelyen webtelek.

Webtelek
Különféle műszaki és nem műszaki információk között böngészhet a SoC honlapján, a címen www.microsemi.com/soc.

Lépjen kapcsolatba az Ügyfél műszaki támogatási központjával
Magasan képzett mérnökök dolgoznak a műszaki támogatási központban. A Technikai Támogatási Központ e-mailben vagy a Microsemi SoC termékcsoporton keresztül érhető el webtelek.
Email
Technikai kérdéseit e-mail címünkre küldheti, és választ kaphat e-mailben, faxon vagy telefonon. Ezenkívül, ha tervezési problémái vannak, elküldheti e-mailben a tervet files segítséget kapni.
Folyamatosan figyeljük az e-mail fiókot a nap folyamán. Amikor elküldi nekünk kérelmét, kérjük, feltétlenül adja meg teljes nevét, cégnevét és elérhetőségeit a kérelem hatékony feldolgozása érdekében.
A technikai támogatás e-mail címe soc_tech@microsemi.com.

Saját esetek
A Microsemi SoC Products Group ügyfelei online küldhetnek be és nyomon követhetnek műszaki eseteket a Saját ügyek oldalon.
Az USA-n kívül
Azok az ügyfelek, akiknek segítségre van szükségük az Egyesült Államok időzónáin kívül, e-mailben fordulhatnak a technikai támogatáshoz (soc_tech@microsemi.com), vagy lépjen kapcsolatba a helyi értékesítési irodával. Az értékesítési irodák listája a címen található www.microsemi.com/soc/company/contact/default.aspx.

ITAR műszaki támogatás
A Nemzetközi Fegyverforgalmi Szabályzat (ITAR) által szabályozott RH és RT FPGA-kkal kapcsolatos technikai támogatásért lépjen kapcsolatba velünk a következő címen: soc_tech_itar@microsemi.com. Alternatív megoldásként a Saját ügyekben válassza az Igen lehetőséget az ITAR legördülő listából. Az ITAR által szabályozott Microsemi FPGA-k teljes listájáért látogasson el az ITAR oldalra web oldalon.

Microsemi vállalati központ
One Enterprise, Aliso Viejo CA 92656 USA
Az USA-n belül: +1 949-380-6100
Eladás: +1 949-380-6136
Fax: +1 949-215-4996

A Microsemi Corporation (NASDAQ: MSCC) félvezető megoldások átfogó portfólióját kínálja a következőkhöz: repülés, védelem és biztonság; vállalkozás és kommunikáció; valamint az ipari és alternatív energiapiacok. A termékek közé tartoznak a nagy teljesítményű, nagy megbízhatóságú analóg és RF eszközök, vegyes jelű és RF integrált áramkörök, testreszabható SoC-k, FPGA-k és teljes alrendszerek. A Microsemi székhelye Aliso Viejoban, Kaliforniában található. További információ: www.microsemi.com.

© 2012 Microsemi Corporation. Minden jog fenntartva. A Microsemi és a Microsemi logó a Microsemi Corporation védjegyei. Minden egyéb védjegy és szolgáltatási védjegy a megfelelő tulajdonosok tulajdona.
5-57-9006-12/11.12

Dokumentumok / Források

Microchip VHDL VITAL SoC Design Suite verziók [pdf] Felhasználói útmutató 2024.2 és 12.0 közötti verziók, VHDL VITAL SoC Design Suite verziók, VHDL VITAL, SoC Design Suite verziók, Suite verziók, verziók

Hivatkozások

• Felhasználói kézikönyv