แนวทางการออกแบบ Intel AN 837 สำหรับ HDMI FPGA IP
แนวทางการออกแบบสำหรับ HDMI Intel® FPGA IP
แนวทางการออกแบบช่วยให้คุณใช้งาน High-Definition Multimedia Interface (HDMI) Intel FPGA IPs โดยใช้อุปกรณ์ FPGA แนวทางเหล่านี้ช่วยอำนวยความสะดวกในการออกแบบบอร์ดสำหรับอินเทอร์เฟซวิดีโอ HDMI Intel® FPGA IP
- คู่มือผู้ใช้ HDMI Intel FPGA IP
- 745: แนวทางการออกแบบสำหรับอินเทอร์เฟซ Intel FPGA DisplayPort
แนวทางการออกแบบ HDMI Intel FPGA IP
อินเทอร์เฟซ HDMI Intel FPGA มีข้อมูล Transition Minimized Differential Signaling (TMDS) และช่องสัญญาณนาฬิกา อินเทอร์เฟซยังมีช่องข้อมูลการแสดงผล (DDC) ของ Video Electronics Standards Association (VESA) ช่อง TMDS นำวิดีโอ เสียง และข้อมูลเสริม DDC ขึ้นอยู่กับโปรโตคอล I2C HDMI Intel FPGA IP core ใช้ DDC เพื่ออ่าน Extended Display Identification Data (EDID) และแลกเปลี่ยนข้อมูลการกำหนดค่าและสถานะระหว่างแหล่งสัญญาณ HDMI และ sink
เคล็ดลับการออกแบบบอร์ด HDMI Intel FPGA IP
เมื่อคุณออกแบบระบบ HDMI Intel FPGA IP โปรดพิจารณาเคล็ดลับการออกแบบบอร์ดต่อไปนี้
- ใช้ไม่เกินสองจุดต่อการติดตามและหลีกเลี่ยงผ่านต้นขั้ว
- จับคู่อิมพีแดนซ์คู่ดิฟเฟอเรนเชียลกับอิมพีแดนซ์ของขั้วต่อและชุดสายเคเบิล (100 โอห์ม ±10%)
- ลดการเอียงระหว่างคู่และภายในคู่ให้เหลือน้อยที่สุดเพื่อให้เป็นไปตามข้อกำหนดการเอียงสัญญาณ TMDS
- หลีกเลี่ยงการกำหนดเส้นทางคู่ดิฟเฟอเรนเชียลเหนือช่องว่างใต้ระนาบ
- ใช้แนวทางการออกแบบ PCB ความเร็วสูงมาตรฐาน
- ใช้ตัวเลื่อนระดับเพื่อให้เป็นไปตามข้อกำหนดทางไฟฟ้าทั้ง TX และ RX
- ใช้สายเคเบิลที่ทนทาน เช่น สายเคเบิล Cat2 สำหรับ HDMI 2.0
แผนผังไดอะแกรม
แผนผัง Bitec ในลิงค์ที่ให้มาแสดงให้เห็นถึงโทโพโลยีสำหรับบอร์ดพัฒนา Intel FPGA การใช้โทโพโลยีลิงก์ HDMI 2.0 กำหนดให้คุณต้องปฏิบัติตามข้อกำหนดทางไฟฟ้า 3.3 V เพื่อให้เป็นไปตามข้อกำหนด 3.3 V บนอุปกรณ์ Intel FPGA คุณจำเป็นต้องใช้อุปกรณ์เปลี่ยนระดับ ใช้ตัวรีไดเวอร์หรือตัวรีไทเมอร์แบบ DC เป็นตัวเปลี่ยนระดับสำหรับตัวส่งและตัวรับ
อุปกรณ์ของผู้จำหน่ายภายนอกคือ TMDS181 และ TDP158RSBT ซึ่งทั้งคู่ทำงานบนลิงก์ DCควบคู่ คุณต้องดึงขึ้นที่สาย CEC อย่างเหมาะสมเพื่อให้แน่ใจว่ามีฟังก์ชันการทำงานเมื่อทำงานร่วมกับอุปกรณ์ควบคุมระยะไกลสำหรับผู้บริโภคอื่นๆ แผนผัง Bitec ได้รับการรับรองจาก CTS อย่างไรก็ตาม การรับรองนั้นขึ้นอยู่กับระดับผลิตภัณฑ์โดยเฉพาะ นักออกแบบแพลตฟอร์มควรรับรองผลิตภัณฑ์ขั้นสุดท้ายสำหรับการทำงานที่เหมาะสม
ข้อมูลที่เกี่ยวข้อง
- แผนผังสำหรับการ์ดลูก HSMC HDMI รุ่นปรับปรุง 8
- แผนผังสำหรับการ์ดลูกสาว FMC HDMI ฉบับแก้ไข 11
- แผนผังสำหรับการ์ดลูกสาว FMC HDMI ฉบับแก้ไข 6
การตรวจจับปลั๊กร้อน (HPD)
สัญญาณ HPD ขึ้นอยู่กับสัญญาณกำลัง +5V ที่เข้ามา เช่นampอย่างไรก็ตาม พิน HPD อาจถูกยืนยันเฉพาะเมื่อตรวจพบสัญญาณกำลัง +5V จากแหล่งกำเนิดเท่านั้น หากต้องการเชื่อมต่อกับ FPGA คุณต้องแปลสัญญาณ 5V HPD เป็น FPGA I/O voltage ระดับ (VCCIO) โดยใช้ฉบับที่tagตัวแปลระดับ e เช่น TI TXB0102 ซึ่งไม่มีตัวต้านทานแบบดึงขึ้นรวมอยู่ด้วย แหล่งสัญญาณ HDMI จำเป็นต้องดึงสัญญาณ HPD ลงเพื่อให้สามารถแยกความแตกต่างระหว่างสัญญาณ HPD แบบลอยตัวและระดับเสียงสูงได้อย่างน่าเชื่อถือtagสัญญาณ HPD ระดับ e สัญญาณไฟ HDMI sink +5V ต้องแปลเป็น FPGA I/O voltagระดับอี (VCCIO) สัญญาณจะต้องถูกดึงลงมาเบาๆ ด้วยตัวต้านทาน (10K) เพื่อแยกความแตกต่างของสัญญาณกำลัง +5V ที่ลอยอยู่ เมื่อไม่ได้ขับเคลื่อนด้วยแหล่งสัญญาณ HDMI แหล่งสัญญาณ HDMI +5V มีการป้องกันกระแสไฟเกินไม่เกิน 0.5A
ช่องข้อมูลการแสดงผล HDMI Intel FPGA IP (DDC)
HDMI Intel FPGA IP DDC ใช้สัญญาณ I2C (SCL และ SDA) และต้องใช้ตัวต้านทานแบบดึงขึ้น หากต้องการเชื่อมต่อกับ Intel FPGA คุณต้องแปลระดับสัญญาณ 5V SCL และ SDA เป็น FPGA I/O voltage ระดับ (VCCIO) โดยใช้ปริมาตรtagเครื่องแปลระดับ e เช่น TI TXS0102 ที่ใช้ในการ์ดลูก Bitec HDMI 2.0 TI TXS0102 ฉบับที่tagอุปกรณ์แปลระดับ e รวมตัวต้านทานแบบดึงขึ้นภายใน ดังนั้นจึงไม่จำเป็นต้องใช้ตัวต้านทานแบบดึงขึ้นบนบอร์ด
ประวัติการแก้ไขเอกสารสำหรับ AN 837: แนวทางการออกแบบสำหรับ HDMI Intel FPGA IP
| เวอร์ชันเอกสาร | การเปลี่ยนแปลง |
| 2019.01.28 |
|
| วันที่ | เวอร์ชัน | การเปลี่ยนแปลง |
| มกราคม 2018 | 2018.01.22 | การเปิดตัวครั้งแรก
หมายเหตุ: เอกสารนี้มีแนวทางการออกแบบ HDMI Intel FPGA ที่ถูกลบออกจาก AN 745: แนวทางการออกแบบสำหรับอินเทอร์เฟซ DisplayPort และ HDMI และเปลี่ยนชื่อเป็น AN 745: แนวทางการออกแบบสำหรับอินเทอร์เฟซ Intel FPGA DisplayPort |
อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมาย Intel อื่นๆ เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่มีส่วนรับผิดชอบหรือความรับผิดที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใด ๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใด ๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น
รหัสประจำตัว: 683677
เวอร์ชัน: 2019-01-28
เอกสาร / แหล่งข้อมูล
 |
แนวทางการออกแบบ Intel AN 837 สำหรับ HDMI FPGA IP [พีดีเอฟ] คู่มือการใช้งาน แนวทางการออกแบบ AN 837 สำหรับ HDMI FPGA IP, AN 837, แนวทางการออกแบบสำหรับ HDMI FPGA IP, แนวทางสำหรับ HDMI FPGA IP, HDMI FPGA IP |
