Pautas de diseño Intel AN 837 para HDMI FPGA IP
Directrices de diseño para HDMI Intel® FPGA IP
Las pautas de diseño lo ayudan a implementar las IP Intel FPGA de interfaz multimedia de alta definición (HDMI) utilizando dispositivos FPGA. Estas pautas facilitan los diseños de placas para las interfaces de video IP HDMI Intel® FPGA.
- Guía del usuario de HDMI Intel FPGA IP
- UN 745: Directrices de diseño para la interfaz Intel FPGA DisplayPort
Directrices de diseño HDMI Intel FPGA IP
La interfaz HDMI Intel FPGA tiene canales de reloj y datos de señalización diferencial minimizada de transición (TMDS). La interfaz también lleva un canal de datos de visualización (DDC) de la Video Electronics Standards Association (VESA). Los canales TMDS transportan vídeo, audio y datos auxiliares. El DDC se basa en el protocolo I2C. El núcleo HDMI Intel FPGA IP utiliza el DDC para leer datos de identificación de pantalla extendida (EDID) e intercambiar información de configuración y estado entre una fuente HDMI y un disipador.
Consejos de diseño de placa IP HDMI Intel FPGA
Cuando esté diseñando su sistema HDMI Intel FPGA IP, considere los siguientes consejos de diseño de placa.
- No utilice más de dos vías por traza y evite los trozos de vía
- Haga coincidir la impedancia del par diferencial con la impedancia del conjunto de conector y cable (100 ohmios ±10%)
- Minimice la desviación entre pares e intrapares para cumplir con el requisito de desviación de la señal TMDS
- Evite encaminar un par diferencial sobre un espacio en el plano inferior
- Utilice prácticas de diseño de PCB de alta velocidad estándar
- Utilice cambiadores de nivel para cumplir con el cumplimiento eléctrico tanto en TX como en RX
- Utilice cables resistentes, como el cable Cat2 para HDMI 2.0
Diagramas esquemáticos
Los diagramas esquemáticos de Bitec en los enlaces proporcionados ilustran la topología de las placas de desarrollo Intel FPGA. El uso de la topología de enlace HDMI 2.0 requiere que cumpla con el cumplimiento eléctrico de 3.3 V. Para cumplir con el cumplimiento de 3.3 V en dispositivos Intel FPGA, debe utilizar un cambiador de nivel. Utilice un redriver o retemporizador acoplado a CC como cambiador de nivel para el transmisor y el receptor.
Los dispositivos de proveedores externos son TMDS181 y TDP158RSBT, ambos funcionando en enlaces acoplados en CC. Necesita una conexión adecuada en las líneas CEC para garantizar la funcionalidad al interactuar con otros dispositivos de control remoto del consumidor. Los diagramas esquemáticos de Bitec están certificados por CTS. Sin embargo, la certificación es específica a nivel de producto. Se recomienda a los diseñadores de plataformas que certifiquen que el producto final funcione correctamente.
Información relacionada
- Diagrama esquemático de la tarjeta secundaria HSMC HDMI, revisión 8
- Diagrama esquemático para la tarjeta secundaria FMC HDMI Revisión 11
- Diagrama esquemático para la tarjeta secundaria FMC HDMI Revisión 6
Detección de conexión en caliente (HPD)
La señal HPD depende de la señal de alimentación entrante de +5 V, por ejemplo.ampPor ejemplo, el pin HPD puede activarse solo cuando se detecta la señal de alimentación de +5 V de la fuente. Para interactuar con una FPGA, necesita traducir la señal HPD de 5 V al volumen de E/S de FPGA.tage nivel (VCCIO), utilizando un voltagTraductor de nivel electrónico como TI TXB0102, que no tiene resistencias pull-up integradas. Una fuente HDMI necesita reducir la señal HPD para que pueda diferenciar de manera confiable entre una señal HPD flotante y una de alto volumen.tagSeñal HPD de nivel electrónico. Una señal de alimentación HDMI +5V debe traducirse a volumen de E/S FPGA.tagnivel e (VCCIO). La señal debe reducirse débilmente con una resistencia (10K) para diferenciar una señal de alimentación flotante de +5 V cuando no está impulsada por una fuente HDMI. Una fuente HDMI de señal de alimentación de +5 V tiene una protección contra sobrecorriente de no más de 0.5 A.
HDMI Intel FPGA IP Canal de datos de visualización (DDC)
El HDMI Intel FPGA IP DDC se basa en las señales I2C (SCL y SDA) y requiere resistencias pull-up. Para interactuar con una FPGA Intel, necesita traducir el nivel de señal SCL y SDA de 5 V al volumen de E/S de FPGA.tagnivel e (VCCIO) usando un voltagTraductor de nivel electrónico, como TI TXS0102, como se usa en la tarjeta secundaria Bitec HDMI 2.0. El TI TXS0102 vol.tagEl dispositivo traductor de nivel integra resistencias pull-up internas para que no se necesiten resistencias pull-up integradas.
Historial de revisiones de documentos para AN 837: Directrices de diseño para HDMI Intel FPGA IP
| Versión del documento | Cambios |
| 2019.01.28 |
|
| Fecha | Versión | Cambios |
| Enero de 2018 | 2018.01.22 | Lanzamiento inicial.
Nota: Este documento contiene pautas de diseño HDMI Intel FPGA que se eliminaron de AN 745: Pautas de diseño para interfaces DisplayPort y HDMI y se renombraron como AN 745: Pautas de diseño para interfaz Intel FPGA DisplayPort. |
Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos FPGA y semiconductores según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad u obligación que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la versión más reciente de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.
Otros nombres y marcas pueden ser reclamados como propiedad de terceros.
IDENTIFICACIÓN: 683677
Versión: 2019-01-28
Documentos / Recursos
 |
Pautas de diseño Intel AN 837 para HDMI FPGA IP [pdf] Guía del usuario AN 837 Directrices de diseño para HDMI FPGA IP, AN 837, Directrices de diseño para HDMI FPGA IP, Directrices para HDMI FPGA IP, HDMI FPGA IP |
