Pautas de deseño intel AN 837 para HDMI FPGA IP
Directrices de deseño para HDMI Intel® FPGA IP
As directrices de deseño axúdanlle a implementar as IP FPGA Intel da interface multimedia de alta definición (HDMI) mediante dispositivos FPGA. Estas directrices facilitan os deseños de placas para as interfaces de vídeo IP HDMI Intel® FPGA.
- Guía de usuario de HDMI Intel FPGA IP
- AN 745: Directrices de deseño para a interface Intel FPGA DisplayPort
Directrices de deseño de IP HDMI Intel FPGA
A interface HDMI Intel FPGA ten canles de datos e reloxo de sinalización diferencial minimizada de transición (TMDS). A interface tamén leva un canal de datos de visualización (DDC) da Asociación de Estándares de Electrónica de Vídeo (VESA). As canles TMDS levan vídeo, audio e datos auxiliares. O DDC baséase no protocolo I2C. O núcleo IP HDMI Intel FPGA usa o DDC para ler datos de identificación de visualización ampliada (EDID) e intercambiar información de configuración e estado entre unha fonte HDMI e un sumidoiro.
Consellos de deseño de placas IP HDMI Intel FPGA
Cando estea a deseñar o seu sistema IP HDMI Intel FPGA, considere os seguintes consellos de deseño de placas.
- Non use máis de dous vias por trazo e evite os vias
- Fai coincidir a impedancia do par diferencial coa impedancia do conector e do conxunto de cables (100 ohmios ±10%)
- Minimiza o sesgo entre pares e entre pares para cumprir o requisito de sesgo do sinal TMDS
- Evite enrutar un par diferencial sobre un oco no plano inferior
- Use prácticas estándar de deseño de PCB de alta velocidade
- Use os cambiadores de nivel para cumprir co cumprimento eléctrico tanto en TX como en RX
- Use cables robustos, como cable Cat2 para HDMI 2.0
Diagramas esquemáticos
Os diagramas esquemáticos de Bitec nas ligazóns proporcionadas ilustran a topoloxía das placas de desenvolvemento Intel FPGA. O uso da topoloxía de enlace HDMI 2.0 require que cumpras os requisitos eléctricos de 3.3 V. Para cumprir co cumprimento de 3.3 V nos dispositivos Intel FPGA, cómpre utilizar un cambiador de nivel. Use un recontrolador ou retemporizador acoplado a CC como cambiador de nivel para o transmisor e o receptor.
Os dispositivos de provedores externos son TMDS181 e TDP158RSBT, ambos funcionando en enlaces DCcoupled. Necesitas un pull-up adecuado nas liñas CEC para garantir a funcionalidade cando interoperas con outros dispositivos de control remoto de consumo. Os diagramas esquemáticos de Bitec están certificados por CTS. Non obstante, a certificación é específica a nivel de produto. Recoméndase aos deseñadores da plataforma que certifiquen o produto final para a súa correcta funcionalidade.
Información relacionada
- Diagrama esquemático para HSMC HDMI Daughter Card Revisión 8
- Diagrama esquemático para FMC HDMI Daughter Card Revisión 11
- Diagrama esquemático para FMC HDMI Daughter Card Revisión 6
Detección de conexión en quente (HPD)
O sinal HPD depende do sinal de alimentación de +5V entrante, por exemploample, o pin HPD só se pode afirmar cando se detecta o sinal de alimentación +5V da fonte. Para interactuar cunha FPGA, cómpre traducir o sinal HPD de 5V ao vol de E/S FPGAtage nivel (VCCIO), usando un voltagtradutor de nivel e como TI TXB0102, que non ten resistencias pull-up integradas. Unha fonte HDMI necesita baixar o sinal HPD para que poida diferenciar de forma fiable entre un sinal HPD flotante e un alto vol.tagsinal HPD de nivel e. Un sinal de alimentación HDMI +5V debe ser traducido a FPGA I/O voltage nivel (VCCIO). O sinal débese baixar débilmente cunha resistencia (10K) para diferenciar un sinal de alimentación flotante de +5V cando non está dirixido por unha fonte HDMI. Un sinal de alimentación de fonte HDMI + 5 V ten unha protección contra sobreintensidade de non máis de 0.5 A.
HDMI Intel FPGA IP Display Data Channel (DDC)
O HDMI Intel FPGA IP DDC baséase nos sinais I2C (SCL e SDA) e require resistencias pull-up. Para interactuar cunha FPGA Intel, cómpre traducir o nivel de sinal SCL e SDA de 5V ao vol de E/S FPGAtage nivel (VCCIO) usando un voltagtradutor de nivel e, como TI TXS0102 como se usa na tarxeta filla Bitec HDMI 2.0. O TI TXS0102 voltagO dispositivo tradutor de nivel integra resistencias pull-up internas para que non se necesiten resistencias pull-up integradas.
Historial de revisión de documentos para AN 837: Pautas de deseño para HDMI Intel FPGA IP
| Versión do documento | Cambios |
| 2019.01.28 |
|
| Data | Versión | Cambios |
| xaneiro 2018 | 2018.01.22 | Lanzamento inicial.
Nota: Este documento contén directrices de deseño de FPGA HDMI Intel que foron eliminadas de AN 745: Directrices de deseño para interfaces DisplayPort e HDMI e renomeadas como AN 745: Directrices de deseño para a interface DisplayPort de Intel FPGA. |
Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e de semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.
Outros nomes e marcas pódense reclamar como propiedade doutros.
ID: 683677
Versión: 2019-01-28
Documentos/Recursos
 |
Pautas de deseño intel AN 837 para HDMI FPGA IP [pdfGuía do usuario AN 837 Directrices de deseño para HDMI FPGA IP, AN 837, Directrices de deseño para HDMI FPGA IP, Directrices para HDMI FPGA IP, HDMI FPGA IP |
