ការណែនាំអំពីការរចនា intel AN 837 សម្រាប់ HDMI FPGA IP

ការណែនាំអំពីការរចនាសម្រាប់ HDMI Intel® FPGA IP

គោលការណ៍ណែនាំនៃការរចនាជួយអ្នកឱ្យអនុវត្ត High-Definition Multimedia Interface (HDMI) Intel FPGA IPs ដោយប្រើឧបករណ៍ FPGA ។ គោលការណ៍ណែនាំទាំងនេះជួយសម្រួលដល់ការរចនាក្តារសម្រាប់ចំណុចប្រទាក់វីដេអូ HDMI Intel® FPGA IP ។

ព័ត៌មានពាក់ព័ន្ធ

• មគ្គុទ្ទេសក៍អ្នកប្រើ HDMI Intel FPGA IP
• AN 745៖ ការណែនាំអំពីការរចនាសម្រាប់ចំណុចប្រទាក់ Intel FPGA DisplayPort

ការណែនាំអំពីការរចនា IP របស់ HDMI Intel FPGA

ចំណុចប្រទាក់ HDMI Intel FPGA មានទិន្នន័យ Transition Minimized Differential Signaling (TMDS) និងឆានែលនាឡិកា។ ចំណុចប្រទាក់នេះក៏មានភ្ជាប់នូវ Video Electronics Standards Association (VESA) Display Data Channel (DDC) ផងដែរ។ ប៉ុស្តិ៍ TMDS ផ្ទុកវីដេអូ អូឌីយ៉ូ និងទិន្នន័យជំនួយ។ DDC គឺផ្អែកលើពិធីការ I2C ។ ស្នូល HDMI Intel FPGA IP ប្រើ DDC ដើម្បីអានទិន្នន័យកំណត់អត្តសញ្ញាណការបង្ហាញបន្ថែម (EDID) និងផ្លាស់ប្តូរការកំណត់រចនាសម្ព័ន្ធ និងព័ត៌មានស្ថានភាពរវាងប្រភព HDMI និងលិច។

ការណែនាំអំពីការរចនាបន្ទះ HDMI Intel FPGA IP

នៅពេលអ្នកកំពុងរចនាប្រព័ន្ធ HDMI Intel FPGA IP របស់អ្នក សូមពិចារណាពីគន្លឹះនៃការរចនាបន្ទះខាងក្រោម។

• ប្រើ​មិន​លើស​ពី​ពីរ​ដង​ក្នុង​មួយ​ដាន​ទេ ហើយ​ជៀសវាង​តាម​ដើម
• ផ្គូផ្គង impedance គូឌីផេរ៉ង់ស្យែលទៅនឹង impedance នៃឧបករណ៍ភ្ជាប់និងការដំឡើងខ្សែ (100 ohm ± 10%)
• បង្រួមគូអន្តរគូ និងអន្តរគូ ដើម្បីបំពេញតាមតម្រូវការនៃសញ្ញា TMDS
• ជៀសវាងការដាក់គូឌីផេរ៉ង់ស្យែលលើគម្លាតនៅក្នុងយន្តហោះក្រោម
• ប្រើការអនុវត្តការរចនា PCB ល្បឿនលឿនស្តង់ដារ
• ប្រើឧបករណ៍ផ្លាស់ប្តូរកម្រិតដើម្បីបំពេញការអនុលោមតាមអគ្គិសនីទាំង TX និង RX
• ប្រើខ្សែដ៏រឹងមាំ ដូចជាខ្សែ Cat2 សម្រាប់ HDMI 2.0

ដ្យាក្រាមគ្រោងការណ៍

ដ្យាក្រាមគំនូសតាង Bitec នៅក្នុងតំណភ្ជាប់ដែលបានផ្តល់បង្ហាញអំពីសក្ដានុពលសម្រាប់ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ Intel FPGA ។ ការប្រើប្រាស់តំណភ្ជាប់ topology របស់ HDMI 2.0 តម្រូវឱ្យអ្នកបំពេញតាមអនុលោមភាពអគ្គិសនី 3.3 V ។ ដើម្បីបំពេញតាមការអនុលោមតាម 3.3 V នៅលើឧបករណ៍ Intel FPGA អ្នកត្រូវប្រើឧបករណ៍ផ្លាស់ប្តូរកម្រិត។ ប្រើ DC-coupled redriver ឬ retimer ជាឧបករណ៍ផ្លាស់ប្តូរកម្រិតសម្រាប់អ្នកបញ្ជូន និងអ្នកទទួល។

ឧបករណ៍អ្នកលក់ខាងក្រៅគឺ TMDS181 និង TDP158RSBT ទាំងពីរដំណើរការលើតំណភ្ជាប់ DCcoupled ។ អ្នក​ត្រូវ​ការ​ការ​ទាញ​ឡើង​ឱ្យ​បាន​ត្រឹម​ត្រូវ​នៅ​បន្ទាត់ CEC ដើម្បី​ធានា​បាន​នូវ​មុខងារ​នៅ​ពេល​ដែល​អន្តរប្រតិបត្តិការ​ជាមួយ​នឹង​ឧបករណ៍​បញ្ជា​ពី​ចម្ងាយ​របស់​អ្នក​ប្រើ​ប្រាស់​ផ្សេង​ទៀត​។ ដ្យាក្រាមគ្រោងការណ៍ Bitec ត្រូវបានបញ្ជាក់ដោយ CTS ។ ទោះជាយ៉ាងណាក៏ដោយ វិញ្ញាបនប័ត្រគឺជាក់លាក់កម្រិតផលិតផល។ អ្នករចនាវេទិកាត្រូវបានណែនាំឱ្យបញ្ជាក់ផលិតផលចុងក្រោយសម្រាប់មុខងារត្រឹមត្រូវ។

ព័ត៌មានពាក់ព័ន្ធ

• ដ្យាក្រាមគ្រោងការណ៍សម្រាប់ HSMC HDMI Daughter Card Revision 8
• ដ្យាក្រាមគំនូសតាងសម្រាប់ FMC HDMI Daughter Card Revision 11
• ដ្យាក្រាមគំនូសតាងសម្រាប់ FMC HDMI Daughter Card Revision 6

ការរកឃើញដោតក្តៅ (HPD)

សញ្ញា HPD អាស្រ័យលើសញ្ញាថាមពល +5V ចូល ឧampដូច្នេះ ម្ជុល HPD អាចត្រូវបានអះអាងតែនៅពេលដែលសញ្ញាថាមពល +5V ពីប្រភពត្រូវបានរកឃើញ។ ដើម្បីភ្ជាប់ជាមួយ FPGA អ្នកត្រូវបកប្រែសញ្ញា 5V HPD ទៅជាវ៉ុល FPGA I/Otagកម្រិត e (VCCIO) ដោយប្រើវ៉ុលtagអ្នកបកប្រែកម្រិត e ដូចជា TI TXB0102 ដែលមិនមានប្រដាប់ទប់ទាញឡើង។ ប្រភព HDMI ត្រូវការទាញសញ្ញា HPD ធ្លាក់ចុះ ដូច្នេះវាអាចធ្វើឱ្យមានភាពខុសប្លែកគ្នារវាងសញ្ញា HPD អណ្តែត និងវ៉ុលខ្ពស់tagកម្រិតសញ្ញា HPD ។ រន្ធ HDMI +5V សញ្ញាថាមពលត្រូវតែបកប្រែទៅជា FPGA I/O voltagកម្រិតអ៊ី (VCCIO) ។ សញ្ញាត្រូវតែត្រូវបានទាញចុះខ្សោយជាមួយនឹងរេស៊ីស្តង់ (10K) ដើម្បីបែងចែកសញ្ញាថាមពល +5V អណ្តែតនៅពេលដែលមិនត្រូវបានជំរុញដោយប្រភព HDMI ។ ប្រភព HDMI +5V សញ្ញាថាមពលមានការការពារបច្ចុប្បន្នមិនលើសពី 0.5A ។

HDMI Intel FPGA IP Display Channel Data Channel (DDC)

HDMI Intel FPGA IP DDC គឺផ្អែកលើសញ្ញា I2C (SCL និង SDA) ហើយត្រូវការឧបករណ៍ទប់ទល់។ ដើម្បីភ្ជាប់ជាមួយ Intel FPGA អ្នកត្រូវបកប្រែកម្រិតសញ្ញា 5V SCL និង SDA ទៅវ៉ុល FPGA I/Otagកម្រិត e (VCCIO) ដោយប្រើវ៉ុលtagអ្នកបកប្រែកម្រិត e ដូចជា TI TXS0102 ដូចដែលបានប្រើនៅក្នុងកាតកូនស្រី Bitec HDMI 2.0 ។ លេខ TI TXS0102tagឧបករណ៍បកប្រែកម្រិត e រួមបញ្ចូលគ្នានូវរេស៊ីស្តង់ទាញឡើងខាងក្នុង ដូច្នេះមិនចាំបាច់មានរេស៊ីស្តង់ទាញឡើងលើយន្តហោះទេ។

ប្រវត្តិនៃការកែប្រែឯកសារសម្រាប់ AN 837៖ ការណែនាំអំពីការរចនាសម្រាប់ HDMI Intel FPGA IP

កំណែឯកសារ	ការផ្លាស់ប្តូរ
2019.01.28	ប្តូរឈ្មោះ HDMI IP ទៅតាមការប្តូរឈ្មោះរបស់ Intel។ បានបន្ថែម ដ្យាក្រាមគ្រោងការណ៍ ផ្នែកដែលពិពណ៌នាអំពីដ្យាក្រាមគ្រោងការណ៍ Bitec ដែលប្រើជាមួយក្រុមប្រឹក្សា Intel FPGA ។ បានបន្ថែមតំណភ្ជាប់ទៅដ្យាក្រាមគ្រោងការណ៍សម្រាប់ការកែប្រែកាតកូនស្រី Bitec FMC HDMI 11 ។ បានបន្ថែមគន្លឹះរចនាបន្ថែមទៀតនៅក្នុង ការណែនាំអំពីការរចនាបន្ទះ HDMI Intel FPGA IP ផ្នែក។

 

កាលបរិច្ឆេទ	កំណែ	ការផ្លាស់ប្តូរ
ខែមករា ឆ្នាំ 2018	2018.01.22	ការចេញផ្សាយដំបូង។ ចំណាំ៖ ឯកសារនេះមានការណែនាំអំពីការរចនា HDMI Intel FPGA ដែលត្រូវបានដកចេញពី AN 745: ការណែនាំអំពីការរចនាសម្រាប់ចំណុចប្រទាក់ DisplayPort និង HDMI ហើយបានប្តូរឈ្មោះ AN 745: ការណែនាំអំពីការរចនាសម្រាប់ Intel FPGA DisplayPort Interface ។

សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel Corporation ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានានូវដំណើរការនៃផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃលក្ខណៈបច្ចេកទេសឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។

ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានអះអាងថាជាកម្មសិទ្ធិរបស់អ្នកដទៃ។

លេខសម្គាល់៖ 683677
កំណែ៖ ៨៦៦-៤៤៧-២១៩៤

ឯកសារ/ធនធាន

ការណែនាំអំពីការរចនា intel AN 837 សម្រាប់ HDMI FPGA IP [pdf] ការណែនាំអ្នកប្រើប្រាស់ ការណែនាំអំពីការរចនា AN 837 សម្រាប់ HDMI FPGA IP, AN 837, ការណែនាំអំពីការរចនាសម្រាប់ HDMI FPGA IP, គោលការណ៍ណែនាំសម្រាប់ IP HDMI FPGA IP, HDMI FPGA IP

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់