HDMI FPGA IP용 인텔 AN 837 설계 지침
HDMI 인텔® FPGA IP에 대한 설계 지침
설계 지침은 FPGA 장치를 사용하여 HDMI(High-Definition Multimedia Interface) Intel FPGA IP를 구현하는 데 도움이 됩니다. 이러한 지침은 HDMI 인텔® FPGA IP 비디오 인터페이스용 보드 설계를 용이하게 합니다.
- HDMI Intel FPGA IP 사용 설명서
- 안 745: Intel FPGA DisplayPort 인터페이스에 대한 설계 지침
HDMI 인텔 FPGA IP 설계 지침
HDMI Intel FPGA 인터페이스에는 TMDS(Transition Minimized Differential Signaling) 데이터 및 클록 채널이 있습니다. 이 인터페이스는 또한 VESA(Video Electronics Standards Association) DDC(디스플레이 데이터 채널)를 전달합니다. TMDS 채널은 비디오, 오디오 및 보조 데이터를 전달합니다. DDC는 I2C 프로토콜을 기반으로 합니다. HDMI Intel FPGA IP 코어는 DDC를 사용하여 EDID(Extended Display Identification Data)를 읽고 HDMI 소스와 싱크 간에 구성 및 상태 정보를 교환합니다.
HDMI 인텔 FPGA IP 보드 설계 팁
HDMI Intel FPGA IP 시스템을 설계할 때 다음 보드 설계 팁을 고려하십시오.
- 트레이스당 XNUMX개 이하의 비아를 사용하고 비아 스텁을 피하십시오.
- 차동 쌍 임피던스를 커넥터 및 케이블 어셈블리의 임피던스와 일치시킵니다(100ohm ±10%).
- TMDS 신호 스큐 요구 사항을 충족하도록 쌍 간 및 쌍 내 스큐 최소화
- 하부 평면의 틈 위로 차동 쌍을 라우팅하지 마십시오.
- 표준 고속 PCB 설계 사례 사용
- 레벨 시프터를 사용하여 TX 및 RX 모두에서 전기 규정 준수 충족
- HDMI 2용 Cat2.0 케이블과 같은 견고한 케이블 사용
개략도
제공된 링크의 Bitec 도식 다이어그램은 Intel FPGA 개발 보드의 토폴로지를 보여줍니다. HDMI 2.0 링크 토폴로지를 사용하려면 3.3V 전기 규정 준수를 충족해야 합니다. Intel FPGA 장치에서 3.3V 준수를 충족하려면 레벨 시프터를 사용해야 합니다. DC 결합 리드라이버 또는 리타이머를 송신기 및 수신기용 레벨 시프터로 사용하십시오.
외부 공급업체 장치는 TMDS181 및 TDP158RSBT이며 둘 다 DCcoupled 링크에서 실행됩니다. 다른 소비자 원격 제어 장치와 상호 운용할 때 기능을 보장하려면 CEC 라인에서 적절한 풀업이 필요합니다. Bitec 회로도는 CTS 인증을 받았습니다. 그러나 인증은 제품 수준에 따라 다릅니다. 플랫폼 설계자는 최종 제품이 제대로 작동하는지 인증하는 것이 좋습니다.
관련 정보
- HSMC HDMI 도터 카드 개정판 8의 개략도
- FMC HDMI 도터 카드 개정판 11의 개략도
- FMC HDMI 도터 카드 개정판 6의 개략도
핫 플러그 감지(HPD)
HPD 신호는 들어오는 +5V 전원 신호에 따라 달라집니다.amp즉, 소스에서 +5V 전원 신호가 감지된 경우에만 HPD 핀이 활성화될 수 있습니다. FPGA와 인터페이스하려면 5V HPD 신호를 FPGA I/O 볼륨으로 변환해야 합니다.tage 레벨(VCCIO), vol 사용tag풀업 저항이 통합되지 않은 TI TXB0102와 같은 e 레벨 변환기. HDMI 소스는 플로팅 HPD 신호와 높은 볼륨을 안정적으로 구분할 수 있도록 HPD 신호를 풀다운해야 합니다.tage 레벨 HPD 신호. HDMI 싱크 +5V 전원 신호는 FPGA I/O 볼륨으로 변환되어야 합니다.tage 레벨(VCCIO). 신호는 HDMI 소스에 의해 구동되지 않을 때 플로팅 +10V 전원 신호를 구별하기 위해 저항기(5K)로 약하게 풀다운되어야 합니다. HDMI 소스 +5V 전원 신호는 0.5A 이하의 과전류 보호 기능이 있습니다.
HDMI 인텔 FPGA IP 디스플레이 데이터 채널(DDC)
HDMI Intel FPGA IP DDC는 I2C 신호(SCL 및 SDA)를 기반으로 하며 풀업 저항이 필요합니다. Intel FPGA와 인터페이스하려면 5V SCL 및 SDA 신호 레벨을 FPGA I/O 볼륨으로 변환해야 합니다.tag볼륨을 사용하는 e 레벨(VCCIO)tagBitec HDMI 0102 도터 카드에 사용되는 TI TXS2.0와 같은 레벨 변환기. TI TXS0102 볼륨tag레벨 변환기 장치는 내부 풀업 저항을 통합하므로 온보드 풀업 저항이 필요하지 않습니다.
AN 837에 대한 문서 개정 내역: HDMI Intel FPGA IP에 대한 설계 지침
| 문서 버전 | 변화 |
| 2019.01.28 |
|
| 날짜 | 버전 | 변화 |
| 2018년 XNUMX월 | 2018.01.22 | 최초 출시.
참고: 이 문서에는 AN 745: DisplayPort 및 HDMI 인터페이스에 대한 설계 지침에서 제거되고 AN 745: Intel FPGA DisplayPort 인터페이스에 대한 설계 지침에서 이름이 변경된 HDMI Intel FPGA 설계 지침이 포함되어 있습니다. |
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 FPGA 및 반도체 제품의 성능을 Intel의 표준 보증에 따라 현재 사양으로 보증하지만 언제든지 통지 없이 모든 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.
다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.
ID: 683677
버전: 2019-01-28
문서 / 리소스
 |
HDMI FPGA IP용 인텔 AN 837 설계 지침 [PDF 파일] 사용자 가이드 HDMI FPGA IP용 AN 837 설계 가이드라인, AN 837, HDMI FPGA IP용 설계 가이드라인, HDMI FPGA IP용 가이드라인, HDMI FPGA IP |
