Panduan Desain intel AN 837 untuk HDMI FPGA IP
Pedoman Desain untuk HDMI Intel® FPGA IP
Panduan desain membantu Anda mengimplementasikan High-Definition Multimedia Interface (HDMI) IP Intel FPGA menggunakan perangkat FPGA. Pedoman ini memfasilitasi desain papan untuk antarmuka video HDMI Intel® FPGA IP.
- Panduan Pengguna HDMI Intel FPGA IP
- SEBUAH 745: Panduan Desain untuk Intel FPGA DisplayPort Interface
Pedoman Desain IP HDMI Intel FPGA
Antarmuka HDMI Intel FPGA memiliki saluran data dan clock Transition Minimized Differential Signaling (TMDS). Antarmukanya juga mengusung Video Electronics Standards Association (VESA) Display Data Channel (DDC). Saluran TMDS membawa data video, audio, dan tambahan. DDC didasarkan pada protokol I2C. Inti HDMI Intel FPGA IP menggunakan DDC untuk membaca Extended Display Identification Data (EDID) dan bertukar informasi konfigurasi dan status antara sumber dan sink HDMI.
Tips Desain Papan Intel FPGA IP HDMI
Saat Anda mendesain sistem HDMI Intel FPGA IP, pertimbangkan tip desain papan berikut.
- Gunakan tidak lebih dari dua vias per jejak dan hindari melalui bertopik
- Cocokkan impedansi pasangan diferensial dengan impedansi konektor dan rakitan kabel (100 ohm ±10%)
- Minimalkan kemiringan antar-pasangan dan intra-pasangan untuk memenuhi persyaratan kemiringan sinyal TMDS
- Hindari merutekan pasangan diferensial melalui celah di bidang bawah
- Gunakan praktik desain PCB kecepatan tinggi standar
- Gunakan pemindah level untuk memenuhi kepatuhan kelistrikan di TX dan RX
- Gunakan kabel yang kuat, seperti kabel Cat2 untuk HDMI 2.0
Diagram Skema
Diagram skematik Bitec di tautan yang disediakan mengilustrasikan topologi untuk papan pengembangan Intel FPGA. Menggunakan topologi tautan HDMI 2.0 mengharuskan Anda memenuhi kepatuhan kelistrikan 3.3 V. Untuk memenuhi kepatuhan 3.3 V pada perangkat Intel FPGA, Anda perlu menggunakan level shifter. Gunakan redriver atau retimer DC-coupled sebagai pemindah level untuk pemancar dan penerima.
Perangkat vendor eksternal adalah TMDS181 dan TDP158RSBT, keduanya berjalan pada tautan DCcoupled. Anda memerlukan pull-up yang tepat di jalur CEC untuk memastikan fungsionalitas saat beroperasi dengan perangkat remote control konsumen lainnya. Diagram skematik Bitec bersertifikat CTS. Sertifikasi adalah, bagaimanapun, tingkat produk tertentu. Perancang platform disarankan untuk mengesahkan produk akhir untuk fungsionalitas yang tepat.
Informasi Terkait
- Diagram Skema Revisi Kartu Putri HSMC HDMI 8
- Diagram Skema untuk Revisi Kartu Putri FMC HDMI 11
- Diagram Skema untuk Revisi Kartu Putri FMC HDMI 6
Deteksi Hot-Plug (HPD)
Sinyal HPD bergantung pada sinyal Daya +5V yang masuk, misalnyaample, pin HPD dapat dinyatakan hanya ketika sinyal Daya +5V dari sumber terdeteksi. Untuk berinteraksi dengan FPGA, Anda perlu menerjemahkan sinyal 5V HPD ke FPGA I/O vol.tage level (VCCIO), menggunakan voltage level translator seperti TI TXB0102, yang tidak memiliki resistor pull-up terintegrasi. Sumber HDMI perlu menurunkan sinyal HPD agar dapat membedakan secara andal antara sinyal HPD mengambang dan sinyal HPD vol tinggi.tage level sinyal HPD. Sink HDMI +5V Sinyal daya harus diterjemahkan ke FPGA I/O voltage tingkat (VCCIO). Sinyal harus ditarik secara lemah dengan resistor (10K) untuk membedakan sinyal Daya +5V mengambang saat tidak digerakkan oleh sumber HDMI. Sumber HDMI +5V Sinyal daya memiliki perlindungan arus berlebih tidak lebih dari 0.5A.
Saluran Data Tampilan HDMI Intel FPGA IP (DDC)
HDMI Intel FPGA IP DDC didasarkan pada sinyal I2C (SCL dan SDA) dan memerlukan resistor pull-up. Untuk berinteraksi dengan Intel FPGA, Anda perlu menerjemahkan level sinyal 5V SCL dan SDA ke FPGA I/O vol.tage level (VCCIO) menggunakan voltage level translator, seperti TI TXS0102 seperti yang digunakan dalam kartu putri Bitec HDMI 2.0. TI TXS0102 voltagPerangkat penerjemah level mengintegrasikan resistor pull-up internal sehingga tidak diperlukan resistor pull-up terpasang.
Riwayat Revisi Dokumen untuk AN 837: Panduan Desain untuk HDMI Intel FPGA IP
| Versi Dokumen | Perubahan |
| 2019.01.28 |
|
| Tanggal | Versi | Perubahan |
| Januari 2018 | 2018.01.22 | Rilis awal.
Catatan: Dokumen ini berisi panduan desain HDMI Intel FPGA yang dihapus dari AN 745: Panduan Desain untuk Antarmuka DisplayPort dan HDMI dan berganti nama menjadi AN 745: Panduan Desain untuk Antarmuka DisplayPort Intel FPGA. |
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin performa produk FPGA dan semikonduktornya sesuai spesifikasi saat ini sesuai dengan garansi standar Intel, tetapi berhak mengubah produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum memesan produk atau layanan.
Nama dan merek lain dapat diklaim sebagai milik orang lain.
PENGENAL: 683677
Versi: Telepon: 2019-01-28
Dokumen / Sumber Daya
 |
Panduan Desain intel AN 837 untuk HDMI FPGA IP [Bahasa Indonesia:] Panduan Pengguna Panduan Desain AN 837 untuk IP HDMI FPGA, AN 837, Panduan Desain untuk IP HDMI FPGA, Panduan untuk IP HDMI FPGA, IP HDMI FPGA |
