intel AN 837 Design Guidelines for HDMI FPGA IP
Οδηγίες σχεδίασης για HDMI Intel® FPGA IP
Οι οδηγίες σχεδίασης σάς βοηθούν να εφαρμόσετε τις IP της Intel FPGA της διεπαφής πολυμέσων υψηλής ευκρίνειας (HDMI) χρησιμοποιώντας συσκευές FPGA. Αυτές οι οδηγίες διευκολύνουν τα σχέδια πλακέτας για τις διεπαφές βίντεο HDMI Intel® FPGA IP.
- Οδηγός χρήσης HDMI Intel FPGA IP
- AN 745: Οδηγίες σχεδίασης για διεπαφή Intel FPGA DisplayPort
Οδηγίες σχεδίασης HDMI Intel FPGA IP
Η διεπαφή HDMI Intel FPGA διαθέτει δεδομένα και κανάλια ρολογιού ελαχιστοποιημένης διαφορικής σηματοδότησης μετάβασης (TMDS). Η διεπαφή φέρει επίσης ένα Κανάλι Δεδομένων Εμφάνισης (DDC) Video Electronics Standards Association (VESA). Τα κανάλια TMDS μεταφέρουν βίντεο, ήχο και βοηθητικά δεδομένα. Το DDC βασίζεται στο πρωτόκολλο I2C. Ο πυρήνας HDMI Intel FPGA IP χρησιμοποιεί το DDC για την ανάγνωση δεδομένων εκτεταμένης αναγνώρισης οθόνης (EDID) και την ανταλλαγή πληροφοριών διαμόρφωσης και κατάστασης μεταξύ μιας πηγής HDMI και του νεροχύτη.
Συμβουλές σχεδίασης πλακέτας HDMI Intel FPGA IP
Όταν σχεδιάζετε το σύστημα HDMI Intel FPGA IP, λάβετε υπόψη τις παρακάτω συμβουλές σχεδίασης πλακέτας.
- Χρησιμοποιήστε όχι περισσότερες από δύο ράβδους ανά ίχνος και αποφύγετε τις διόδους
- Αντιστοιχίστε τη σύνθετη αντίσταση του διαφορικού ζεύγους με την αντίσταση του συγκροτήματος συνδετήρα και καλωδίου (100 ohm ±10%)
- Ελαχιστοποιήστε την κλίση μεταξύ ζευγών και εντός ζευγών για να ικανοποιήσετε την απαίτηση λοξής σήματος TMDS
- Αποφύγετε τη δρομολόγηση ενός διαφορικού ζεύγους πάνω από ένα κενό στο κάτω επίπεδο
- Χρησιμοποιήστε τυπικές πρακτικές σχεδιασμού PCB υψηλής ταχύτητας
- Χρησιμοποιήστε μετατοπιστές στάθμης για να ικανοποιήσετε την ηλεκτρική συμμόρφωση τόσο στο TX όσο και στο RX
- Χρησιμοποιήστε στιβαρά καλώδια, όπως καλώδιο Cat2 για HDMI 2.0
Σχηματικά Διαγράμματα
Τα σχηματικά διαγράμματα Bitec στους παρεχόμενους συνδέσμους απεικονίζουν την τοπολογία για τις πλακέτες ανάπτυξης Intel FPGA. Η χρήση της τοπολογίας ζεύξης HDMI 2.0 απαιτεί να πληροίτε την ηλεκτρική συμμόρφωση 3.3 V. Για να ικανοποιήσετε τη συμμόρφωση 3.3 V σε συσκευές Intel FPGA, πρέπει να χρησιμοποιήσετε έναν μετατοπιστή στάθμης. Χρησιμοποιήστε έναν επαναληπτικό οδηγό ή έναν επαναληπτικό ρυθμιστή DC ως μετατοπιστή στάθμης για τον πομπό και τον δέκτη.
Οι συσκευές εξωτερικού προμηθευτή είναι TMDS181 και TDP158RSBT, και οι δύο λειτουργούν σε συνδέσμους DCcoupled. Χρειάζεστε ένα σωστό pull-up στις γραμμές CEC για να διασφαλίσετε τη λειτουργικότητα κατά τη διαλειτουργικότητα με άλλες συσκευές τηλεχειρισμού καταναλωτών. Τα σχηματικά διαγράμματα Bitec είναι πιστοποιημένα με CTS. Ωστόσο, η πιστοποίηση είναι συγκεκριμένη σε επίπεδο προϊόντος. Συνιστάται στους σχεδιαστές της πλατφόρμας να πιστοποιούν το τελικό προϊόν για σωστή λειτουργικότητα.
Σχετικές Πληροφορίες
- Σχηματικό διάγραμμα για HSMC HDMI Daughter Card Revision 8
- Σχηματικό διάγραμμα για FMC HDMI Daughter Card Revision 11
- Σχηματικό διάγραμμα για FMC HDMI Daughter Card Revision 6
Ανίχνευση Hot-Plug (HPD)
Το σήμα HPD εξαρτάται από το εισερχόμενο σήμα ισχύος +5V, π.χampΛοιπόν, η ακίδα HPD μπορεί να τοποθετηθεί μόνο όταν ανιχνευτεί το σήμα ισχύος +5V από την πηγή. Για διασύνδεση με ένα FPGA, πρέπει να μεταφράσετε το σήμα 5V HPD στο FPGA I/O voltage επίπεδο (VCCIO), χρησιμοποιώντας έναν τόμtagΜεταφραστής επιπέδου e, όπως το TI TXB0102, που δεν έχει ενσωματωμένες αντιστάσεις έλξης. Μια πηγή HDMI πρέπει να τραβήξει προς τα κάτω το σήμα HPD έτσι ώστε να μπορεί να διαφοροποιήσει αξιόπιστα μεταξύ ενός αιωρούμενου σήματος HPD και ενός σήματος υψηλής έντασηςtagΣήμα HPD επιπέδου ε. Ένα σήμα HDMI sink +5V Power πρέπει να μεταφραστεί σε FPGA I/O voltagε επίπεδο (VCCIO). Το σήμα πρέπει να τραβηχτεί ασθενώς προς τα κάτω με μια αντίσταση (10K) για να διαφοροποιηθεί ένα αιωρούμενο σήμα ισχύος +5V όταν δεν οδηγείται από πηγή HDMI. Ένα σήμα τροφοδοσίας πηγής HDMI +5V έχει προστασία από υπερένταση όχι μεγαλύτερη από 0.5A.
HDMI Intel FPGA IP Display Channel Data (DDC)
Το HDMI Intel FPGA IP DDC βασίζεται στα σήματα I2C (SCL και SDA) και απαιτεί αντιστάσεις έλξης. Για διασύνδεση με ένα Intel FPGA, πρέπει να μεταφράσετε το επίπεδο σήματος 5V SCL και SDA στο FPGA I/O voltage επίπεδο (VCCIO) χρησιμοποιώντας έναν τόμtagμεταφραστής επιπέδου e, όπως το TI TXS0102 όπως χρησιμοποιείται στη θυγατρική κάρτα Bitec HDMI 2.0. Το TI TXS0102 voltagΗ συσκευή μεταφραστή επιπέδου e ενσωματώνει εσωτερικές αντιστάσεις έλξης, έτσι ώστε να μην χρειάζονται ενσωματωμένες αντιστάσεις έλξης.
Ιστορικό αναθεωρήσεων εγγράφων για AN 837: Οδηγίες σχεδίασης για HDMI Intel FPGA IP
| Έκδοση εγγράφου | Αλλαγές |
| 2019.01.28 |
|
| Ημερομηνία | Εκδοχή | Αλλαγές |
| Ιανουάριος 2018 | 2018.01.22 | Αρχική έκδοση.
Σημείωση: Αυτό το έγγραφο περιέχει οδηγίες σχεδίασης HDMI Intel FPGA που αφαιρέθηκαν από το AN 745: Οδηγίες σχεδίασης για διεπαφές DisplayPort και HDMI και μετονομάστηκαν σε AN 745: Οδηγίες σχεδίασης για διεπαφή Intel FPGA DisplayPort. |
Intel Corporation. Με την επιφύλαξη παντός δικαιώματος. Η ονομασία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.
Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία άλλων.
ΤΑΥΤΟΤΗΤΑ: 683677
Εκδοχή: 2019-01-28
Έγγραφα / Πόροι
 |
intel AN 837 Design Guidelines for HDMI FPGA IP [pdf] Οδηγός χρήστη AN 837 Design Guidelines for HDMI FPGA IP, AN 837, Design Guidelines for HDMI FPGA IP, Guidelines for HDMI FPGA IP, HDMI FPGA IP |
