Intel AN 837 Wytyczne projektowe dla HDMI FPGA IP
Wytyczne projektowe dla HDMI Intel® FPGA IP
Wytyczne projektowe pomogą Ci zaimplementować interfejsy multimedialne High-Definition Multimedia Interface (HDMI) Intel FPGA IP przy użyciu urządzeń FPGA. Te wytyczne ułatwiają projektowanie płyt dla interfejsów wideo HDMI Intel® FPGA IP.
- Podręcznik użytkownika HDMI Intel FPGA IP
- 745: Wytyczne projektowe dla interfejsu Intel FPGA DisplayPort
Wytyczne projektowe HDMI Intel FPGA IP
Interfejs HDMI Intel FPGA ma kanały danych i zegara Transition Minimized Differential Signaling (TMDS). Interfejs obsługuje również kanał danych wyświetlania (DDC) Video Electronics Standards Association (VESA). Kanały TMDS przenoszą dane wideo, audio i pomocnicze. DDC jest oparty na protokole I2C. Rdzeń HDMI Intel FPGA IP wykorzystuje DDC do odczytywania rozszerzonych danych identyfikacyjnych wyświetlacza (EDID) oraz wymiany informacji o konfiguracji i statusie między źródłem a odbiornikiem HDMI.
Wskazówki dotyczące projektowania płyt HDMI Intel FPGA IP
Podczas projektowania systemu HDMI Intel FPGA IP należy wziąć pod uwagę następujące wskazówki dotyczące projektowania płyt głównych.
- Używaj nie więcej niż dwóch przelotek na ścieżkę i unikaj odgałęzień
- Dopasuj impedancję pary różnicowej do impedancji zespołu złącza i kabla (100 omów ±10%)
- Zminimalizuj pochylenie między parami i wewnątrz pary, aby spełnić wymagania dotyczące pochylenia sygnału TMDS
- Unikaj prowadzenia pary różnicowej nad szczeliną w dolnej płaszczyźnie
- Korzystaj ze standardowych praktyk szybkiego projektowania PCB
- Użyj przesuwników poziomu, aby zapewnić zgodność elektryczną zarówno w TX, jak i RX
- Użyj wytrzymałych kabli, takich jak kabel Cat2 dla HDMI 2.0
Schematy
Schematyczne diagramy Bitec w podanych linkach ilustrują topologię płyt rozwojowych Intel FPGA. Korzystanie z topologii łącza HDMI 2.0 wymaga przestrzegania zgodności elektrycznej 3.3 V. Aby zapewnić zgodność z napięciem 3.3 V w urządzeniach Intel FPGA, należy użyć przesuwnika poziomów. Użyj redrivera lub retimera sprzężonego z prądem stałym jako przesuwnika poziomu dla nadajnika i odbiornika.
Zewnętrznymi urządzeniami dostawcy są TMDS181 i TDP158RSBT, oba działające na łączach DCcoupled. Potrzebujesz odpowiedniego podciągnięcia na liniach CEC, aby zapewnić funkcjonalność podczas współpracy z innymi konsumenckimi urządzeniami do zdalnego sterowania. Schematy ideowe firmy Bitec posiadają certyfikat CTS. Certyfikacja jest jednak specyficzna dla poziomu produktu. Projektantom platform zaleca się certyfikację końcowego produktu pod kątem prawidłowej funkcjonalności.
Informacje powiązane
- Schemat ideowy karty córki HSMC HDMI w wersji 8
- Schemat ideowy karty córki FMC HDMI w wersji 11
- Schemat ideowy karty córki FMC HDMI w wersji 6
Wykrywanie wtyczki podczas pracy (HPD)
Sygnał HPD zależy od przychodzącego sygnału zasilania +5V, npample, pin HPD może być potwierdzony tylko wtedy, gdy wykryty zostanie sygnał zasilania +5V ze źródła. Aby połączyć się z FPGA, musisz przetłumaczyć sygnał 5 V HPD na FPGA I/O voltagPoziom e (VCCIO), używając objtagTranslator poziomów, taki jak TI TXB0102, który nie ma zintegrowanych rezystorów podciągających. Źródło HDMI musi obniżyć sygnał HPD, aby móc niezawodnie rozróżnić pływający sygnał HPD od sygnału o wysokiej głośnościtagPoziom sygnału HPD. Zlew HDMI +5V Sygnał zasilania musi zostać przetłumaczony na FPGA I/O voltagpoziom (VCCIO). Sygnał musi być słabo obciążony rezystorem (10 K), aby rozróżnić płynny sygnał zasilania +5 V, gdy nie jest zasilany przez źródło HDMI. Źródło HDMI +5V sygnał zasilania ma zabezpieczenie nadprądowe nie większe niż 0.5A.
HDMI Intel FPGA IP Kanał danych wyświetlacza (DDC)
HDMI Intel FPGA IP DDC jest oparty na sygnałach I2C (SCL i SDA) i wymaga rezystorów podciągających. Aby połączyć się z Intel FPGA, musisz przetłumaczyć poziom sygnału 5V SCL i SDA na FPGA I/O voltagPoziom e (VCCIO) za pomocą objtagTranslator poziomów, taki jak TI TXS0102 używany w karcie córki Bitec HDMI 2.0. TI TXS0102 objtagTranslator poziomów zawiera wewnętrzne rezystory podciągające, dzięki czemu nie są potrzebne żadne wbudowane rezystory podciągające.
Historia zmian dokumentu dla AN 837: Wytyczne projektowe dla HDMI Intel FPGA IP
| Wersja dokumentu | Zmiany |
| 2019.01.28 |
|
| Data | Wersja | Zmiany |
| Styczeń 2018 | 2018.01.22 | Pierwsze wydanie.
Uwaga: ten dokument zawiera wytyczne projektowe HDMI Intel FPGA, które zostały usunięte z AN 745: Wytyczne projektowe dla interfejsów DisplayPort i HDMI i przemianowane na AN 745: Wytyczne projektowe dla interfejsu Intel FPGA DisplayPort. |
Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i produktów półprzewodnikowych zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian we wszelkich produktach i usługach w dowolnym czasie i bez powiadomienia. Firma Intel nie przyjmuje żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klientom firmy Intel zaleca się uzyskanie najnowszej wersji specyfikacji urządzenia przed poleganiem na opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi.
Inne nazwy i marki mogą być własnością osób trzecich.
ID: 683677
Wersja: 2019-01-28
Dokumenty / Zasoby
 |
Intel AN 837 Wytyczne projektowe dla HDMI FPGA IP [plik PDF] Instrukcja użytkownika AN 837 Wytyczne projektowe dla HDMI FPGA IP, AN 837, Wytyczne projektowe dla HDMI FPGA IP, Wytyczne dla HDMI FPGA IP, HDMI FPGA IP |
