Intel AN 837 Linee guida di cuncepimentu per HDMI FPGA IP
Linee guida di cuncepimentu per HDMI Intel® FPGA IP
E linee guida di cuncepimentu vi aiutanu à implementà l'Interfaccia Multimediale d'Alta Definizione (HDMI) Intel FPGA IPs cù i dispositi FPGA. Queste linee guida facilitanu i disinni di schede per l'interfacce video HDMI Intel® FPGA IP.
- HDMI Intel FPGA IP User Guide
- AN 745: Linee guida di cuncepimentu per l'interfaccia Intel FPGA DisplayPort
HDMI Intel FPGA IP Design Guidelines
L'interfaccia HDMI Intel FPGA hà una Transition Minimized Differential Signaling (TMDS) di dati è canali di clock. L'interfaccia porta ancu una Video Electronics Standards Association (VESA) Display Data Channel (DDC). I canali TMDS portanu video, audio è dati ausiliari. U DDC hè basatu annantu à u protocolu I2C. U core HDMI Intel FPGA IP utilizeghja u DDC per leghje Dati d'identificazione di Display Extended (EDID) è scambià a cunfigurazione è l'infurmazioni di statutu trà una fonte HDMI è un lavabo.
HDMI Intel FPGA IP Board Design Tips
Quandu si cuncepisce u vostru sistema HDMI Intel FPGA IP, cunzidira i seguenti cunsiglii di cuncepimentu di a scheda.
- Aduprate micca più di dui vias per traccia è evite via stubs
- Adapte l'impedenza di coppia differenziale à l'impedenza di u connettore è l'assemblea di u cable (100 ohm ± 10%)
- Minimizà l'inclinazione inter-pair è intra-pair per risponde à u requisitu di skew di signale TMDS
- Evite di indirizzà un paru differenziale annantu à un spaziu in u pianu sottu
- Aduprate pratiche standard di cuncepimentu di PCB à alta velocità
- Aduprate i cambiamenti di livellu per scuntrà a conformità elettrica sia in TX sia in RX
- Aduprate cavi robusti, cum'è u cable Cat2 per HDMI 2.0
Diagrammi Schematic
I diagrammi schematici Bitec in i ligami furniti illustranu a topologia per i pannelli di sviluppu Intel FPGA. Utilizà a topologia di ligame HDMI 2.0 richiede di risponde à a conformità elettrica di 3.3 V. Per scuntrà u rispettu di 3.3 V in i dispositi Intel FPGA, avete bisognu di utilizà un shifter di livellu. Aduprate un redriver o retimer accoppiatu à DC cum'è u shifter di livellu per u trasmettitore è u ricevitore.
I dispusitivi di venditori esterni sò TMDS181 è TDP158RSBT, tramindui in esecuzione nantu à ligami DCcoupled. Avete bisognu di un pull-up propiu à e linee CEC per assicurà a funziunalità quandu inter-operate cù altri dispositi di cuntrollu remoto di u cunsumadore. I diagrammi schematici Bitec sò certificati CTS. A certificazione hè, però, specificu à u livellu di u produttu. I diseggiani di a piattaforma sò cunsigliati di certificà u pruduttu finali per a funziunalità propria.
Information Related
- Schematic Schematic for HSMC HDMI Daughter Card Revision 8
- Schematic Schematic for FMC HDMI Daughter Card Revision 11
- Schematic Schematic for FMC HDMI Daughter Card Revision 6
Rilevazione Hot-Plug (HPD)
U signale HPD dipende da u signale Power + 5V entrante, per esample, u pin HPD pò esse affirmatu solu quandu u signale Power + 5V da a surgente hè rilevatu. Per interfaccia cù un FPGA, avete bisognu di traduce u signale HPD 5V à u vol I/O FPGA.tage level (VCCIO), utilizendu un voltage traduttore di livellu cum'è TI TXB0102, chì ùn hà micca resistori pull-up integrati. Una fonte HDMI hà bisognu à abbassà u signalu HPD in modu chì pò differenze in modu affidabile trà un signalu HPD flottante è un altu vol.tagSegnale HPD di livellu e. Un signalu HDMI + 5V Power deve esse traduttu in FPGA I/O voltage livellu (VCCIO). U signale deve esse debbuli tiratu cù un resistore (10K) per diferenze un signalu flottante + 5V Power quandu ùn hè micca guidatu da una fonte HDMI. Un signalu HDMI + 5V Power hà una prutezzione di più di 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
L'HDMI Intel FPGA IP DDC hè basatu annantu à i segnali I2C (SCL è SDA) è necessitanu resistori pull-up. Per interfaccia cù un FPGA Intel, avete bisognu di traduce u nivellu di signale 5V SCL è SDA à u vol I/O FPGA.tage level (VCCIO) utilizendu un voltage traduttore di livellu, cum'è TI TXS0102 cum'è utilizatu in a carta figlia Bitec HDMI 2.0. U TI TXS0102 voltagU dispusitivu di traduttore di livellu integra resistori di pull-up interni in modu chì ùn ci hè micca bisognu di resistori di pull-up à bordu.
Storia di Revisione di Documentu per AN 837: Linee di Disegnu per HDMI Intel FPGA IP
| Versione di documentu | Cambiamenti |
| 2019.01.28 |
|
| Data | Versione | Cambiamenti |
| ghjennaghju 2018 | 2018.01.22 | Liberazione iniziale.
Nota: Stu documentu cuntene linee guida di cuncepimentu di HDMI Intel FPGA chì sò state eliminate da AN 745: Linee guida di cuncepimentu per Interfacce DisplayPort è HDMI è rinominate AN 745: Linee guida di cuncepimentu per l'interfaccia Intel FPGA DisplayPort. |
Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritti quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti di Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di confià nantu à qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.
Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.
ID: 683677
Versione: 2019-01-28
Documenti / Risorse
 |
Intel AN 837 Linee guida di cuncepimentu per HDMI FPGA IP [pdfGuida di l'utente AN 837 Linee guida di progettazione per HDMI FPGA IP, AN 837, Linee guida di progettazione per HDMI FPGA IP, Linee guida per HDMI FPGA IP, HDMI FPGA IP |
