Intel AN 837 Кіраўніцтва па распрацоўцы для HDMI FPGA IP
Кіраўніцтва па праектаванні для HDMI Intel® FPGA IP
Рэкамендацыі па распрацоўцы дапамогуць вам рэалізаваць IP-адрасы Intel FPGA для мультымедыйнага інтэрфейсу высокай выразнасці (HDMI) з дапамогай прылад FPGA. Гэтыя рэкамендацыі палягчаюць праектаванне плат для IP-відэаінтэрфейсаў HDMI Intel® FPGA.
- Кіраўніцтва карыстальніка HDMI Intel FPGA IP
- AN 745: Кіраўніцтва па распрацоўцы інтэрфейсу Intel FPGA DisplayPort
HDMI Intel FPGA IP Кіраўніцтва па распрацоўцы
Інтэрфейс HDMI Intel FPGA мае каналы даных і тактавыя каналы з мінімалізаванай дыферэнцыяльнай сігналізацыяй пераходу (TMDS). Інтэрфейс таксама мае канал дысплея дадзеных (DDC) Асацыяцыі стандартаў відэаэлектронікі (VESA). Каналы TMDS перадаюць відэа, аўдыё і дапаможныя дадзеныя. DDC заснаваны на пратаколе I2C. Ядро HDMI Intel FPGA IP выкарыстоўвае DDC для чытання пашыраных ідэнтыфікацыйных даных дысплея (EDID) і абмену інфармацыяй аб канфігурацыі і стане паміж крыніцай HDMI і прыёмнікам.
Парады па дызайне платы IP Intel FPGA HDMI
Калі вы распрацоўваеце IP-сістэму HDMI Intel FPGA, улічыце наступныя парады па дызайне платы.
- Выкарыстоўвайце не больш за два адтуліны на трасу і пазбягайце заглушак
- Супастаўце імпеданс дыферэнцыяльнай пары з імпедансам раздыма і кабеля (100 Ом ±10%)
- Мінімізуйце перакос паміж парамі і ўнутры пар, каб адпавядаць патрабаванням да перакосу сігналу TMDS
- Пазбягайце пракладкі дыферэнцыяльнай пары праз зазор у ніжняй плоскасці
- Выкарыстоўвайце стандартныя метады праектавання высакахуткасных друкаваных плат
- Выкарыстоўвайце пераключальнікі ўзроўню, каб адпавядаць патрабаванням электрычнасці як на TX, так і на RX
- Выкарыстоўвайце надзейныя кабелі, такія як кабель Cat2 для HDMI 2.0
Прынцыповыя схемы
Прынцыповыя дыяграмы Bitec па прадстаўленых спасылках ілюструюць тапалогію плат распрацоўкі Intel FPGA. Выкарыстанне тапалогіі злучэння HDMI 2.0 патрабуе ад вас электрычнай адпаведнасці 3.3 В. Каб адпавядаць патрабаванням 3.3 В на прыладах Intel FPGA, неабходна выкарыстоўваць пераключальнік узроўняў. У якасці пераключальніка ўзроўню для перадатчыка і прымача выкарыстоўвайце рэдрайвер або рэтаймер са спалучэннем пастаяннага току.
Знешнімі прыладамі пастаўшчыкоў з'яўляюцца TMDS181 і TDP158RSBT, абедзве працуюць па DCcoupled каналах. Каб забяспечыць функцыянальнасць пры ўзаемадзеянні з іншымі спажывецкімі прыладамі дыстанцыйнага кіравання, вам патрэбна належная падцягванне да ліній CEC. Прынцыповыя дыяграмы Bitec сертыфікаваны CTS. Аднак сертыфікацыя залежыць ад узроўню прадукту. Дызайнерам платформы рэкамендуецца сертыфікаваць канчатковы прадукт на належную функцыянальнасць.
Звязаная інфармацыя
- Прынцыповая схема даччынай карты HSMC HDMI, версія 8
- Прынцыповая схема даччынай карты HDMI FMC, версія 11
- Прынцыповая схема даччынай карты HDMI FMC, версія 6
Выяўленне гарачай замены (HPD)
Сігнал HPD залежыць ад уваходнага сігналу харчавання +5 В, напрыкладample, штыфт HPD можа быць заяўлены толькі пры выяўленні сігналу харчавання +5 В ад крыніцы. Для ўзаемадзеяння з FPGA вам трэба перавесці сігнал HPD 5 В у аб'ём уводу-вываду FPGAtagэлектроннага ўзроўню (VCCIO), выкарыстоўваючы абtagТранслятар ўзроўню, напрыклад TI TXB0102, які не мае ўбудаваных падцягваючых рэзістараў. Крыніца HDMI павінна панізіць сігнал HPD, каб яна магла надзейна адрозніць плаваючы сігнал HPD ад высокай гучнасціtage ўзровень сігналу HPD. Сігнал сілкавання +5 В для прыёму HDMI павінен быць пераведзены ў FPGA I/O voltage ўзровень (VCCIO). Сігнал павінен быць слаба аслаблены з дапамогай рэзістара (10K), каб адрозніць плаваючы сігнал харчавання +5V, калі ён не кіруецца крыніцай HDMI. Сігнал харчавання крыніцы HDMI +5 В мае абарону ад перагрузкі па току не больш за 0.5 А.
HDMI Intel FPGA IP Display Data Channel (DDC)
HDMI Intel FPGA IP DDC заснаваны на сігналах I2C (SCL і SDA) і патрабуе падцягваючых рэзістараў. Для ўзаемадзеяння з Intel FPGA вам трэба перавесці ўзровень сігналу SCL і SDA 5 В у аб'ём уводу-вываду FPGAtagэлектроннага ўзроўню (VCCIO) з выкарыстаннем абtagэлектронны транслятар узроўняў, напрыклад TI TXS0102, які выкарыстоўваецца ў даччынай карце Bitec HDMI 2.0. TI TXS0102 томtagПрылада пераўтваральніка ўзроўню аб'ядноўвае ўнутраныя падцягвальныя рэзістары, таму ўбудаваныя падцягвальныя рэзістары не патрэбныя.
Гісторыя версій дакумента для AN 837: Кіраўніцтва па распрацоўцы HDMI Intel FPGA IP
| Версія дакумента | Змены |
| 2019.01.28 |
|
| Дата | Версія | Змены |
| Студзень 2018 г | 2018.01.22 | Першапачатковы выпуск.
Заўвага: гэты дакумент утрымлівае рэкамендацыі па распрацоўцы HDMI Intel FPGA, якія былі выдалены з AN 745: Інструкцыі па распрацоўцы інтэрфейсаў DisplayPort і HDMI і перайменаваны ў AN 745: Інструкцыі па распрацоўцы інтэрфейсу Intel FPGA DisplayPort. |
Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.
ID: 683677
Версія: 2019-01-28
Дакументы / Рэсурсы
 |
Intel AN 837 Кіраўніцтва па распрацоўцы для HDMI FPGA IP [pdfКіраўніцтва карыстальніка AN 837 Кіраўніцтва па праектаванні для HDMI FPGA IP, AN 837, Кіраўніцтва па дызайне для HDMI FPGA IP, Кіраўніцтва па HDMI FPGA IP, HDMI FPGA IP |
