Linji Gwida tad-Disinn intel AN 837 għal HDMI FPGA IP
Linji Gwida tad-Disinn għal HDMI Intel® FPGA IP
Il-linji gwida tad-disinn jgħinuk timplimenta l-Interface Multimedjali ta 'Definizzjoni Għolja (HDMI) Intel FPGA IPs bl-użu ta' apparati FPGA. Dawn il-linji gwida jiffaċilitaw id-disinji tal-bord għall-interfaces tal-vidjo HDMI Intel® FPGA IP.
- Gwida għall-Utent HDMI Intel FPGA IP
- AN 745: Linji Gwida tad-Disinn għall-Interface Intel FPGA DisplayPort
Linji Gwida tad-Disinn tal-IP HDMI Intel FPGA
L-interface HDMI Intel FPGA għandha Transition Minimized Differential Signaling (TMDS) data u kanali tal-arloġġ. L-interface iġorr ukoll Kanal tad-Data tal-Wiri tal-Assoċjazzjoni tal-Istandards tal-Vidjo Elettronika (VESA) (DDC). Il-kanali TMDS iġorru vidjo, awdjo, u data awżiljarja. Id-DDC huwa bbażat fuq protokoll I2C. Il-qalba tal-IP HDMI Intel FPGA tuża d-DDC biex taqra Dejta ta 'Identifikazzjoni tal-Wiri Estiża (EDID) u tiskambja informazzjoni dwar konfigurazzjoni u status bejn sors HDMI u sink.
Għajnuniet tad-Disinn tal-Bord tal-HDMI Intel FPGA IP
Meta tkun qed tiddisinja s-sistema tiegħek HDMI Intel FPGA IP, ikkunsidra l-pariri tad-disinn tal-bord li ġejjin.
- Uża mhux aktar minn żewġ vias għal kull traċċa u evita permezz ta 'stubs
- Qabbel l-impedenza par differenzjali mal-impedenza tal-konnettur u l-assemblaġġ tal-kejbil (100 ohm ± 10%)
- Imminimizza l-inklinazzjoni bejn il-pari u l-intra-par biex tissodisfa r-rekwiżit ta 'skew tas-sinjal TMDS
- Evita rotta par differenzjali fuq vojt fil-pjan ta 'taħt
- Uża prattiki standard tad-disinn tal-PCB b'veloċità għolja
- Uża level shifters biex tilħaq il-konformità elettrika kemm f'TX kif ukoll f'RX
- Uża kejbils robusti, bħal kejbil Cat2 għal HDMI 2.0
Dijagrammi Skematiċi
Id-dijagrammi skematiċi Bitec fil-links ipprovduti juru t-topoloġija għall-bordijiet ta 'żvilupp Intel FPGA. L-użu tat-topoloġija tal-link HDMI 2.0 jeħtieġ li tissodisfa l-konformità elettrika ta '3.3 V. Biex tissodisfa l-konformità 3.3 V fuq apparati Intel FPGA, għandek bżonn tuża level shifter. Uża redriver jew retimer akkoppjat mad-DC bħala l-livell shifter għat-trasmettitur u r-riċevitur.
L-apparati tal-bejjiegħ estern huma TMDS181 u TDP158RSBT, it-tnejn jaħdmu fuq links DCcoupled. Għandek bżonn pull-up xieraq fil-linji CEC biex tiżgura l-funzjonalità meta topera ma 'tagħmir ieħor ta' kontroll mill-bogħod tal-konsumatur. Id-dijagrammi skematiċi Bitec huma ċċertifikati mis-CTS. Iċ-ċertifikazzjoni hija, madankollu, speċifika għal-livell tal-prodott. Id-disinjaturi tal-pjattaformi huma avżati biex jiċċertifikaw il-prodott finali għal funzjonalità xierqa.
Informazzjoni Relatata
- Dijagramma Skematika għal HSMC HDMI Daughter Card Reviżjoni 8
- Dijagramma Skematika għal FMC HDMI Daughter Card Reviżjoni 11
- Dijagramma Skematika għal FMC HDMI Daughter Card Reviżjoni 6
Hot-Plug Detect (HPD)
Is-sinjal HPD jiddependi fuq is-sinjal tal-Enerġija + 5V li jkun dieħel, pereżempjuample, il-pin HPD jista 'jiġi affermat biss meta jinstab is-sinjal ta' Enerġija + 5V mis-sors. Biex tgħaqqad ma' FPGA, trid tittraduċi s-sinjal 5V HPD għall-vol FPGA I/Otage level (VCCIO), bl-użu ta' voltagTraduttur tal-livell e bħal TI TXB0102, li m'għandux resistors pull-up integrati. Sors HDMI jeħtieġ li jiġbed 'l isfel is-sinjal HPD sabiex ikun jista' jiddifferenzja b'mod affidabbli bejn sinjal HPD li jżomm f'wiċċ l-ilma u vol għoli.tage level HPD sinjal. Sinjal HDMI sink + 5V Power għandu jiġi tradott għal FPGA I/O voltage livell (VCCIO). Is-sinjal għandu jinġibed 'l isfel b'mod dgħajjef b'reżistenza (10K) biex jiddifferenzja sinjal ta' Enerġija + 5V f'wiċċ l-ilma meta ma jkunx misjuq minn sors HDMI. Sors HDMI + 5V Sinjal tal-Enerġija għandu protezzjoni ta 'kurrent żejjed ta' mhux aktar minn 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
L-HDMI Intel FPGA IP DDC huwa bbażat fuq is-sinjali I2C (SCL u SDA) u jeħtieġ resistors pull-up. Biex tagħmel interface ma 'Intel FPGA, trid tittraduċi l-livell tas-sinjal 5V SCL u SDA għall-FPGA I/O voltage level (VCCIO) bl-użu ta' voltagTraduttur tal-livell e, bħal TI TXS0102 kif użat fil-karta bint Bitec HDMI 2.0. It-TI TXS0102 voltagL-apparat traduttur tal-livell e jintegra resistors pull-up interni sabiex l-ebda resistors pull-up abbord ma jkunu meħtieġa.
Storja ta 'Reviżjoni tad-Dokument għal AN 837: Linji Gwida tad-Disinn għal HDMI Intel FPGA IP
| Verżjoni tad-Dokument | Bidliet |
| 2019.01.28 |
|
| Data | Verżjoni | Bidliet |
| Jannar 2018 | 2018.01.22 | Rilaxx inizjali.
Nota: Dan id-dokument fih linji gwida tad-disinn HDMI Intel FPGA li tneħħew minn AN 745: Linji Gwida tad-Disinn għall-Interfaces DisplayPort u HDMI u isem ġdid AN 745: Linji Gwida tad-Disinn għall-Interface Intel FPGA DisplayPort. |
Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha għall-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi.
Ismijiet u marki oħra jistgħu jiġu mitluba bħala l-proprjetà ta 'oħrajn.
ID: 683677
Verżjoni: 2019-01-28
Dokumenti / Riżorsi
 |
Linji Gwida tad-Disinn intel AN 837 għal HDMI FPGA IP [pdfGwida għall-Utent AN 837 Linji Gwida tad-Disinn għal HDMI FPGA IP, AN 837, Linji Gwida tad-Disinn għal HDMI FPGA IP, Linji Gwida għal HDMI FPGA IP, HDMI FPGA IP |
