intel AN 837 HDMI FPGA IP の設計ガイドライン
HDMI インテル® FPGA IP の設計ガイドライン
設計ガイドラインは、FPGA デバイスを使用して High-Definition Multimedia Interface (HDMI) Intel FPGA IP を実装するのに役立ちます。 これらのガイドラインは、HDMI インテル® FPGA IP ビデオ・インターフェイスのボード設計を容易にします。
- HDMI Intel FPGA IP ユーザーガイド
- AN745: インテル FPGA DisplayPort インターフェイスの設計ガイドライン
HDMI インテル FPGA IP 設計ガイドライン
HDMI Intel FPGA インターフェイスには、Transition Minimized Differential Signaling (TMDS) データおよびクロック チャネルがあります。 このインターフェイスは、Video Electronics Standards Association (VESA) の Display Data Channel (DDC) も備えています。 TMDS チャネルは、ビデオ、オーディオ、および補助データを伝送します。 DDC は I2C プロトコルに基づいています。 HDMI Intel FPGA IP コアは、DDC を使用して拡張ディスプレイ識別データ (EDID) を読み取り、HDMI ソースとシンクの間で構成とステータス情報を交換します。
HDMI Intel FPGA IP ボードのデザインのヒント
HDMI Intel FPGA IP システムを設計するときは、次のボード設計のヒントを考慮してください。
- トレースごとに XNUMX つ以下のビアを使用し、ビア スタブを避ける
- 差動ペアのインピーダンスをコネクタとケーブル アセンブリのインピーダンスに一致させます (100 オーム ±10%)。
- TMDS信号スキュー要件を満たすために、ペア間およびペア内スキューを最小限に抑えます
- 下のプレーンのギャップを越えて差動ペアをルーティングすることは避けてください
- 標準的な高速 PCB 設計手法を使用する
- レベル シフターを使用して、TX と RX の両方で電気的コンプライアンスを満たす
- HDMI 2 用の Cat2.0 ケーブルなどの堅牢なケーブルを使用する
概略図
提供されたリンクの Bitec 回路図は、インテル FPGA 開発ボードのトポロジーを示しています。 HDMI 2.0 リンク トポロジを使用するには、3.3 V の電気的コンプライアンスを満たす必要があります。 Intel FPGA デバイスで 3.3 V 準拠を満たすには、レベル シフターを使用する必要があります。 送信機と受信機のレベル シフターとして、DC 結合のリドライバーまたはリタイマーを使用します。
外部ベンダー デバイスは TMDS181 と TDP158RSBT で、どちらも DC 結合リンクで動作します。 他の民生用リモート コントロール デバイスと相互運用する場合に機能を確保するには、CEC ラインで適切なプルアップが必要です。 Bitec 回路図は CTS 認定を受けています。 ただし、認証は製品レベル固有のものです。 プラットフォームの設計者は、最終製品が適切に機能することを証明することをお勧めします。
関連情報
- HSMC HDMI ドーター カード リビジョン 8 の回路図
- FMC HDMI ドーター カード リビジョン 11 の回路図
- FMC HDMI ドーター カード リビジョン 6 の回路図
ホットプラグ検出 (HPD)
HPD 信号は、着信 +5V 電源信号に依存します。たとえば、ampつまり、HPD ピンは、ソースからの +5V 電源信号が検出された場合にのみアサートされます。 FPGA とインターフェイスするには、5V HPD 信号を FPGA I/O ボリュームに変換する必要があります。tage レベル (VCCIO)、vol を使用tagプルアップ抵抗が組み込まれていない TI TXB0102 などのレベル トランスレータ。 HDMI ソースは、フローティング HPD 信号と高電圧を確実に区別できるように、HPD 信号をプルダウンする必要があります。tage レベルの HPD 信号。 HDMI シンク +5V 電源信号を FPGA I/O vol に変換する必要があります。tage レベル (VCCIO)。 HDMI ソースによって駆動されていない場合、フローティング +10V 電源信号を区別するために、信号は抵抗 (5K) で弱くプルダウンする必要があります。 HDMI ソース +5V 電源信号の過電流保護は 0.5A 以下です。
HDMI インテル FPGA IP ディスプレイ・データ・チャネル (DDC)
HDMI Intel FPGA IP DDC は I2C 信号 (SCL および SDA) に基づいており、プルアップ抵抗が必要です。 Intel FPGA とインターフェイスするには、5V SCL および SDA 信号レベルを FPGA I/O vol に変換する必要があります。tagvol を使用した e レベル (VCCIO)tagBitec HDMI 0102 ドーター カードで使用される TI TXS2.0 などのレベル トランスレータ。 TI TXS0102 voltagレベル トランスレータ デバイスには内部プルアップ抵抗が組み込まれているため、オンボードのプルアップ抵抗は必要ありません。
AN 837 の文書改訂履歴: HDMI Intel FPGA IP の設計ガイドライン
| ドキュメントバージョン | 変更点 |
| 2019.01.28 |
|
| 日付 | バージョン | 変更点 |
| 2018年XNUMX月 | 2018.01.22 | 初回リリース。
注: このドキュメントには、AN 745: DisplayPort および HDMI インターフェイスのデザイン ガイドラインから削除され、AN 745: Intel FPGA DisplayPort インターフェイスのデザイン ガイドラインに名前が変更された HDMI Intel FPGA デザイン ガイドラインが含まれています。 |
インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。 インテルは、FPGA および半導体製品のパフォーマンスをインテルの標準保証に従って最新の仕様に保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
その他の名前およびブランドは、他者の財産として主張される場合があります。
ID: 683677
バージョン: 2019-01-28
ドキュメント / リソース
 |
intel AN 837 HDMI FPGA IP の設計ガイドライン [pdf] ユーザーガイド HDMI FPGA IP の AN 837 デザイン ガイドライン、AN 837、HDMI FPGA IP のデザイン ガイドライン、HDMI FPGA IP のガイドライン、HDMI FPGA IP |
