intel MAX 10 Alat FPGA Leuwih UART kalawan Processor Nios II

Émbaran produk

Desain rujukan nyadiakeun aplikasi basajan nu implements fitur konfigurasi jauh dasar dina sistem basis Nios II pikeun MAX 10 alat FPGA. Antarbeungeut UART kaasup dina MAX 10 FPGA Development Kit dipaké babarengan jeung Altera UART IP inti pikeun nyadiakeun fungsionalitas konfigurasi jauh. Alat MAX10 FPGA nyadiakeun kamampuhan pikeun nyimpen nepi ka dua gambar konfigurasi nu salajengna ningkatkeun fitur pamutahiran sistem jauh.

Singgetan

Singketan	Katerangan
Avalon-MM	Avalon Mémori-dipetakeun Konfigurasi mémori Flash
CFM	panganteur pamaké grafis
ICB	Bit Konfigurasi Initialization
PETA/.peta	Peta mémori File
Nios II EDS	Nios II Embedded Desain Suite Rojongan
PFL	Paralel Flash Loader IP inti
POF/.pof	Programmer Objék File
QSPI	Quad panganteur periferal serial
RPD/.rpd	Data programming atah
SBT	Parabot Ngawangun Parangkat Lunak
SOF/.sof	Objék SRAM File
gorobag	panarima Asynchronous universal / pamancar
UFM	memori flash pamaké

Parentah Pamakéan Produk

Prasyarat

Aplikasi desain rujukan ieu ngabutuhkeun anjeun gaduh tingkat pangaweruh atanapi pangalaman anu dituduhkeun dina daérah ieu:

Syarat:

Ieu mangrupikeun syarat hardware sareng software pikeun desain rujukan:

Desain Rujukan Files

File Ngaran	Katerangan
Factory_image	Dina gambar konfigurasi ganda mode konfigurasi, CFM1 na CFM2 digabungkeun kana panyimpenan CFM tunggal.
aplikasi_gambar_1	Desain hardware Quartus II file anu ngagantikeun app_image_2 salila pamutahiran sistem jauh.
aplikasi_gambar_2	Kode aplikasi software Nios II tindakan minangka controller pikeun rarancang sistem pamutahiran jauh.
Remote_system_upgrade.c
factory_application1.pof	Pemrograman Quartus II file nu diwangun ku gambar pabrik jeung gambar aplikasi 1, bakal diprogram kana CFM0 na CFM1 & CFM2 mungguh dina s awaltage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Desain rujukan nyadiakeun aplikasi basajan nu implements fitur konfigurasi jauh dasar dina sistem basis Nios II pikeun MAX 10 alat FPGA. Antarbeungeut UART kaasup dina MAX 10 FPGA Development Kit dipaké babarengan jeung Altera UART IP inti pikeun nyadiakeun fungsionalitas konfigurasi jauh.

Émbaran patali

Desain Rujukan Files

Ngaronjatkeun Sistem Jauh sareng MAX 10 FPGA Overview

Kalayan fitur pamutahiran sistem jauh, perbaikan sareng perbaikan bug pikeun alat FPGA tiasa dilakukeun jarak jauh. Dina lingkungan sistem embedded, firmware kedah sering diropéa dina rupa-rupa protokol, sapertos UART, Ethernet, sareng I2C. Lamun sistem embedded ngawengku hiji FPGA, apdet firmware bisa ngawengku apdet tina gambar hardware dina FPGA.
Alat MAX10 FPGA nyadiakeun kamampuhan pikeun nyimpen nepi ka dua gambar konfigurasi nu salajengna ningkatkeun fitur pamutahiran sistem jauh. Salah sahiji gambar bakal janten gambar cadangan anu dimuat upami aya kasalahan dina gambar ayeuna.

Singgetan

Tabél 1: Daptar singgetan

Katerangan singgetan
Avalon-MM	Avalon Mémori-dipetakeun
CFM	Konfigurasi mémori flash
GUI	panganteur pamaké grafis
ICB	Bit Konfigurasi Initialization
PETA/.peta	Peta mémori File
Nios II EDS	Nios II Embedded Desain Suite Rojongan
PFL	Paralel Flash Loader IP inti
POF/.pof	Programmer Objék File

• Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, Altera, Arria, Siklon, Enpirion, MAX, Nios, Quartus jeung Stratix kecap jeung logos mangrupakeun mérek dagang Intel Corporation atawa anak perusahaan na di AS jeung / atawa nagara séjén. Intel ngajamin kinerja produk FPGA sareng semikonduktorna kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa.
• Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.

Prasyarat

Singketan QSPI	Katerangan Quad panganteur periferal serial
RPD/.rpd	Data programming atah
SBT	Parabot Ngawangun Parangkat Lunak
SOF/.sof	Objék SRAM File
UART	panarima Asynchronous universal / pamancar
UFM	memori flash pamaké

Prasyarat

• Aplikasi desain rujukan ieu ngabutuhkeun anjeun gaduh tingkat pangaweruh atanapi pangalaman anu dituduhkeun dina daérah ieu:
• Pangaweruh ngeunaan sistem Nios II sareng alat pikeun ngawangun éta. Sistem sareng alat ieu kalebet parangkat lunak Quartus® II, Qsys, sareng Nios II EDS.
• Pangaweruh ngeunaan metodologi sareng alat konfigurasi Intel FPGA, sapertos konfigurasi internal MAX 10 FPGA, fitur pamutahiran sistem jauh sareng PFL.

Sarat

• Ieu mangrupikeun syarat hardware sareng software pikeun desain rujukan:
• MAX 10 kit ngembangkeun FPGA
• Vérsi Quartus II 15.0 kalawan Nios II EDS
• Komputer anu nganggo supir UART sareng antarmuka
• Sakur binér/héksadesimal file redaktur

Desain Rujukan Files

Tabél 2: Desain Files Kaasup dina Desain Rujukan

File Ngaran Factory_image	Katerangan • Desain hardware Quartus II file disimpen dina CFM0. • Gambar fallback / gambar pabrik pikeun dipaké nalika kasalahan lumangsung dina download gambar aplikasi.
aplikasi_gambar_1	• Desain hardware Quartus II file pikeun disimpen dina CFM1 jeung CFM2.(1) • Gambar aplikasi awal dimuat dina alat.

1. Dina modeu konfigurasi gambar konfigurasi ganda, CFM1 na CFM2 digabungkeun kana gudang CFM tunggal.

File Ngaran aplikasi_gambar_2	Katerangan Desain hardware Quartus II file nu ngagantikeun app_image_2 salila pamutahiran sistem jauh.
Ngaronjatkeun_sistem_jauh.c	Kode aplikasi software Nios II akting salaku controller pikeun desain sistem pamutahiran jauh.
Jauh Terminal.exe	• Executable file kalawan GUI. • Fungsi salaku terminal pikeun host pikeun berinteraksi sareng MAX 10 FPGA ngembangkeun kit. • Ngirim data programming ngaliwatan UART. • Kode sumber pikeun terminal ieu kaasup.

Tabél 3: Guru Files Kaasup dina Desain Rujukan

Anjeun tiasa nganggo master ieu files pikeun desain rujukan tanpa compiling desain files.

File Ngaran   factory_application1.pof factory_application1.rpd	Katerangan Pemrograman Quartus II file anu diwangun ku gambar pabrik jeung gambar aplikasi 1, pikeun diprogram kana CFM0 jeung CFM1 & CFM2 masing-masing dina s awal.tage.
factory_application2.pof factory_application2.rpd	• programming Quartus II file anu diwangun ku gambar pabrik sareng gambar aplikasi 2. • Gambar aplikasi 2 bakal sasari engké pikeun ngaganti gambar aplikasi 1 salila pamutahiran sistem jauh, ngaranna application_ image_2.rpd handap.
application_image_1.rpd	Data programming baku Quartus II file nu ngandung gambar aplikasi 1 wungkul.
application_image_2.rpd	Data programming baku Quartus II file nu ngandung gambar aplikasi 2 wungkul.
Nios_application.pof	• Programming file anu diwangun ku Nios II aplikasi software prosésor .hex file ngan. • Pikeun diprogram kana flash QSPI éksternal.
pfl.sof	• Kuartus II .sof ngandung PFL. • Diprogram kana QSPI flash on MAX 10 FPGA Development kit.

Desain Rujukan Pedaran Fungsional

Prosesor Nios II Gen2

• Prosesor Nios II Gen2 dina desain rujukan ngagaduhan fungsi ieu:
• Master beus anu ngatur sadaya operasi antarmuka sareng inti Altera On-Chip Flash IP kalebet maca, nyerat, sareng mupus.
• Nyadiakeun hiji algoritma dina software pikeun nampa aliran bit programming tina komputer host sarta pemicu reconfiguration ngaliwatan Dual Konfigurasi IP inti.
• Anjeun kudu nyetel véktor reset processor sasuai. Ieu pikeun mastikeun yén prosésor boot kode aplikasi anu leres tina boh UFM atanapi flash QSPI éksternal.
• Catetan: Lamun kode aplikasi Nios II badag, Intel nyarankeun yén anjeun nyimpen kodeu aplikasi dina flash QSPI éksternal. Dina desain rujukan ieu, vektor reset nunjuk kana flash QSPI éksternal dimana kode aplikasi Nios II disimpen.

Émbaran patali

• Tutorial Development Hardware Nios II Gen2
• Nyadiakeun inpo nu leuwih lengkep ihwal ngamekarkeun Nios II Gen2 Processor.

Altera On-Chip Flash IP Core

• Altera Dina-Chip Flash IP core fungsi hiji panganteur pikeun prosésor Nios II do dibaca a, nulis atawa mupus operasi ka CFM na UFM. Altera On-Chip Flash IP inti nyadiakeun ngidinan Anjeun pikeun ngakses, mupus tur ngamutahirkeun CFM kalawan aliran bit konfigurasi anyar. Editor parameter Altera On-Chip Flash IP nembongkeun rentang alamat nu geus ditangtukeun pikeun tiap sektor memori.

Émbaran patali

• Altera On-Chip Flash IP Core
• Nyadiakeun inpo nu leuwih lengkep ihwal Altera On-Chip Flash IP Core.

Altera Dual Konfigurasi IP Core

• Anjeun tiasa nganggo inti IP Altera Dual Configuration pikeun ngakses blok pamutahiran sistem jauh di MAX 10 alat FPGA. Altera Dual Konfigurasi IP inti ngidinan Anjeun pikeun memicu reconfiguration sakali gambar anyar geus diundeur.

Émbaran patali

• Altera Dual Konfigurasi IP Core
• Nyadiakeun inpo nu langkung lengkep ihwal Altera Dual Konfigurasi IP Core

Altera UART IP Core

• Inti UART IP ngamungkinkeun komunikasi aliran karakter séri antara sistem anu dipasang dina MAX 10 FPGA sareng alat éksternal. Salaku master Avalon-MM, prosésor Nios II komunikasi sareng inti UART IP, anu mangrupikeun budak Avalon-MM. Komunikasi ieu dilakukeun ku maca jeung nulis kontrol jeung registers data.
• Inti ngalaksanakeun waktos protokol RS-232 sareng nyayogikeun fitur-fitur ieu:
• laju baud adjustable, parity, eureun, sarta bit data
• pilihan RTS / sinyal kontrol aliran CTS

Émbaran patali

• UART Inti
• Nyadiakeun inpo nu langkung lengkep ihwal UART Core.

Generik Quad SPI Controller IP Core

• Generik Quad SPI Controller IP inti fungsina salaku panganteur antara MAX 10 FPGA, lampu kilat éksternal jeung lampu kilat QSPI on-board. Inti nyadiakeun aksés ka QSPI flash ngaliwatan maca, nulis jeung mupus operasi.
  Nalika aplikasi Nios II expands kalawan parentah langkung, éta file ukuran hex file dihasilkeun tina aplikasi Nios II bakal leuwih badag. Saluareun wates ukuran nu tangtu, UFM moal boga spasi cukup pikeun nyimpen hex aplikasi file. Pikeun ngabéréskeun ieu, anjeun tiasa nganggo lampu kilat QSPI éksternal anu sayogi dina kit Pangembangan MAX 10 FPGA pikeun nyimpen hex aplikasi. file.

The Nios II EDS Software Desain Aplikasi

• Desain rujukan ngawengku kode aplikasi software Nios II nu ngatur desain sistem pamutahiran jauh. The Nios II kode aplikasi software réspon ka terminal host ngaliwatan UART ku executing parentah husus.

Ngamutahirkeun Gambar Aplikasi Jarak Jauh

• Saatos Anjeun geus dikirimkeun aliran bit programming file ngagunakeun Terminal Jauh, aplikasi parangkat lunak Nios II dirancang pikeun ngalakukeun ieu:

1. Nyetél Altera On-Chip Flash IP inti Control ngadaptar pikeun un-ngajagi sektor CFM1 & 2.
2. Ngalaksanakeun operasi mupus sektor dina CFM1 sareng CFM2. Parangkat lunak polling daptar status tina inti Altera On-Chip Flash IP pikeun mastikeun ngahapus suksés parantos réngsé.
3. Nampi 4 bait aliran bit dina hiji waktu ti stdin. Input sareng kaluaran standar tiasa dianggo pikeun nampi data langsung tina terminal host sareng nyitak kaluaran kana éta. Jenis pilihan input sareng kaluaran standar tiasa disetél ngaliwatan Editor BSP dina alat Nios II Eclipse Build.
4. Ngabalikeun urutan bit pikeun tiap bait.
   • Catetan: Kusabab konfigurasi Altera On-Chip Flash IP Core, unggal bait data kedah dibalikkeun sateuacan nyerat kana CFM.
5. Mimitian nulis 4 bait data dina hiji waktu kana CFM1 na CFM2. Prosés ieu terus nepi ka ahir program bit stream.
6. Polling daptar status tina Altera On-Chip Flash IP pikeun mastikeun operasi nulis suksés. Naroskeun pesen pikeun nunjukkeun pangiriman parantos réngsé.
   • Catetan: Upami operasi nyerat gagal, terminal bakal ngeureunkeun prosés ngirim aliran bit sareng ngahasilkeun pesen kasalahan.
7. Nyetél Control Register pikeun ngajaga deui CFM1 sareng CFM2 pikeun nyegah operasi nulis anu teu dihoyongkeun.

Émbaran patali

• pof Generasi ngaliwatan Convert Programming Files asup
• Nyadiakeun informasi ngeunaan nyieun rpd files salila ngarobah programming files.

Triggering Reconfiguration Jarak Jauh

• Saatos anjeun milih operasi konfigurasi ulang pemicu dina Terminal Jauh host, aplikasi parangkat lunak Nios II bakal ngalakukeun ieu:

1. Nampi paréntah tina input standar.
2. Mimitian konfigurasi ulang ku dua operasi nulis ieu:

• Tulis 0x03 ka alamat offset 0x01 dina inti IP Konfigurasi Ganda. Operasi ieu nimpa pin CONFIG_SEL fisik sareng nyetél Gambar 1 salaku gambar konfigurasi boot salajengna.
• Tulis 0x01 kana alamat offset 0x00 dina inti IP Konfigurasi Ganda. Operasi ieu micu reconfiguration kana gambar aplikasi dina CFM1 na CFM2

Rujukan Desain Walkthrough

Ngahasilkeun Programming Files

• Anjeun kudu ngahasilkeun programming handap files sateuacan tiasa nganggo pamutahiran sistem jauh dina kit Pangembangan MAX 10 FPGA:

Pikeun Pemrograman QSPI:

• sof-pamakéan pfl.sof kalebet dina desain rujukan atanapi anjeun tiasa milih ngadamel .sof anu béda anu ngandung desain PFL anjeun nyalira
• pof-konfigurasi file dihasilkeun tina .hex sarta diprogram kana flash QSPI.
• Pikeun Ngaronjatkeun Sistem jauh:
• pof-konfigurasi file dihasilkeun tina .sof jeung diprogram kana flash internal.
• rpd-ngandung data pikeun flash internal nu ngawengku setélan ICB, CFM0, CFM1 na UFM.
• peta-nyepeng alamat pikeun tiap séktor memori setelan ICB, CFM0, CFM1 na UFM.

Ngahasilkeun files pikeun QSPI Programming

Pikeun ngahasilkeun .pof file pikeun program QSPI, laksanakeun léngkah-léngkah ieu:

1. Ngawangun Proyék Nios II sareng ngahasilkeun HEX file.
   • Catetan: Tingal AN730: Métode Booting Prosesor Nios II Dina Alat MAX 10 kanggo inpormasi ngeunaan ngawangun proyék Nios II sareng ngahasilkeun HEX file.
2. Dina File menu, klik Convert Programming Files.
3. Dina programming Kaluaran file, pilih Programmer Object File (.pof) dina Programming file daptar tipe.
4. Dina daptar Mode, pilih 1-bit Pasif Serial.
5. Dina daptar alat Konfigurasi, pilih CFI_512Mb.
6. Dina File kotak ngaran, tangtukeun nu file ngaran pikeun programming nu file anjeun hoyong ngadamel.
7. Dina Input files pikeun ngarobah daptar, nyabut Pilihan jeung baris data SOF. Pencét Tambahkeun Data Hex sareng kotak dialog Tambahkeun Data Hex muncul. Dina kotak Tambahkeun Data Hex, pilih alamat Absolute terus selapkeun .hex file dihasilkeun tina Nios II EDS Ngawangun Parabot.
8. Sanggeus kabéh setélan disetel, klik Generate pikeun ngahasilkeun program patali file.

Émbaran patali

AN730: Métode Booting Prosesor Nios II Dina MAX 10 Alat FPGA
Ngahasilkeun files pikeun Jauh System Ngaronjatkeun

Pikeun ngahasilkeun .pof, .peta jeung .rpd filePikeun ningkatkeun sistem jauh, laksanakeun léngkah-léngkah ieu:

1. Pulihkeun Factory_image, application_image_1 sareng application_image_2, sareng kompilkeun tilu desain.
2. Ngahasilkeun dua .pof files digambarkeun dina tabel di handap ieu:
   • Catetan: Ngarujuk .pof Generation ngaliwatan Convert Programming Files pikeun léngkah dina generating .pof files.
3. Buka app2.rpd nganggo editor hex naon waé.
4. Dina redaktur hex, pilih blok data binér dumasar kana awal sareng tungtung offset ku ngarujuk kana .map. file. Mimitian sareng tungtung offset pikeun alat 10M50 nyaéta 0x12000 sareng 0xB9FFF masing-masing. Salin blok ieu ka nu anyar file sarta simpen dina .rpd béda file. .rpd anyar ieu file ngandung gambar aplikasi 2 wungkul.

pof Generasi ngaliwatan Convert Programming Files

Pikeun ngarobah .sof files ka .pof files, tuturkeun léngkah ieu:

1. Dina File menu, klik Convert Programming Files.
2. Dina programming Kaluaran file, pilih Programmer Object File (.pof) dina Programming file daptar tipe.
3. Dina daptar Mode, pilih Konfigurasi internal.
4. Dina File kotak ngaran, tangtukeun nu file ngaran pikeun programming nu file anjeun hoyong ngadamel.
5. Pikeun ngahasilkeun Peta Mémori File (.peta), hurungkeun Jieun Peta Mémori File (Otomatis ngahasilkeun kaluaran_file.peta). .peta ngandung alamat tina CFM na UFM kalawan setelan ICB nu Anjeun setel ngaliwatan Pilihan / boot Info pilihan.
6.  Pikeun ngahasilkeun Raw Programming Data (.rpd), hurungkeun Jieun config data RPD (Generate output_file_auto.rpd).
   Kalayan bantuan Peta Mémori File, anjeun bisa kalayan gampang nangtukeun data pikeun tiap blok fungsi dina .rpd file. Anjeun oge bisa nimba data flash pikeun parabot programming pihak katilu atawa ngamutahirkeun konfigurasi atawa data pamaké ngaliwatan Altera On-Chip Flash IP.
7. The .sof bisa ditambahkeun ngaliwatan Input files pikeun ngarobah daptar tur Anjeun bisa nambah nepi ka dua .sof files.
   • Pikeun tujuan pamutahiran sistem jauh, anjeun bisa nahan kaca aslina 0 data dina .pof, sarta ngaganti kaca 1 data jeung .sof anyar. file. Jang ngalampahkeun ieu, anjeun kudu nambahan .pof file dina kaca 0, lajeng
     nambahkeun .sof kaca, lajeng nambahkeun .sof anyar file ka
8. Sanggeus kabéh setélan disetel, klik Generate pikeun ngahasilkeun program patali file.

Programming QSPI

Pikeun ngaprogram kode aplikasi Nios II kana lampu kilat QSPI, laksanakeun léngkah-léngkah ieu:

1. Dina Kit Pangembangan FPGA MAX 10, pindahkeun MAX10_BYPASSn ka 0 pikeun ngaliwat alat VTAP (MAX II) dina papan.
2. Sambungkeun Intel FPGA Download Cable (baheulana USB Blaster) ka JTAG lulugu.
3. Dina jandéla Programmer, klik Hardware Setup tur pilih USB Blaster.
4. Dina daptar Mode, pilih JTAG.
5. Pencét tombol Deteksi Otomatis dina jandela kénca.
6. Pilih alat nu bakal diprogram, teras klik Tambahkeun File.
7. Pilih pfl.sof.
8. Klik Start pikeun ngamimitian programming.
9. Saatos program suksés, tanpa mareuman dewan, klik tombol Deteksi Otomatis dina jandela kénca deui. Anjeun bakal ningali flash QSPI_512Mb nembongan dina jandela programmer.
10. Pilih alat QSPI, teras klik Tambahkeun File.
11. Pilih .pof file dihasilkeun saméméhna ti .hex file.
12. Klik Mimitian pikeun ngamimitian program QSPI flash.

Ngaprogram FPGA nganggo Gambar Awal nganggo JTAG

Anjeun kudu program app1.pof kana FPGA salaku gambar awal alat. Pikeun program app1.pof kana FPGA, ngalakukeun léngkah di handap ieu:

1. Dina jandéla Programmer, klik Hardware Setup tur pilih USB Blaster.
2. Dina daptar Mode, pilih JTAG.
3. Pencét tombol Deteksi Otomatis dina jandela kénca.
4. Pilih alat nu bakal diprogram, teras klik Tambahkeun File.
5. Pilih app1.pof.
6. Klik Start pikeun ngamimitian programming.

Ngamutahirkeun Gambar jeung Triggering Reconfiguration maké UART

Pikeun ngonpigurasikeun kit pamekaran MAX10 FPGA jarak jauh anjeun, laksanakeun léngkah-léngkah ieu:

1. Catetan: Sateuacan Anjeun ngamimitian, pastikeun di handap:
   • PIN CONFIG_SEL dina dewan disetel ka 0
   • port UART dewan Anjeun disambungkeun ka komputer Anjeun
   • Buka Remote Terminal.exe sareng antarmuka Terminal Jauh dibuka.
2. Pencét Setélan sareng jandela setélan port serial bakal muncul.
3. Setel parameter terminal jauh pikeun cocog setelan UART dipilih di Quartus II UART IP inti. Saatos setelan réngsé, klik OK.
4. Pencét tombol nCONFIG dina kit pamekaran atanapi key-in 1 dina kotak téks Kirim, teras pencét Lebetkeun.
   • Daptar pilihan operasi bakal muncul dina terminal, sakumaha ditémbongkeun di handap ieu:
   • Catetan: Pikeun milih operasi, ketik nomerna dina kotak téks Kirim, teras pencét Lebetkeun.
5. Pikeun ngapdet gambar aplikasi 1 sareng gambar aplikasi 2, pilih operasi 2. Anjeun bakal dipenta pikeun nyelapkeun alamat awal sareng tungtung CFM1 sareng CFM2.
   • Catetan: Alamat anu dipidangkeun dina peta file ngawengku setélan ICB, CFM na UFM tapi Altera On-Chip
   • Flash IP ngan ukur tiasa ngaksés CFM sareng UFM. Lantaran kitu, aya hiji alamat offset antara alamat ditémbongkeun dina peta file jeung Altera On-Chip Flash jandela parameter IP.
6. Ketik alamatna dumasar kana alamat anu ditangtukeun ku jandela parameter Altera On-Chip Flash IP.
   • Pupus bakal otomatis dimimitian saatos anjeun ngasupkeun alamat tungtung.
7. Saatos mupus suksés, anjeun bakal dipenta pikeun nuliskeun programming .rpd file pikeun gambar aplikasi 2.
   • Pikeun unggah gambar, klik KirimFile tombol, lajeng pilih .rpd ngandung gambar aplikasi 2 wungkul tur klik Buka.
   • Catetan: Lian ti gambar aplikasi 2, anjeun tiasa nganggo gambar anyar naon waé anu anjeun hoyong apdet kana alat.
   • Prosés update bakal ngamimitian langsung sareng anjeun tiasa ngawas kamajuan ngalangkungan terminal. Menu operasi bakal ajakan Rengse sareng anjeun ayeuna tiasa milih operasi salajengna.
8. Pikeun pemicu reconfiguration, pilih operasi 4. Anjeun tiasa niténan paripolah LED nunjukkeun gambar béda dimuat kana alat.

Gambar	Status LED (Aktip Lemah)
Gambar Pabrik	01010
Gambar Aplikasi 1	10101
Gambar Aplikasi 2	01110

Sajarah Révisi Dokumén

titimangsa	Vérsi	Parobahan
Pébruari 2017	2017.02.21	Rebranded salaku Intel.
Juni 2015	2015.06.15	Pelepasan awal.

Dokumén / Sumberdaya

intel MAX 10 Alat FPGA Leuwih UART kalawan Processor Nios II [pdf] Pituduh pamaké MAX 10 Alat FPGA Leuwih UART jeung Prosesor Nios II, MAX 10 Alat FPGA, Leuwih UART jeung Prosesor Nios II, Leuwih UART, Prosesor Nios II UART, Nios II, Prosesor UART

Rujukan

• Manual pamaké