Intel MAX 10 FPGA-seadmed üle UART-i koos Nios II protsessoriga

Tooteteave

Võrdlusdisain pakub lihtsat rakendust, mis rakendab Nios II-põhistes süsteemides MAX 10 FPGA seadmete põhilisi kaugkonfiguratsiooni funktsioone. MAX 10 FPGA arenduskomplektis sisalduvat UART-liidest kasutatakse koos Altera UART IP-tuumaga, et pakkuda kaugkonfiguratsiooni funktsiooni. MAX10 FPGA-seadmed võimaldavad salvestada kuni kaks konfiguratsioonipilti, mis täiustavad veelgi kaugsüsteemi uuendamise funktsiooni.

Lühendid

Lühend	Kirjeldus
Avalon-MM	Avalon Memory-Mapped Configuration Flash-mälu
CFM	Graafiline kasutajaliides
ICB	Initsialiseerimise konfiguratsioonibitt
KAART/.kaart	Mälu kaart File
Nios II EDS	Nios II Embedded Design Suite'i tugi
PFL	Parallel Flash Loader IP tuum
POF/.pof	Programmeerija objekt File
QSPI	Quad jada välisseadmete liides
RPD/.rpd	Toores programmeerimisandmed
SBT	Tarkvara koostamise tööriistad
SOF/.sof	SRAM-objekt File
KORVI	Universaalne asünkroonne vastuvõtja/saatja
UFM	Kasutaja välkmälu

Toote kasutusjuhised

Eeltingimus

Selle etalondisaini kasutamine eeldab, et teil on näidatud teadmised või kogemused järgmistes valdkondades:

Nõuded:

Võrdluskujunduse riist- ja tarkvaranõuded on järgmised:

Viide Disain Files

File Nimi	Kirjeldus
Tehase_pilt	Kahe konfiguratsiooni kujutise konfiguratsioonirežiimis CFM1 ja CFM2 ühendatakse üheks CFM-mäluseadmeks.
rakenduse_pilt_1	Quartus II riistvara disain file mis asendab rakenduse_pilt_2 kaugsüsteemi uuendamise ajal.
rakenduse_pilt_2	Nios II tarkvararakenduse kood toimib kontrollerina kaugtäiendussüsteemi disain.
Remote_system_upgrade.c
tehase_rakendus1.pof	Quartus II programmeerimine file mis koosneb tehase kujutisest ja rakenduse pilt 1, mis tuleb programmeerida CFM0-sse ja CFM1-sse ja CFM2-sse vastavalt alguses stage.
factory_application1.rpd
Application_image_1.rpd
Application_image_2.rpd
Nios_application.pof

Võrdluskujundus pakub lihtsat rakendust, mis rakendab Nios II-põhistes süsteemides MAX 10 FPGA seadmete põhilisi kaugkonfiguratsiooni funktsioone. MAX 10 FPGA arenduskomplektis sisalduvat UART-liidest kasutatakse koos Altera UART IP-tuumaga, et pakkuda kaugkonfiguratsiooni funktsiooni.

Seotud teave

Viide Disain Files

Kaugsüsteemi uuendamine MAX 10 FPGA üleview

Süsteemi kaugtäiendamise funktsiooni abil saab FPGA-seadmete täiustusi ja veaparandusi teha eemalt. Manustatud süsteemikeskkonnas tuleb püsivara sageli värskendada erinevat tüüpi protokollide (nt UART, Ethernet ja I2C) kaudu. Kui manustatud süsteem sisaldab FPGA-d, võivad püsivara värskendused hõlmata FPGA riistvarapildi värskendusi.
MAX10 FPGA-seadmed võimaldavad salvestada kuni kaks konfiguratsioonipilti, mis täiustavad veelgi kaugsüsteemi uuendamise funktsiooni. Üks piltidest on varupilt, mis laaditakse, kui praeguses pildis ilmneb tõrge.

Lühendid

Tabel 1: Lühendite loend

Lühend Kirjeldus
Avalon-MM	Avalon mälukaardistatud
CFM	Konfiguratsiooni välkmälu
GUI	Graafiline kasutajaliides
ICB	Initsialiseerimise konfiguratsioonibitt
KAART/.kaart	Mälu kaart File
Nios II EDS	Nios II Embedded Design Suite'i tugi
PFL	Parallel Flash Loader IP tuum
POF/.pof	Programmeerija objekt File

• Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ja Stratix sõnad ja logod on Intel Corporationi või selle tütarettevõtete kaubamärgid USA-s ja/või teistes riikides. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist.
• Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.

Eeltingimus

Lühend QSPI	Kirjeldus Quad jada välisseadmete liides
RPD/.rpd	Toores programmeerimisandmed
SBT	Tarkvara koostamise tööriistad
SOF/.sof	SRAM-objekt File
UART	Universaalne asünkroonne vastuvõtja/saatja
UFM	Kasutaja välkmälu

Eeltingimus

• Selle etalondisaini kasutamine eeldab, et teil on näidatud teadmised või kogemused järgmistes valdkondades:
• Tööalased teadmised Nios II süsteemidest ja nende ehitamise tööriistadest. Nende süsteemide ja tööriistade hulka kuuluvad Quartus® II tarkvara, Qsys ja Nios II EDS.
• Inteli FPGA konfigureerimise metoodikate ja tööriistade tundmine, nagu MAX 10 FPGA sisemine konfiguratsioon, kaugsüsteemi uuendamise funktsioon ja PFL.

Nõuded

• Võrdluskujunduse riist- ja tarkvaranõuded on järgmised:
• MAX 10 FPGA arenduskomplekt
• Quartus II versioon 15.0 koos Nios II EDS-iga
• Töötava UART draiveri ja liidesega arvuti
• Mis tahes kahend-/kuueteistkümnendsüsteem file toimetaja

Viide Disain Files

Tabel 2: Disain Files Sisaldub võrdluskujunduses

File Nimi Tehase_pilt	Kirjeldus • Quartus II riistvara disain file salvestada CFM0-sse. • Varukujutis/tehasekujutis, mida kasutatakse, kui rakenduse kujutise allalaadimisel ilmneb tõrge.
rakenduse_pilt_1	• Quartus II riistvara disain file salvestamiseks CFM1 ja CFM2.(1) • Seadmesse laaditud esialgne rakenduse pilt.

1. Kahe konfiguratsiooni kujutise konfiguratsioonirežiimis ühendatakse CFM1 ja CFM2 üheks CFM-mäluseadmeks.

File Nimi rakenduse_pilt_2	Kirjeldus Quartus II riistvara disain file mis asendab süsteemi kaugtäiendamise ajal faili app_image_2.
Remote_system_ upgrade.c	Nios II tarkvararakenduse kood, mis toimib kaugtäiendussüsteemi projekteerimise kontrollerina.
Remote Terminal.exe	• Täidetav file GUI-ga. • Toimib terminalina, et host saaks suhelda MAX 10 FPGA arenduskomplektiga. • Saadab programmeerimisandmed läbi UART. • Selle terminali lähtekood on kaasas.

Tabel 3: Meister Files Sisaldub võrdluskujunduses

Saate neid meistreid kasutada files võrdlusprojekti jaoks ilma kavandit koostamata files.

File Nimi   tehase_rakendus1.pof tehase_rakendus1.rpd	Kirjeldus Quartus II programmeerimine file mis koosneb tehase kujutisest ja rakenduse kujutisest 1, mis tuleb programmeerida vastavalt CFM0 ja CFM1 ja CFM2 algaegadeltage.
tehase_rakendus2.pof tehase_rakendus2.rpd	• Quartus II programmeerimine file mis koosneb tehasepildist ja rakenduse kujutisest 2. • Rakenduse pilt 2 ekstraheeritakse hiljem, et asendada rakenduse kujutis 1 kaugsüsteemi uuendamise ajal, allpool nimega application_ image_2.rpd.
Application_image_1.rpd	Quartus II töötlemata programmeerimisandmed file mis sisaldavad ainult rakenduse pilti 1.
Application_image_2.rpd	Quartus II töötlemata programmeerimisandmed file mis sisaldab ainult rakenduse pilti 2.
Nios_application.pof	• Programmeerimine file mis koosneb Nios II protsessori tarkvararakendusest .hex file ainult. • Programmeeritakse välisele QSPI-välklambile.
pfl.sof	• Quartus II .sof mis sisaldab PFL-i. • Programmeeritud QSPI välklampi MAX 10 FPGA arenduskomplektis.

Viide Disain Funktsionaalne kirjeldus

Nios II Gen2 protsessor

• Etalondisaini Nios II Gen2 protsessoril on järgmised funktsioonid:
• Siini juht, mis haldab kõiki liidese toiminguid Altera On-Chip Flash IP-tuumaga, sealhulgas lugemist, kirjutamist ja kustutamist.
• Pakub tarkvaras algoritmi programmeerimise bitivoo vastuvõtmiseks hostarvutist ja käivitab ümberseadistamise kahese konfiguratsiooni IP-tuuma kaudu.
• Peate vastavalt seadistama protsessori lähtestusvektori. Selle eesmärk on tagada, et protsessor käivitaks õige rakenduse koodi kas UFM-ist või välisest QSPI-välgust.
• Märkus. Kui Nios II rakenduse kood on suur, soovitab Intel salvestada rakenduse koodi välisesse QSPI välklampi. Selles võrdluskujunduses osutab lähtestamisvektor välisele QSPI-välklampe, kuhu on salvestatud Nios II rakenduse kood.

Seotud teave

• Nios II Gen2 riistvara arendamise õpetus
• Annab lisateavet Nios II Gen2 protsessori arendamise kohta.

Altera on-chip Flash IP Core

• Altera On-Chip Flashi IP-tuum toimib Nios II protsessori liidesena CFM-i ja UFM-i lugemiseks, kirjutamiseks või kustutamiseks. Altera On-Chip Flashi IP-tuum võimaldab teil CFM-ile juurde pääseda, seda kustutada ja värskendada uue konfiguratsiooni bitivooga. Altera On-Chip Flash IP-parameetrite redaktor näitab iga mälusektori jaoks etteantud aadressivahemikku.

Seotud teave

• Altera on-chip Flash IP Core
• Annab lisateavet Altera On-Chip Flash IP Core'i kohta.

Altera kahe konfiguratsiooniga IP-tuuma

• Saate kasutada Altera Dual Configuration IP-tuuma, et pääseda juurde MAX 10 FPGA-seadmetes kaugsüsteemi uuendusplokile. Altera Dual Configuration IP-tuum võimaldab teil pärast uue pildi allalaadimist käivitada uuesti seadistamise.

Seotud teave

• Altera kahe konfiguratsiooniga IP-tuuma
• Annab lisateavet Altera Dual Configuration IP Core'i kohta

Altera UART IP Core

• UART IP-tuum võimaldab jadamärgivoogusid MAX 10 FPGA-ga manustatud süsteemi ja välisseadme vahel. Avalon-MM masterina suhtleb Nios II protsessor UART IP-tuumaga, mis on Avalon-MM alluv. See suhtlus toimub lugemis- ja kirjutamisjuhtimis- ja andmeregistrite abil.
• Tuum rakendab RS-232 protokolli ajastust ja pakub järgmisi funktsioone:
• reguleeritav edastuskiirus, paarsus, stopp ja andmebitid
• valikulised RTS/CTS voolujuhtimissignaalid

Seotud teave

• UART tuum
• Annab rohkem teavet UART Core'i kohta.

Üldine Quad SPI-kontrolleri IP-tuuma

• Generic Quad SPI Controlleri IP-tuum toimib liidesena MAX 10 FPGA, välise välklambi ja pardal oleva QSPI-välgu vahel. Tuum võimaldab lugemis-, kirjutamis- ja kustutamistoimingute kaudu juurdepääsu QSPI-välklambile.
  Kui rakendus Nios II laieneb rohkemate juhistega, file kuusiku suurus file Nios II rakendusest loodud on suurem. Üle teatud suuruse piirangu ei ole UFM-il piisavalt ruumi rakenduse kuueteistkümnendiku salvestamiseks file. Selle lahendamiseks saate rakenduse hex salvestamiseks kasutada välist QSPI-välku, mis on saadaval MAX 10 FPGA arenduskomplektis. file.

Nios II EDS tarkvararakenduse disain

• Võrdlusdisain sisaldab Nios II tarkvararakenduse koodi, mis juhib kaugtäiendussüsteemi disaini. Nios II tarkvararakenduse kood vastab hostterminalile UART-i kaudu, täites konkreetseid juhiseid.

Rakenduste piltide kaugvärskendamine

• Pärast programmeerimise bitivoo edastamist file kasutades kaugterminali, on Nios II tarkvararakendus loodud toimima järgmiselt.

1. Seadistage Altera On-Chip Flash IP-tuumade juhtimisregister, et eemaldada CFM1 ja 2 sektori kaitse.
2. Tehke sektorite kustutamise operatsioon CFM1 ja CFM2 puhul. Tarkvara küsitleb Altera On-Chip Flashi IP-tuuma olekuregistrit, et tagada edukas kustutamine.
3. Saate stdinilt korraga 4 baiti bitivoogu. Standardsisendit ja -väljundit saab kasutada andmete vastuvõtmiseks otse hosti terminalist ja sellele printimiseks. Standardsete sisend- ja väljundsuvandite tüüpe saab määrata Nios II Eclipse Build tööriista BSP redaktori kaudu.
4. Pöörab iga baidi bitijärjestuse ümber.
   • Märkus. Altera On-Chip Flash IP Core'i konfiguratsiooni tõttu tuleb iga andmebait enne CFM-i kirjutamist ümber pöörata.
5. Alustage korraga 4 baiti andmete kirjutamist CFM1-sse ja CFM2-sse. See protsess jätkub kuni programmeerimise bitivoo lõpuni.
6. Küsitleb Altera On-Chip Flash IP olekuregistrit, et tagada edukas kirjutamine. Edastamise lõpetamise kohta kuvatakse teade.
   • Märkus. Kui kirjutamisoperatsioon ebaõnnestub, peatab terminal bitivoo saatmise protsessi ja genereerib veateate.
7. Määrab juhtregistri CFM1 ja CFM2 uuesti kaitsma, et vältida soovimatuid kirjutamistoiminguid.

Seotud teave

• pof-i genereerimine teisendamise programmeerimise kaudu Fileon sisse lülitatud
• Annab teavet rpd loomise kohta files teisendamise programmeerimise ajal files.

Ümberkonfigureerimise käivitamine eemalt

• Kui olete hosti kaugterminalis valinud päästiku ümberkonfigureerimise, teeb Nios II tarkvararakendus järgmist.

1. Saate käsu standardsisendist.
2. Alustage ümberseadistamist kahe järgmise kirjutamistoiminguga:

• Kahe konfiguratsiooni IP-tuuma nihkeaadressile 0x03 kirjutage 0x01. See toiming kirjutab üle füüsilise CONFIG_SEL viigu ja seab pildi 1 järgmiseks alglaadimiskonfiguratsiooni kujutiseks.
• Kahe konfiguratsiooni IP-tuuma nihkeaadressile 0x01 kirjutage 0x00. See toiming käivitab CFM1 ja CFM2 rakenduse kujutise ümberkonfigureerimise

Viitekujunduse läbikäik

Programmeerimise genereerimine Files

• Peate genereerima järgmise programmeerimise files enne MAX 10 FPGA arenduskomplekti kaugsüsteemi uuenduse kasutamist:

QSPI programmeerimise jaoks:

• sof-kasuta etalonkujunduses sisalduv pfl.sof või saate luua teistsuguse .sof-faili, mis sisaldab teie enda PFL-i kujundust
• pof — konfiguratsioon file loodud .hex-st ja programmeeritud QSPI-välklampi.
• Sest kaugsüsteemi uuendamine:
• pof — konfiguratsioon file loodud .sofist ja programmeeritud sisemisse välklampi.
• rpd – sisaldab sisemise välklambi andmed, mis sisaldavad ICB sätteid, CFM0, CFM1 ja UFM.
• kaart — hoiab iga ICB sätete mälusektori aadress, CFM0, CFM1 ja UFM.

Tekib files QSPI programmeerimise jaoks

Faili .pof loomiseks file QSPI programmeerimiseks tehke järgmised sammud:

1. Ehitage Nios II projekt ja looge HEX file.
   • Märkus. Vaadake AN730: Nios II protsessori alglaadimismeetodid MAX 10 seadmetes, et saada teavet Nios II projekti ehitamise ja HEX-i loomise kohta file.
2. peal File menüüst klõpsake nuppu Teisenda programmeerimine Files.
3. Väljundi programmeerimise all file, valige Programmeerija objekt File (.pof) programmis file tüüpide loend.
4. Valige loendist Mode 1-bit Passive Serial.
5. Konfiguratsiooniseadmete loendis valige CFI_512Mb.
6. Aastal File nimekasti, täpsustage file programmeerimise nimi file soovite luua.
7. Sisendis files loendi teisendamiseks eemaldage Valikud ja SOF-andmete rida. Klõpsake nuppu Lisa kuueteistkümnendandmed ja kuvatakse dialoogiboks Kuueteistkümnendandmete lisamine. Valige väljal Add Hex Data suvand Absoluutne adresseerimine ja sisestage .hex file loodud Nios II EDS-i ehitustööriistadest.
8. Kui kõik sätted on määratud, klõpsake seotud programmeerimise loomiseks nuppu Generata file.

Seotud teave

AN730: Nios II protsessori alglaadimismeetodid kuni 10 FPGA-seadmes
Tekib files System Remote Upgrade jaoks

Failide .pof, .map ja .rpd loomiseks files süsteemi kaugtäiendamiseks tehke järgmised toimingud.

1. Taastage Factory_image, Application_image_1 ja Application_image_2 ning kompileerige kõik kolm kujundust.
2. Looge kaks .pof files on kirjeldatud järgmises tabelis:
   • Märkus. Vaadake jaotist .pof-i genereerimine teisendamise programmeerimise kaudu Files .pof genereerimise sammude jaoks files.
3. Avage app2.rpd mis tahes hex-redaktoriga.
4. Valige kuueteistkümnendredaktoris binaarandmete plokk alguse ja lõpu nihke põhjal, viidates kaardile .map file. 10M50 seadme algus- ja lõppnihke on vastavalt 0x12000 ja 0xB9FFF. Kopeerige see plokk uude file ja salvestage see muusse .rpd-sse file. See uus .rpd file sisaldab ainult rakenduse pilti 2.

pof-i genereerimine teisendamise programmeerimise kaudu Files

.sof teisendamiseks files kuni .pof files, järgige neid samme:

1. peal File menüüst klõpsake nuppu Teisenda programmeerimine Files.
2. Väljundi programmeerimise all file, valige Programmeerija objekt File (.pof) programmis file tüüpide loend.
3. Loendis Režiim valige Sisekonfiguratsioon.
4. Aastal File nimekasti, täpsustage file programmeerimise nimi file soovite luua.
5. Mälukaardi loomiseks File (.map), lülitage sisse Loo mälukaart File (Automaatne genereeri väljund_file.kaart). Kaart sisaldab CFM-i ja UFM-i aadressi koos ICB-sätetega, mille määrate suvandi Option/Boot Info kaudu.
6.  Programmitöötlemisandmete (.rpd) genereerimiseks lülitage sisse konfiguratsiooniandmete loomine RPD (Generate output_file_auto.rpd).
   Mälukaardi abil File, saate hõlpsasti tuvastada .rpd iga funktsionaalploki andmed file. Samuti saate Altera On-Chip Flashi IP-aadressi kaudu ekstraheerida välkmälu andmeid kolmanda osapoole programmeerimistööriistade jaoks või värskendada konfiguratsiooni või kasutajaandmeid.
7. Faili .sof saab lisada sisendi kaudu files loendi teisendamiseks ja saate lisada kuni kaks .sof files.
   • Süsteemi kaugtäiendamise eesmärgil saate .pof-is säilitada algsed 0. lehekülje andmed ja asendada 1. lehekülje andmed uue .sof-iga. file. Selle tegemiseks peate lisama faili .pof file siis leheküljel 0
     lisage .sof leht, seejärel lisage uus .sof file juurde
8. Kui kõik sätted on määratud, klõpsake seotud programmeerimise loomiseks nuppu Generata file.

QSPI programmeerimine

Nios II rakenduse koodi programmeerimiseks QSPI välklampi toimige järgmiselt.

1. MAX 10 FPGA arenduskomplektis lülitage MAX10_BYPASSn olekusse 0, et mööda minna pardal olevast VTAP-i (MAX II) seadmest.
2. Ühendage Inteli FPGA allalaadimiskaabel (endine USB Blaster) JTAG päis.
3. Programmeerija aknas klõpsake Hardware Setup ja valige USB Blaster.
4. Valige loendist Mode JTAG.
5. Klõpsake vasakpoolsel paanil nuppu Automaatne tuvastamine.
6. Valige programmeeritav seade ja klõpsake nuppu Lisa File.
7. Valige fail pfl.sof.
8. Programmeerimise alustamiseks klõpsake nuppu Start.
9. Kui programmeerimine on õnnestunud, klõpsake plaati välja lülitamata uuesti vasakpoolsel paanil nuppu Auto Detect. Programmeerija aknasse ilmub QSPI_512Mb välklamp.
10. Valige QSPI-seade ja klõpsake nuppu Lisa File.
11. Valige .pof file loodud varem failist .hex file.
12. QSPI välklambi programmeerimise alustamiseks klõpsake nuppu Start.

FPGA programmeerimine algpildiga, kasutades JTAG

Peate programmeerima rakenduse app1.pof FPGA-sse seadme algkujutiseks. Rakenduse app1.pof programmeerimiseks FPGA-sse toimige järgmiselt.

1. Programmeerija aknas klõpsake Hardware Setup ja valige USB Blaster.
2. Valige loendist Mode JTAG.
3. Klõpsake vasakpoolsel paanil nuppu Automaatne tuvastamine.
4. Valige programmeeritav seade ja klõpsake nuppu Lisa File.
5. Valige app1.pof.
6. Programmeerimise alustamiseks klõpsake nuppu Start.

Kujutise värskendamine ja ümberkonfigureerimise käivitamine UART-i abil

MAX10 FPGA arenduskomplekti kaugkonfigureerimiseks toimige järgmiselt.

1. Märkus. Enne alustamist veenduge järgmises:
   • tahvli CONFIG_SEL viik on seatud väärtusele 0
   • teie tahvli UART-port on teie arvutiga ühendatud
   • Avage Remote Terminal.exe ja avaneb kaugterminali liides.
2. Klõpsake nuppu Sätted ja ilmub jadapordi sätete aken.
3. Seadistage kaugterminali parameetrid, et need sobiksid Quartus II UART IP-tuumaga valitud UART-sätetega. Pärast seadistamise lõpetamist klõpsake nuppu OK.
4. Vajutage arenduskomplekti nuppu nCONFIG või sisestage tekstiväljale Saada 1 ja vajutage sisestusklahvi.
   • Terminalis kuvatakse operatsioonivalikute loend, nagu allpool näidatud:
   • Märkus. Toimingu valimiseks sisestage number väljale Saada ja vajutage sisestusklahvi.
5. Rakenduse kujutise 1 värskendamiseks rakenduse kujutisega 2 valige toiming 2. Teil palutakse sisestada CFM1 ja CFM2 algus- ja lõppaadress.
   • Märkus. Kaardil näidatud aadress file sisaldab ICB sätteid, CFM-i ja UFM-i, kuid Altera On-Chipi
   • Flash IP pääseb juurde ainult CFM-ile ja UFM-ile. Seega on kaardil näidatud aadresside vahel aadressi nihe file ja Altera On-Chip Flash IP parameetrite aken.
6. Sisestage aadress, mis põhineb Altera On-Chip Flash IP parameetriaknas määratud aadressil.
   • Kustutamine algab automaatselt pärast lõpuaadressi sisestamist.
7. Pärast edukat kustutamist palutakse teil sisestada programming .rpd file rakenduse pildi 2 jaoks.
   • Pildi üleslaadimiseks klõpsake nuppu SaadaFile nuppu ja seejärel valige .rpd, mis sisaldab ainult rakenduse pilti 2, ja klõpsake nuppu Ava.
   • Märkus. Peale rakenduse kujutise 2 saate kasutada mis tahes uut pilti, mida soovite seadmes värskendada.
   • Värskendusprotsess algab otse ja saate edenemist terminali kaudu jälgida. Toimingute menüüs kuvatakse teade Valmis ja nüüd saate valida järgmise toimingu.
8. Ümberkonfigureerimise käivitamiseks valige toiming 4. Saate jälgida LED-i käitumist, mis näitab seadmesse laaditud erinevat pilti.

Pilt	LED-olek (aktiivne madal)
Tehase pilt	01010
Rakenduse pilt 1	10101
Rakenduse pilt 2	01110

Dokumendi läbivaatamise ajalugu

Kuupäev	Versioon	Muudatused
veebruar 2017	2017.02.21	Nimetati ümber Inteliks.
juuni 2015	2015.06.15	Esialgne vabastamine.

Dokumendid / Ressursid

Intel MAX 10 FPGA-seadmed üle UART-i koos Nios II protsessoriga [pdfKasutusjuhend MAX 10 FPGA seadet üle UART koos Nios II protsessoriga, MAX 10 FPGA seadet, üle UART koos Nios II protsessoriga, üle UART, Nios II protsessoriga UART, Nios II, protsessoriga UART

Viited

• Kasutusjuhend