intel MAX 10 FPGA-apparaten Over UART mei de Nios II-prosessor

Produkt ynformaasje

It referinsjeûntwerp leveret in ienfâldige applikaasje dy't basisfunksjes foar konfiguraasje op ôfstân ymplementearret yn Nios II-basearre systemen foar MAX 10 FPGA-apparaten. De UART-ynterface opnommen yn 'e MAX 10 FPGA Development Kit wurdt tegearre mei Altera UART IP-kearn brûkt om de funksjonaliteit foar konfiguraasje op ôfstân te leverjen. MAX10 FPGA-apparaten jouwe de mooglikheid om maksimaal twa konfiguraasjeôfbyldings op te slaan dy't de funksje foar upgrade fan it systeem op ôfstân fierder ferbetterje.

Ofkoartings

Ôfkoarting	Beskriuwing
Avalon-MM	Avalon Memory-Mapped konfiguraasje Flash ûnthâld
CFM	Grafyske brûkersynterface
ICB	Inisjalisaasje konfiguraasje Bit
MAP/.map	Unthâld Map File
Nios II EDS	Nios II Embedded Design Suite Support
PFL	Parallel Flash Loader IP kearn
POF/.pof	Programmeur Objekt File
QSPI	Quad serial perifeare ynterface
RPD/.rpd	Raw programmearring gegevens
SBT	Software Build Tools
SOF/.sof	SRAM Objekt File
CART	Universele asynchrone ûntfanger / stjoerder
UFM	Brûker flash ûnthâld

Produkt Usage Ynstruksjes

Betingst

De tapassing fan dit referinsjeûntwerp fereasket dat jo it oanjûne nivo fan kennis of ûnderfining hawwe yn 'e folgjende gebieten:

Easken:

De folgjende binne de hardware- en softwareeasken foar it referinsjeûntwerp:

Referinsje Design Files

File Namme	Beskriuwing
Fabryk_ôfbylding	Yn dûbele konfiguraasje ôfbyldings konfiguraasje modus, CFM1 en CFM2 wurde kombinearre yn ien CFM opslach.
app_ôfbylding_1	Quartus II hardware ûntwerp file dat ferfangt app_image_2 tidens in fernijing fan it systeem op ôfstân.
app_ôfbylding_2	Nios II software applikaasje koade fungearret as de controller foar it ûntwerp fan it remote upgrade systeem.
Remote_system_upgrade.c
factory_application1.pof	Quartus II programmearring file dat bestiet út fabryk byld en applikaasjeôfbylding 1, te programmeren yn CFM0 en CFM1 & CFM2 respektivelik by de earste stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

It referinsjeûntwerp leveret in ienfâldige applikaasje dy't basisfunksjes foar konfiguraasje op ôfstân yn Nios II-basearre systemen ymplementearret foar MAX 10 FPGA-apparaten. De UART-ynterface opnommen yn 'e MAX 10 FPGA Development Kit wurdt tegearre mei Altera UART IP-kearn brûkt om de funksjonaliteit foar konfiguraasje op ôfstân te leverjen.

Related Information

Referinsje Design Files

Remote System Upgrade mei MAX 10 FPGA Overview

Mei de funksje foar fernijing fan it systeem op ôfstân kinne ferbetterings en bugfixes foar FPGA-apparaten op ôfstân dien wurde. Yn in ynbêde systeemomjouwing moat firmware faak bywurke wurde oer de ferskate soarten protokol, lykas UART, Ethernet, en I2C. As it ynbêde systeem in FPGA omfettet, kinne firmware-updates fernijings fan 'e hardwareôfbylding op' e FPGA omfetsje.
MAX10 FPGA-apparaten jouwe de mooglikheid om maksimaal twa konfiguraasjeôfbyldings op te slaan dy't de funksje foar upgrade fan it systeem op ôfstân fierder ferbetterje. Ien fan 'e ôfbyldings sil de reservekopyôfbylding wêze dy't wurdt laden as in flater optreedt yn 'e aktuele ôfbylding.

Ofkoartings

Tabel 1: List fan ôfkoartings

Ofkoarting Beskriuwing
Avalon-MM	Avalon Memory-Mapped
CFM	Konfiguraasje flash ûnthâld
GUI	Grafyske brûkersynterface
ICB	Inisjalisaasje konfiguraasje Bit
MAP/.map	Unthâld Map File
Nios II EDS	Nios II Embedded Design Suite Support
PFL	Parallel Flash Loader IP kearn
POF/.pof	Programmeur Objekt File

• Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus en Stratix wurden en logo's binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen yn 'e FS en / of oare lannen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elk momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten.
• Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.

Betingst

Ôfkoarting QSPI	Beskriuwing Quad serial perifeare ynterface
RPD/.rpd	Raw programmearring gegevens
SBT	Software Build Tools
SOF/.sof	SRAM Objekt File
UART	Universele asynchrone ûntfanger / stjoerder
UFM	Brûker flash ûnthâld

Betingst

• De tapassing fan dit referinsjeûntwerp fereasket dat jo it oanjûne nivo fan kennis of ûnderfining hawwe yn 'e folgjende gebieten:
• Wurkkennis fan Nios II-systemen en de ark om se te bouwen. Dizze systemen en ark omfetsje de Quartus® II-software, Qsys, en de Nios II EDS.
• Kennis fan Intel FPGA-konfiguraasjemetoaden en ark, lykas de MAX 10 FPGA ynterne konfiguraasje, funksje foar opwurdearring fan op ôfstân en PFL.

Requirements

• De folgjende binne de hardware- en softwareeasken foar it referinsjeûntwerp:
• MAX 10 FPGA ûntwikkeling kit
• Quartus II ferzje 15.0 mei Nios II EDS
• In kompjûter mei in wurkjende UART-bestjoerder en ynterface
• Elke binêr / heksadesimale file redakteur

Referinsje Design Files

Tabel 2: Ûntwerp Files Opnaam yn de Reference Design

File Namme Fabryk_ôfbylding	Beskriuwing • Quartus II hardware design file opslein wurde yn CFM0. • De fallback-ôfbylding / fabrykôfbylding om te brûken as de flater optreedt yn 'e download fan' e applikaasjeôfbylding.
app_ôfbylding_1	• Quartus II hardware design file opslein wurde yn CFM1 en CFM2.(1) • De earste applikaasje ôfbylding laden yn it apparaat.

1. Yn dual konfiguraasje ôfbyldings konfiguraasje modus, wurde CFM1 en CFM2 kombinearre ta in inkele CFM opslach.

File Namme app_ôfbylding_2	Beskriuwing Quartus II hardware ûntwerp file dat ferfangt app_image_2 by fernijing fan it systeem op ôfstân.
Remote_system_ upgrade.c	Nios II software applikaasje koade fungearret as de controller foar de remote upgrade systeem design.
Remote Terminal.exe	• Utfierber file mei in GUI. • Funksjes as de terminal foar host om te ynteraksje mei MAX 10 FPGA-ûntwikkelingskit. • Stjoert programmearring gegevens fia UART. • Boarnekoade foar dizze terminal is opnommen.

tabel 3: Master Files Opnaam yn de Reference Design

Jo kinne dizze master brûke files foar it referinsjeûntwerp sûnder it ûntwerp te kompilearjen files.

File Namme   factory_application1.pof factory_application1.rpd	Beskriuwing Quartus II programmearring file dat bestiet út fabryksôfbylding en applikaasjeôfbylding 1, om te programmearjen yn respektivelik CFM0 en CFM1 & CFM2 by earste stage.
factory_application2.pof factory_application2.rpd	• Quartus II programmearring file dat bestiet út fabrykôfbylding en applikaasjeôfbylding 2. • Applikaasjeôfbylding 2 sil letter ekstrahearre wurde om applikaasjeôfbylding 1 te ferfangen by fernijing fan it systeem op ôfstân, neamd application_ image_2.rpd hjirûnder.
application_image_1.rpd	Quartus II rau programmearring gegevens file dy't allinich applikaasjeôfbylding 1 befetsje.
application_image_2.rpd	Quartus II rau programmearring gegevens file dat allinich applikaasjeôfbylding 2 befettet.
Nios_application.pof	• Programming file dat bestiet Nios II prosessor software applikaasje .hex file allinnich. • Om wurde programmearre yn eksterne QSPI flash.
pfl.sof	• Quartus II .sof befettet PFL. • Programmearre yn QSPI flash op MAX 10 FPGA Development kit.

Reference Design Funksjonele Beskriuwing

Nios II Gen2 prosessor

• De Nios II Gen2-prosessor yn it referinsjeûntwerp hat de folgjende funksjes:
• In busmaster dy't alle ynterface-operaasjes behannelet mei de Altera On-Chip Flash IP-kearn ynklusyf lêzen, skriuwen en wiskjen.
• Biedt in algoritme yn software om de programmearbitstream te ûntfangen fan in hostkompjûter en rekonfiguraasje te triggerjen fia de IP-kearn fan Dual Configuration.
• Jo moatte de resetvektor fan 'e prosessor dêrmei ynstelle. Dit is om te soargjen dat de prosessor de juste applikaasjekoade bootet fan UFM as eksterne QSPI-flitser.
• Noat: As de Nios II applikaasje koade is grut, Intel advisearret dat jo bewarje de applikaasje koade yn de eksterne QSPI flash. Yn dizze referinsje design, de reset vector wiist nei de eksterne QSPI flash dêr't de Nios II applikaasje koade wurdt opslein.

Related Information

• Nios II Gen2 Hardware Untjouwing Tutorial
• Jout mear ynformaasje oer it ûntwikkeljen fan Nios II Gen2 Prozessor.

Altera On-Chip Flash IP Core

• De Altera On-Chip Flash IP-kearn funksjonearret as ynterface foar de Nios II-prosessor om in lês-, skriuw- of wiskjen operaasje te dwaan oan 'e CFM en UFM. De Altera On-Chip Flash IP-kearn jout jo tagong ta, wiskje en aktualisearje de CFM mei in nije konfiguraasjebitstream. De Altera On-Chip Flash IP-parameterbewurker toant in foarbepaalde adresberik foar elke ûnthâldsektor.

Related Information

• Altera On-Chip Flash IP Core
• Jout mear ynformaasje oer Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Jo kinne de Altera Dual Configuration IP-kearn brûke om tagong te krijen ta it fernijingsblok fan it systeem op ôfstân yn MAX 10 FPGA-apparaten. De Altera Dual Configuration IP-kearn lit jo rekonfiguraasje triggerje as de nije ôfbylding is ynladen.

Related Information

• Altera Dual Configuration IP Core
• Jout mear ynformaasje oer Altera Dual Configuration IP Core

Altera UART IP Core

• De UART IP-kearn lit de kommunikaasje fan seriële karakterstreamen mooglik meitsje tusken in ynbêde systeem yn MAX 10 FPGA en in ekstern apparaat. As in Avalon-MM-master kommunisearret de Nios II-prosessor mei de UART IP-kearn, dy't in Avalon-MM-slave is. Dizze kommunikaasje wurdt dien troch it lêzen en skriuwen fan kontrôle en gegevensregisters.
• De kearn ymplementearret de RS-232 protokol timing en biedt de folgjende funksjes:
• ferstelbere baud rate, parity, stop, en gegevens bits
• opsjoneel RTS / CTS flow control sinjalen

Related Information

• UART Core
• Jout mear ynformaasje oer UART Core.

Generic Quad SPI Controller IP Core

• De Generic Quad SPI Controller IP-kearn funksjonearret as in ynterface tusken MAX 10 FPGA, de eksterne flitser en de onboard QSPI-flitser. De kearn jout tagong ta de QSPI-flitser troch lêzen, skriuwen en wiskjen operaasjes.
  Doe't de Nios II applikaasje wreidet út mei mear ynstruksjes, de file grutte fan de hex file oanmakke út Nios II applikaasje sil wêze grutter. Beyond in bepaalde grutte limyt sil de UFM net genôch romte hawwe om de applikaasje-hex te bewarjen file. Om dit op te lossen kinne jo de eksterne QSPI-flitser brûke dy't beskikber is op 'e MAX 10 FPGA-ûntwikkelingskit om de applikaasje-hex te bewarjen file.

De Nios II EDS Software Application Design

• It referinsjeûntwerp omfettet Nios II-softwareapplikaasjekoade dy't it ûntwerp fan it systeemûntwerp op ôfstân kontrolearret. De Nios II-softwareapplikaasjekoade antwurdet op 'e hostterminal fia UART troch spesifike ynstruksjes út te fieren.

Applikaasjeôfbyldings op ôfstân bywurkje

• Neidat jo hawwe oerdroegen in programmearring bitstream file mei it Remote Terminal is de Nios II-softwareapplikaasje ûntworpen om it folgjende te dwaan:

1. Stel it Altera On-Chip Flash IP-kearnkontrôleregister yn om de CFM1 & 2-sektor te unbeskermjen.
2. Útfiere sektor wiskjen operaasje op CFM1 en CFM2. De software ûndersiket it statusregister fan 'e Altera On-Chip Flash IP-kearn om te soargjen dat suksesfol wiskjen is foltôge.
3. Untfang 4 bytes bitstream tagelyk fan stdin. Standert ynfier en útfier kinne brûkt wurde om gegevens direkt te ûntfangen fan 'e hostterminal en de útfier derop te printsjen. Soarten standert ynfier- en útfieropsje kinne wurde ynsteld fia de BSP Editor yn Nios II Eclipse Build-ark.
4. Draait de bitfolchoarder foar elke byte om.
   • Noat: Fanwegen de konfiguraasje fan Altera On-Chip Flash IP Core, moat elke byte fan gegevens omkeard wurde foardat it yn CFM skreaun wurdt.
5. Begjin om 4 bytes oan gegevens tagelyk te skriuwen yn CFM1 en CFM2. Dit proses giet troch oant it ein fan programmearring bitstream.
6. Polls it statusregister fan Altera On-Chip Flash IP om suksesfolle skriuwoperaasje te garandearjen. Freegje in berjocht om oan te jaan dat de oerdracht foltôge is.
   • Noat: As de skriuwoperaasje mislearret, sil de terminal it ferstjoerproses fan bitstream stopje en in flaterberjocht generearje.
7. Stelt it kontrôleregister yn om CFM1 en CFM2 opnij te beskermjen om elke net-winske skriuwoperaasje te foarkommen.

Related Information

• pof Generaasje troch Convert Programming Filesoan
• Jout ynformaasje oer it meitsjen fan rpd files tidens konvertearje programmearring files.

Rekonfiguraasje op ôfstân triggerje

• Nei't jo de trigger-rekonfiguraasjeoperaasje hawwe selektearre yn 'e host Remote Terminal, sil de Nios II-softwareapplikaasje it folgjende dwaan:

1. Untfang it kommando fan standert ynfier.
2. Begjin de rekonfiguraasje mei de folgjende twa skriuwoperaasjes:

• Skriuw 0x03 nei it offsetadres fan 0x01 yn 'e Dual Configuration IP-kearn. Dizze operaasje oerskriuwt de fysike CONFIG_SEL-pin en stelt ôfbylding 1 yn as de folgjende bootkonfiguraasjeôfbylding.
• Skriuw 0x01 nei it offsetadres fan 0x00 yn 'e IP-kearn mei dûbele konfiguraasje. Dizze operaasje trigger rekonfiguraasje nei applikaasjeôfbylding yn CFM1 en CFM2

Reference Design Walkthrough

Programming generearje Files

• Jo moatte de folgjende programmearring generearje files foardat jo de upgrade fan it systeem op ôfstân kinne brûke op 'e MAX 10 FPGA Development Kit:

Foar QSPI-programmearring:

• soft-gebrûk de pfl.sof opnommen yn it referinsjeûntwerp of jo kinne kieze om in oare .sof te meitsjen mei jo eigen PFL-ûntwerp
• pof—konfiguraasje file oanmakke út in .hex en programmearre yn de QSPI flash.
• Foar System Upgrade op ôfstân:
• pof—konfiguraasje file oanmakke út in .sof en programmearre yn de ynterne flash.
• rpd - befettet de gegevens foar ynterne flash dy't omfiemet ICB ynstellings, CFM0, CFM1 en UFM.
• map- hâldt it adres foar elke ûnthâld sektor fan ICB ynstellings, CFM0, CFM1 en UFM.

Generearjen files foar QSPI Programming

Om de .pof file foar QSPI-programmearring, fiere de folgjende stappen:

1. Bouwe Nios II Project en generearje HEX file.
   • Noat: Ferwize nei AN730: Nios II-prosessor-bootmetoaden yn MAX 10-apparaten foar ynformaasje oer it bouwen fan Nios II-projekt en it generearjen fan HEX file.
2. Op de File menu, klik Convert Programming Files.
3. Under Utfier programmearring file, selektearje Programmer Object File (.pof) yn de Programming file type list.
4. Selektearje yn 'e moduslist 1-bit Passive Serial.
5. Selektearje yn 'e list fan konfiguraasjeapparaten CFI_512Mb.
6. Yn de File namme box, spesifisearje de file namme foar de programmearring file jo meitsje wolle.
7. Yn de Input files om list te konvertearjen, ferwiderje de Opsjes en SOF-gegevensrige. Klikje Hexgegevens tafoegje en in dialoochfinster Hexgegevens tafoegje ferskynt. Selektearje yn it fakje Hexgegevens tafoegje, Absolute adressering en ynfoegje de .hex file oanmakke út Nios II EDS Build Tools.
8. Nei alle ynstellings binne ynsteld, klikje op Generearje om relatearre programmearring te generearjen file.

Related Information

AN730: Nios II Prozessor Booting Metoaden Yn MAX 10 FPGA Apparaten
Generearjen files foar Remote System Upgrade

Om de .pof, .map en .rpd files foar fernijing fan it systeem op ôfstân, fiere de folgjende stappen:

1. Weromsette de Factory_image, application_image_1 en application_image_2, en kompilearje alle trije ûntwerpen.
2. Generearje twa .pof files beskreaun yn 'e folgjende tabel:
   • Noat: Ferwize .pof Generation troch Convert Programming Files foar stappen op generearjen .pof files.
3. Iepenje de app2.rpd mei elke hex-bewurker.
4. Selektearje yn de hex-bewurker it binêre gegevensblok basearre op de start- en einoffset troch te ferwizen nei de .map file. De start- en einoffset foar it 10M50-apparaat is respektivelik 0x12000 en 0xB9FFF. Kopiearje dit blok nei in nij file en bewarje it yn in oare .rpd file. Dizze nije .rpd file befettet allinich applikaasjeôfbylding 2.

pof Generaasje troch Convert Programming Files

Om .sof files oan .pof files, folgje dizze stappen:

1. Op de File menu, klik Convert Programming Files.
2. Under Utfier programmearring file, selektearje Programmer Object File (.pof) yn de Programming file type list.
3. Yn de Modus list, selektearje Ynterne konfiguraasje.
4. Yn de File namme box, spesifisearje de file namme foar de programmearring file jo meitsje wolle.
5. Om in Memory Map te generearjen File (.map), oansette Unthâld Map oanmeitsje File (Auto generearje útfier_file.map). De .map befettet it adres fan 'e CFM en UFM mei de ICB-ynstelling dy't jo ynsteld hawwe fia de opsje Opsje / Bootynfo.
6.  Om in Raw Programming Data (.rpd) te generearjen, skeakelje Konfiguraasjegegevens oanmeitsje RPD (Generate output_file_auto.rpd).
   Mei help fan Memory Map File, Jo kinne maklik identifisearje de gegevens foar elk funksjoneel blok yn de .rpd file. Jo kinne ek de flashgegevens ekstrahearje foar programmearrings fan tredden of de konfiguraasje of brûkersgegevens bywurkje fia de Altera On-Chip Flash IP.
7. De .sof kin tafoege wurde fia Input files te konvertearjen list en jo kinne tafoegje oant twa .sof files.
   • Foar doelen foar fernijing fan it systeem op ôfstân kinne jo de orizjinele side 0-gegevens yn 'e .pof behâlde, en side 1-gegevens ferfange troch nije .sof file. Om dit út te fieren, moatte jo de .pof tafoegje file op side 0
     foegje .sof side ta, foegje dan de nije .sof ta file nei
8. Nei alle ynstellings binne ynsteld, klikje op Generearje om relatearre programmearring te generearjen file.

Programming de QSPI

Om de Nios II-applikaasjekoade te programmearjen yn 'e QSPI-flitser, fiere de folgjende stappen:

1. Skeakelje op de MAX 10 FPGA Development Kit de MAX10_BYPASSn nei 0 om it VTAP (MAX II)-apparaat oan board te omgean.
2. Ferbine de Intel FPGA-downloadkabel (earder USB Blaster) oan de JTAG koptekst.
3. Klikje yn it Programmer-finster op Hardware Setup en selektearje USB Blaster.
4. Selektearje yn 'e moduslist JTAG.
5. Klikje op Auto Detect knop yn 'e linker pane.
6. Selektearje it apparaat dat jo wolle programmearje, en klikje op Add File.
7. Selektearje de pfl.sof.
8. Klikje op Start om it programmearjen te begjinnen.
9. Nei it programmearjen is suksesfol, sûnder it boerd út te skeakeljen, klikje jo opnij op Auto Detect knop yn 'e linker pane. Jo sille sjen in QSPI_512Mb flash ferskine yn de programmeur finster.
10. Selektearje it QSPI-apparaat en klikje op Add File.
11. Selektearje de .pof file generearre earder út .hex file.
12. Klikje op Start om de QSPI-flitser te programmearjen.

Programmearje de FPGA mei inisjele ôfbylding mei JTAG

Jo moatte de app1.pof programmearje yn 'e FPGA as de earste ôfbylding fan it apparaat. Om de app1.pof yn 'e FPGA te programmearjen, fiere de folgjende stappen:

1. Klikje yn it Programmer-finster op Hardware Setup en selektearje USB Blaster.
2. Selektearje yn 'e moduslist JTAG.
3. Klikje op Auto Detect knop yn 'e linker pane.
4. Selektearje it apparaat dat jo wolle programmearje, en klikje op Add File.
5. Selektearje de app1.pof.
6. Klikje op Start om it programmearjen te begjinnen.

Bywurkjen fan ôfbylding en triggering fan rekonfiguraasje mei UART

Om jo MAX10 FPGA-ûntwikkelingskit op ôfstân te konfigurearjen, fiere de folgjende stappen:

1. Noat: Foardat jo begjinne, soargje foar it folgjende:
   • de CONFIG_SEL-pin op it boerd is ynsteld op 0
   • jo board syn UART haven is ferbûn mei jo kompjûter
   • Iepenje Remote Terminal.exe en de Remote Terminal-ynterface iepent.
2. Klik Ynstellings en Serial port ynstellings finster sil ferskine.
3. Stel de parameters fan terminal op ôfstân yn om oerien te kommen mei de UART-ynstellingen selekteare yn Quartus II UART IP-kearn. Nei de ynstelling is foltôge, klikje op OK.
4. Druk op de nCONFIG knop op 'e ûntwikkeling kit of key-in 1 yn it tekstfakje Stjoer, en druk dan op Enter.
   • In list mei kar foar operaasje sil ferskine op 'e terminal, lykas hjirûnder werjûn:
   • Noat: Om in operaasje te selektearjen, toetsje it nûmer yn it tekstfak ferstjoere, en druk dan op Enter.
5. Foar in update applikaasje ôfbylding 1 mei applikaasje ôfbylding 2, selektearje operaasje 2. Jo wurde frege om ynfoegje start- en ein adres fan CFM1 en CFM2.
   • Noat: It adres werjûn op de kaart file befettet ICB ynstellings, CFM en UFM mar de Altera On-Chip
   • Flash IP kin allinich tagong krije ta CFM en UFM. Dêrtroch is d'r in adres offset tusken it adres werjûn yn kaart file en Altera On-Chip Flash IP parameter finster.
6. Fier it adres yn op basis fan it adres oantsjutte troch it Altera On-Chip Flash IP-parameterfinster.
   • Wiskje sil automatysk begjinne neidat jo it einadres ynfierd hawwe.
7. Nei wiskjen suksesfol, jo wurde frege om te fieren programmearring .rpd file foar applikaasje ôfbylding 2.
   • Om ôfbylding te uploaden, klikje op FerstjoereFile knop, en selektearje dan de .rpd mei allinich applikaasjeôfbylding 2 en klikje op Iepenje.
   • Noat: Oars as applikaasjeôfbylding 2, kinne jo elke nije ôfbylding brûke dy't jo wolle bywurkje yn it apparaat.
   • It fernijingsproses sil direkt begjinne en jo kinne de fuortgong kontrolearje fia it terminal. It operaasjemenu sil Done freegje en jo kinne no de folgjende operaasje kieze.
8. Foar in trigger rekonfiguraasje, selektearje operaasje 4. Jo kinne observearje de LED gedrach oanjout de ferskillende ôfbylding laden yn it apparaat.

Byld	LED-status (aktyf leech)
Factory Image	01010
Applikaasjeôfbylding 1	10101
Applikaasjeôfbylding 2	01110

Document Revision Skiednis

Datum	Ferzje	Feroarings
febrewaris 2017	2017.02.21	Rebranded as Intel.
juny 2015	2015.06.15	Inisjele release.

Dokuminten / Resources

intel MAX 10 FPGA-apparaten Over UART mei de Nios II-prosessor [pdf] Brûkersgids MAX 10 FPGA-apparaten oer UART mei de Nios II-prosessor, MAX 10 FPGA-apparaten, oer UART mei de Nios II-prosessor, Over UART, Nios II-prosessor UART, Nios II, prosessor UART

Referinsjes

• User Manual