intel MAX 10 FPGA ierīces, izmantojot UART, ar Nios II procesoru

Informācija par produktu

Atsauces dizains nodrošina vienkāršu lietojumprogrammu, kas ievieš pamata attālās konfigurācijas funkcijas Nios II balstītajās sistēmās MAX 10 FPGA ierīcēm. UART interfeiss, kas iekļauts MAX 10 FPGA izstrādes komplektā, tiek izmantots kopā ar Altera UART IP kodolu, lai nodrošinātu attālās konfigurācijas funkcionalitāti. MAX10 FPGA ierīces nodrošina iespēju saglabāt līdz diviem konfigurācijas attēliem, kas vēl vairāk uzlabo attālās sistēmas jaunināšanas funkciju.

Saīsinājumi

Saīsinājums	Apraksts
Avalon-MM	Avalon Memory-Mapped Configuration Flash atmiņa
CFM	Grafiskais lietotāja interfeiss
ICB	Inicializācijas konfigurācijas bits
KARTE/.karte	Atmiņas karte File
Nios II EDS	Nios II Embedded Design Suite atbalsts
PFL	Parallel Flash Loader IP kodols
POF/.pof	Programmētāja objekts File
QSPI	Četru seriālo perifērijas interfeiss
RPD/.rpd	Neapstrādāti programmēšanas dati
SBT	Programmatūras veidošanas rīki
SOF/.sof	SRAM objekts File
GROZS	Universāls asinhronais uztvērējs/raidītājs
UFM	Lietotāja zibatmiņa

Produkta lietošanas instrukcijas

Priekšnoteikums

Lai izmantotu šo atsauces dizainu, jums ir jābūt norādītajam zināšanu vai pieredzes līmenim šādās jomās:

Prasības:

Tālāk ir norādītas atsauces dizaina aparatūras un programmatūras prasības.

Atsauces dizains Files

File Vārds	Apraksts
Rūpnīcas_attēls	Divkāršās konfigurācijas attēlu konfigurācijas režīmā CFM1 un CFM2 tiek apvienoti vienā CFM krātuvē.
app_image_1	Quartus II aparatūras dizains file kas aizstāj app_image_2 attālās sistēmas jaunināšanas laikā.
app_image_2	Nios II programmatūras lietojumprogrammas kods darbojas kā kontrolieris attālās jaunināšanas sistēmas dizains.
Remote_system_upgrade.c
factory_application1.pof	Quartus II programmēšana file kas sastāv no rūpnīcas attēla un lietojumprogrammas attēls 1, kas jāieprogrammē CFM0 un CFM1 un CFM2 attiecīgi sākuma stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Atsauces dizains nodrošina vienkāršu lietojumprogrammu, kas ievieš pamata attālās konfigurācijas funkcijas Nios II balstītajās sistēmās MAX 10 FPGA ierīcēm. UART interfeiss, kas iekļauts MAX 10 FPGA izstrādes komplektā, tiek izmantots kopā ar Altera UART IP kodolu, lai nodrošinātu attālās konfigurācijas funkcionalitāti.

Saistītā informācija

Atsauces dizains Files

Attālā sistēmas jaunināšana ar MAX 10 FPGA vairākview

Izmantojot attālās sistēmas jaunināšanas funkciju, uzlabojumus un kļūdu labojumus FPGA ierīcēm var veikt attālināti. Iegultās sistēmas vidē programmaparatūra ir bieži jāatjaunina, izmantojot dažāda veida protokolus, piemēram, UART, Ethernet un I2C. Ja iegultā sistēma ietver FPGA, programmaparatūras atjauninājumi var ietvert FPGA aparatūras attēla atjauninājumus.
MAX10 FPGA ierīces nodrošina iespēju saglabāt līdz diviem konfigurācijas attēliem, kas vēl vairāk uzlabo attālās sistēmas jaunināšanas funkciju. Viens no attēliem būs rezerves attēls, kas tiek ielādēts, ja pašreizējā attēlā rodas kļūda.

Saīsinājumi

1. tabula. Saīsinājumu saraksts

Saīsinājuma apraksts
Avalon-MM	Avalon Memory-Mapped
CFM	Konfigurācijas zibatmiņa
GUI	Grafiskais lietotāja interfeiss
ICB	Inicializācijas konfigurācijas bits
KARTE/.karte	Atmiņas karte File
Nios II EDS	Nios II Embedded Design Suite atbalsts
PFL	Parallel Flash Loader IP kodols
POF/.pof	Programmētāja objekts File

• Intel korporācija. Visas tiesības aizsargātas. Intel, Intel logotips, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus un Stratix vārdi un logotipi ir Intel Corporation vai tās meitasuzņēmumu preču zīmes ASV un/vai citās valstīs. Intel garantē savu FPGA un pusvadītāju produktu veiktspēju atbilstoši pašreizējām specifikācijām saskaņā ar Intel standarta garantiju, taču patur tiesības jebkurā laikā bez brīdinājuma veikt izmaiņas jebkuros produktos un pakalpojumos. Intel neuzņemas nekādu atbildību vai saistības, kas izriet no jebkādas šeit aprakstītās informācijas, produkta vai pakalpojuma lietojuma vai izmantošanas, izņemot gadījumus, kad Intel ir nepārprotami rakstiski piekritis. Intel klientiem ieteicams iegūt jaunāko ierīces specifikāciju versiju, pirms paļauties uz jebkādu publicētu informāciju un pirms preču vai pakalpojumu pasūtījumu veikšanas.
• Citi nosaukumi un zīmoli var tikt uzskatīti par citu personu īpašumu.

Priekšnoteikums

Saīsinājums QSPI	Apraksts Četru seriālo perifērijas interfeiss
RPD/.rpd	Neapstrādāti programmēšanas dati
SBT	Programmatūras veidošanas rīki
SOF/.sof	SRAM objekts File
UART	Universāls asinhronais uztvērējs/raidītājs
UFM	Lietotāja zibatmiņa

Priekšnoteikums

• Lai izmantotu šo atsauces dizainu, jums ir jābūt norādītajam zināšanu vai pieredzes līmenim šādās jomās:
• Darba zināšanas par Nios II sistēmām un rīkiem to izveidei. Šīs sistēmas un rīki ietver Quartus® II programmatūru, Qsys un Nios II EDS.
• Zināšanas par Intel FPGA konfigurācijas metodoloģijām un rīkiem, piemēram, MAX 10 FPGA iekšējo konfigurāciju, attālās sistēmas jaunināšanas funkciju un PFL.

Prasības

• Tālāk ir norādītas atsauces dizaina aparatūras un programmatūras prasības.
• MAX 10 FPGA izstrādes komplekts
• Quartus II versija 15.0 ar Nios II EDS
• Dators ar strādājošu UART draiveri un interfeisu
• Jebkurš binārs/heksadecimāls file redaktors

Atsauces dizains Files

2. tabula: Dizains Files Iekļauts atsauces dizainā

File Vārds Rūpnīcas_attēls	Apraksts • Quartus II aparatūras dizains file jāsaglabā CFM0. • Atkāpšanās attēls/rūpnīcas attēls, kas jāizmanto, ja rodas kļūda lietojumprogrammas attēla lejupielādes laikā.
app_image_1	• Quartus II aparatūras dizains file jāglabā CFM1 un CFM2.(1) • Ierīcē ielādētais sākotnējais lietojumprogrammas attēls.

1. Divkāršās konfigurācijas attēlu konfigurācijas režīmā CFM1 un CFM2 tiek apvienoti vienā CFM krātuvē.

File Vārds app_image_2	Apraksts Quartus II aparatūras dizains file kas attālās sistēmas jaunināšanas laikā aizstāj app_image_2.
Remote_system_ upgrade.c	Nios II programmatūras lietojumprogrammas kods, kas darbojas kā attālās jaunināšanas sistēmas dizaina kontrolieris.
Remote Terminal.exe	• Izpildāms file ar GUI. • Funkcionē kā terminālis saimniekdatoram, lai mijiedarbotos ar MAX 10 FPGA izstrādes komplektu. • Nosūta programmēšanas datus caur UART. • Iekļauts šī termināļa pirmkods.

3. tabula: Meistars Files Iekļauts atsauces dizainā

Jūs varat izmantot šos meistarus files par atsauces projektu bez dizaina sastādīšanas files.

File Vārds   factory_application1.pof factory_application1.rpd	Apraksts Quartus II programmēšana file kas sastāv no rūpnīcas attēla un lietojumprogrammas attēla 1, kas jāieprogrammē attiecīgi CFM0 un CFM1 un CFM2 sākuma s.tage.
factory_application2.pof factory_application2.rpd	• Quartus II programmēšana file kas sastāv no rūpnīcas attēla un lietojumprogrammas attēla 2. • Lietojumprogrammas 2. attēls tiks izvilkts vēlāk, lai attālās sistēmas jaunināšanas laikā aizstātu lietojumprogrammas 1. attēlu, tālāk nosaukts Application_ image_2.rpd.
application_image_1.rpd	Quartus II neapstrādāti programmēšanas dati file kas satur tikai 1. lietojumprogrammas attēlu.
application_image_2.rpd	Quartus II neapstrādāti programmēšanas dati file kas satur tikai lietojumprogrammas 2. attēlu.
Nios_application.pof	• Programmēšana file kas sastāv no Nios II procesora programmatūras lietojumprogrammas .hex file tikai. • Jāieprogrammē ārējā QSPI zibspuldze.
pfl.sof	• Quartus II .sof kas satur PFL. • Ieprogrammēts QSPI zibspuldzē MAX 10 FPGA izstrādes komplektā.

Atsauces dizaina funkcionālais apraksts

Nios II Gen2 procesors

• Nios II Gen2 procesoram atsauces dizainā ir šādas funkcijas:
• Kopnes galvenais, kas apstrādā visas saskarnes darbības ar Altera On-Chip Flash IP kodolu, tostarp lasīšanu, rakstīšanu un dzēšanu.
• Nodrošina programmatūras algoritmu, lai saņemtu programmēšanas bitu straumi no resursdatora un aktivizētu pārkonfigurāciju, izmantojot dubultās konfigurācijas IP kodolu.
• Attiecīgi ir jāiestata procesora atiestatīšanas vektors. Tas ir paredzēts, lai nodrošinātu, ka procesors sāk pareizo lietojumprogrammas kodu no UFM vai ārējās QSPI zibspuldzes.
• Piezīme: Ja Nios II lietojumprogrammas kods ir liels, Intel iesaka saglabāt lietojumprogrammas kodu ārējā QSPI zibspuldzē. Šajā atsauces dizainā atiestatīšanas vektors norāda uz ārējo QSPI zibspuldzi, kurā tiek glabāts Nios II lietojumprogrammas kods.

Saistītā informācija

• Nios II Gen2 aparatūras izstrādes apmācība
• Sniedz plašāku informāciju par Nios II Gen2 procesora izstrādi.

Altera On-Chip Flash IP Core

• Altera On-Chip Flash IP kodols darbojas kā interfeiss Nios II procesoram, lai veiktu lasīšanas, rakstīšanas vai dzēšanas darbības CFM un UFM. Altera On-Chip Flash IP kodols nodrošina iespēju piekļūt, dzēst un atjaunināt CFM, izmantojot jaunu konfigurācijas bitu straumi. Altera On-Chip Flash IP parametru redaktors parāda iepriekš noteiktu adrešu diapazonu katram atmiņas sektoram.

Saistītā informācija

• Altera On-Chip Flash IP Core
• Sniedz vairāk informācijas par Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Varat izmantot Altera Dual Configuration IP kodolu, lai piekļūtu attālās sistēmas jaunināšanas blokam MAX 10 FPGA ierīcēs. Altera Dual Configuration IP kodols ļauj aktivizēt pārkonfigurāciju, tiklīdz jaunais attēls ir lejupielādēts.

Saistītā informācija

• Altera Dual Configuration IP Core
• Sniedz vairāk informācijas par Altera Dual Configuration IP Core

Altera UART IP kodols

• UART IP kodols ļauj sazināties ar sērijas rakstzīmju straumēm starp iegulto sistēmu MAX 10 FPGA un ārējo ierīci. Kā Avalon-MM galvenais procesors Nios II procesors sazinās ar UART IP kodolu, kas ir Avalon-MM vergs. Šī komunikācija tiek veikta, lasot un rakstot kontroles un datu reģistrus.
• Kodols ievieš RS-232 protokola laiku un nodrošina šādas funkcijas:
• regulējams datu pārraides ātrums, paritāte, apturēšana un datu biti
• izvēles RTS/CTS plūsmas vadības signāli

Saistītā informācija

• UART kodols
• Sniedz vairāk informācijas par UART Core.

Vispārējs četru SPI kontroliera IP kodols

• Generic Quad SPI Controller IP kodols darbojas kā interfeiss starp MAX 10 FPGA, ārējo zibspuldzi un iebūvēto QSPI zibspuldzi. Kodols nodrošina piekļuvi QSPI zibspuldzei, izmantojot lasīšanas, rakstīšanas un dzēšanas darbības.
  Kad lietojumprogramma Nios II tiek paplašināta ar papildu norādījumiem, file sešstūra izmērs file ģenerēts no Nios II lietojumprogrammas, būs lielāks. Pārsniedzot noteiktu izmēra ierobežojumu, UFM nebūs pietiekami daudz vietas, lai saglabātu lietojumprogrammas heksadeci file. Lai to atrisinātu, varat izmantot ārējo QSPI zibspuldzi, kas pieejama MAX 10 FPGA izstrādes komplektā, lai saglabātu lietojumprogrammas hex. file.

Nios II EDS programmatūras lietojumprogrammu dizains

• Atsauces dizains ietver Nios II programmatūras lietojumprogrammas kodu, kas kontrolē attālās jaunināšanas sistēmas dizainu. Nios II programmatūras lietojumprogrammas kods reaģē uz resursdatora termināli, izmantojot UART, izpildot īpašas instrukcijas.

Lietojumprogrammu attēlu attālināta atjaunināšana

• Kad esat pārsūtījis programmēšanas bitu straumi file Izmantojot Remote Terminal, Nios II programmatūras lietojumprogramma ir izstrādāta, lai veiktu šādas darbības:

1. Iestatiet Altera On-Chip Flash IP kodola vadības reģistru, lai noņemtu CFM1 un 2 sektora aizsardzību.
2. Veiciet sektora dzēšanas darbību CFM1 un CFM2. Programmatūra aptaujā Altera On-Chip Flash IP kodola statusa reģistru, lai nodrošinātu veiksmīgu dzēšanas pabeigšanu.
3. Vienlaicīgi saņemiet 4 baitus bitu straumes no stdin. Standarta ievadi un izvadi var izmantot, lai saņemtu datus tieši no resursdatora termināļa un izdrukātu tajā. Standarta ievades un izvades opciju veidus var iestatīt, izmantojot BSP redaktoru Nios II Eclipse Build rīkā.
4. Apgriež katra baita bitu secību.
   • Piezīme: Altera On-Chip Flash IP Core konfigurācijas dēļ katrs datu baits ir jāapgriež, pirms to ieraksta CFM.
5. Sāciet rakstīt 4 baitus datu vienlaikus CFM1 un CFM2. Šis process turpinās līdz programmēšanas bitu plūsmas beigām.
6. Aptaujā Altera On-Chip Flash IP statusa reģistru, lai nodrošinātu veiksmīgu rakstīšanas darbību. Tiek parādīts ziņojums, kas norāda, ka pārraide ir pabeigta.
   • Piezīme: Ja rakstīšanas darbība neizdodas, terminālis apturēs bitu straumes sūtīšanas procesu un ģenerēs kļūdas ziņojumu.
7. Iestata vadības reģistru, lai atkārtoti aizsargātu CFM1 un CFM2, lai novērstu nevēlamas rakstīšanas darbības.

Saistītā informācija

• pof paaudze, izmantojot konvertēšanas programmēšanu Fileir ieslēgts
• Sniedz informāciju par rpd izveidi files konvertēšanas programmēšanas laikā files.

Pārkonfigurācijas aktivizēšana attālināti

• Kad resursdatora attālajā terminālī ir atlasīta aktivizētāja pārkonfigurācijas darbība, lietojumprogramma Nios II veiks tālāk norādītās darbības.

1. Saņemiet komandu no standarta ievades.
2. Sāciet pārkonfigurāciju ar šādām divām rakstīšanas darbībām:

• Duālās konfigurācijas IP kodolā ierakstiet 0x03 uz nobīdes adresi 0x01. Šī darbība pārraksta fizisko CONFIG_SEL tapu un iestata attēlu 1 kā nākamo sāknēšanas konfigurācijas attēlu.
• Duālās konfigurācijas IP kodolā ierakstiet 0x01 uz nobīdes adresi 0x00. Šī darbība aktivizē pārkonfigurāciju uz lietojumprogrammas attēlu CFM1 un CFM2

Reference Design Walkthrough

Programmēšanas ģenerēšana Files

• Jums ir jāģenerē šāda programmēšana files, pirms varēsit izmantot attālo sistēmas jaunināšanu MAX 10 FPGA izstrādes komplektā:

QSPI programmēšanai:

• sof — lietojums pfl.sof, kas iekļauts atsauces dizainā, vai arī varat izvēlēties izveidot citu .sof ar savu PFL dizainu
• pof — konfigurācija file ģenerēts no .hex un ieprogrammēts QSPI zibspuldzē.
• Par attālā sistēmas jaunināšana:
• pof — konfigurācija file ģenerēts no .sof un ieprogrammēts iekšējā zibspuldzē.
• rpd — satur dati par iekšējo zibspuldzi, kas ietver ICB iestatījumus, CFM0, CFM1 un UFM.
• karte — notur adrese katram ICB iestatījumu atmiņas sektoram CFM0, CFM1 un UFM.

Ģenerēšana files QSPI programmēšanai

Lai ģenerētu .pof file QSPI programmēšanai veiciet šādas darbības:

1. Veidojiet Nios II projektu un ģenerējiet HEX file.
   • Piezīme: Informāciju par Nios II projekta izveidi un HEX ģenerēšanu skatiet AN730: Nios II procesora sāknēšanas metodes MAX 10 ierīcēs. file.
2. Uz File izvēlnē noklikšķiniet uz Konvertēt programmēšanu Files.
3. Sadaļā Izvades programmēšana file, atlasiet Programmētāja objekts File (.pof) programmā Programmēšana file veidu saraksts.
4. Sarakstā Mode atlasiet 1-bit Passive Serial.
5. Konfigurācijas ierīču sarakstā atlasiet CFI_512Mb.
6. In File nosaukuma lodziņā norādiet file programmēšanas nosaukums file vēlaties izveidot.
7. Ievadē fileLai konvertētu sarakstu, noņemiet rindu Opcijas un SOF datu rindu. Noklikšķiniet uz Add Hex Data un tiek parādīts dialoglodziņš Add Hex Data. Lodziņā Add Hex Data atlasiet Absolute addressing un ievietojiet .hex file ģenerēts no Nios II EDS Build Tools.
8. Kad visi iestatījumi ir iestatīti, noklikšķiniet uz Ģenerēt, lai ģenerētu saistīto programmu file.

Saistītā informācija

AN730: Nios II procesora sāknēšanas metodes MAX 10 FPGA ierīcēs
Ģenerēšana files attālajai sistēmas jaunināšanai

Lai ģenerētu .pof, .map un .rpd files attālai sistēmas jaunināšanai, veiciet šādas darbības:

1. Atjaunojiet Factory_image, application_image_1 un application_image_2 un apkopojiet visus trīs dizainus.
2. Izveidojiet divus .pof files aprakstīts nākamajā tabulā:
   • Piezīme: Skatiet sadaļu .pof ģenerēšana, izmantojot konvertēšanas programmēšanu Files .pof ģenerēšanas darbībām files.
3. Atveriet app2.rpd, izmantojot jebkuru hex redaktoru.
4. Hex redaktorā atlasiet bināro datu bloku, pamatojoties uz sākuma un beigu nobīdi, atsaucoties uz .map. file. 10M50 ierīces sākuma un beigu nobīde ir attiecīgi 0x12000 un 0xB9FFF. Kopējiet šo bloku uz jaunu file un saglabājiet to citā .rpd failā file. Šis jaunais .rpd file satur tikai lietojumprogrammas 2. attēlu.

pof paaudze, izmantojot konvertēšanas programmēšanu Files

Lai pārvērstu .sof files uz .pof files, veiciet šīs darbības:

1. Uz File izvēlnē noklikšķiniet uz Konvertēt programmēšanu Files.
2. Sadaļā Izvades programmēšana file, atlasiet Programmētāja objekts File (.pof) programmā Programmēšana file veidu saraksts.
3. Sarakstā Režīms atlasiet Iekšējā konfigurācija.
4. In File nosaukuma lodziņā norādiet file programmēšanas nosaukums file vēlaties izveidot.
5. Lai izveidotu atmiņas karti File (.map), ieslēdziet Izveidot atmiņas karti File (Automātiski ģenerēt izvadi_file.karte). .map satur CFM un UFM adresi ar ICB iestatījumu, ko iestatījāt, izmantojot opciju Option/Boot Info.
6.  Lai ģenerētu neapstrādātus programmēšanas datus (.rpd), ieslēdziet opciju Create config data RPD (Ģenerēt izvadi_file_auto.rpd).
   Ar atmiņas kartes palīdzību File, varat viegli identificēt datus katram .rpd funkcionālajam blokam file. Varat arī iegūt zibatmiņas datus trešās puses programmēšanas rīkiem vai atjaunināt konfigurāciju vai lietotāja datus, izmantojot Altera On-Chip Flash IP.
7. Failu .sof var pievienot, izmantojot ievadi files, lai pārvērstu sarakstu, un varat pievienot līdz diviem .sof files.
   • Attālās sistēmas jaunināšanas nolūkos varat saglabāt sākotnējos 0. lapas datus .pof failā un aizstāt 1. lapas datus ar jauniem .sof. file. Lai to izdarītu, jums jāpievieno .pof file 0. lappusē, tad
     pievienojiet .sof lapu, pēc tam pievienojiet jauno .sof file uz
8. Kad visi iestatījumi ir iestatīti, noklikšķiniet uz Ģenerēt, lai ģenerētu saistīto programmu file.

QSPI programmēšana

Lai ieprogrammētu Nios II lietojumprogrammas kodu QSPI zibspuldzē, veiciet šādas darbības:

1. MAX 10 FPGA izstrādes komplektā pārslēdziet MAX10_BYPASSn uz 0, lai apietu borta VTAP (MAX II) ierīci.
2. Pievienojiet Intel FPGA lejupielādes kabeli (iepriekš USB Blaster) pie JTAG galvene.
3. Programmētāja logā noklikšķiniet uz Hardware Setup un atlasiet USB Blaster.
4. Sarakstā Mode atlasiet JTAG.
5. Kreisajā rūtī noklikšķiniet uz pogas Automātiskā noteikšana.
6. Atlasiet programmējamo ierīci un noklikšķiniet uz Pievienot File.
7. Izvēlieties pfl.sof.
8. Noklikšķiniet uz Sākt, lai sāktu programmēšanu.
9. Kad programmēšana ir veiksmīga, neizslēdzot paneli, vēlreiz noklikšķiniet uz pogas Auto Detect kreisajā rūtī. Programmētāja logā redzēsit QSPI_512Mb zibspuldzi.
10. Atlasiet QSPI ierīci un noklikšķiniet uz Pievienot File.
11. Izvēlieties .pof file ģenerēts iepriekš no .hex file.
12. Noklikšķiniet uz Sākt, lai sāktu QSPI zibspuldzes programmēšanu.

FPGA programmēšana ar sākotnējo attēlu, izmantojot JTAG

Jums ir jāieprogrammē app1.pof FPGA kā ierīces sākotnējais attēls. Lai ieprogrammētu app1.pof FPGA, veiciet šādas darbības:

1. Programmētāja logā noklikšķiniet uz Hardware Setup un atlasiet USB Blaster.
2. Sarakstā Mode atlasiet JTAG.
3. Kreisajā rūtī noklikšķiniet uz pogas Automātiskā noteikšana.
4. Atlasiet programmējamo ierīci un noklikšķiniet uz Pievienot File.
5. Atlasiet lietotni 1.pof.
6. Noklikšķiniet uz Sākt, lai sāktu programmēšanu.

Attēla atjaunināšana un pārkonfigurācijas aktivizēšana, izmantojot UART

Lai attālināti konfigurētu savu MAX10 FPGA izstrādes komplektu, veiciet šādas darbības:

1. Piezīme: Pirms sākat, pārliecinieties, ka:
   • CONFIG_SEL tapa uz tāfeles ir iestatīta uz 0
   • jūsu plates UART ports ir savienots ar datoru
   • Atveriet Remote Terminal.exe, un tiek atvērts Remote Terminal interfeiss.
2. Noklikšķiniet uz Iestatījumi un parādīsies seriālā porta iestatījumu logs.
3. Iestatiet attālā termināļa parametrus, lai tie atbilstu Quartus II UART IP kodolā atlasītajiem UART iestatījumiem. Kad iestatīšana ir pabeigta, noklikšķiniet uz Labi.
4. Nospiediet izstrādes komplekta pogu nCONFIG vai ievadiet 1 tekstlodziņā Sūtīt un pēc tam nospiediet taustiņu Enter.
   • Terminālī parādīsies darbības izvēles saraksts, kā parādīts zemāk:
   • Piezīme: Lai atlasītu darbību, ievadiet numuru tekstlodziņā Sūtīt un pēc tam nospiediet taustiņu Enter.
5. Lai atjauninātu 1. lietojumprogrammas attēlu ar 2. lietojumprogrammas attēlu, atlasiet 2. darbību. Jums tiks piedāvāts ievietot CFM1 un CFM2 sākuma un beigu adresi.
   • Piezīme: Adrese, kas parādīta kartē file ietver ICB iestatījumus, CFM un UFM, bet Altera On-Chip
   • Flash IP var piekļūt tikai CFM un UFM. Tādējādi starp kartē parādīto adresi pastāv adreses nobīde file un Altera On-Chip Flash IP parametru logs.
6. Ievadiet adresi, pamatojoties uz adresi, kas norādīta Altera On-Chip Flash IP parametru logā.
   • Pēc beigu adreses ievadīšanas automātiski sāksies dzēšana.
7. Pēc veiksmīgas dzēšanas jums tiks piedāvāts ievadīt programmēšanas .rpd file lietojumprogrammas attēlam 2.
   • Lai augšupielādētu attēlu, noklikšķiniet uz SūtītFile pogu un pēc tam atlasiet .rpd, kurā ir tikai 2. lietojumprogrammas attēls, un noklikšķiniet uz Atvērt.
   • Piezīme: Izņemot 2. lietojumprogrammas attēlu, varat izmantot jebkuru jaunu attēlu, kuru vēlaties atjaunināt ierīcē.
   • Atjaunināšanas process sāksies tieši, un jūs varat pārraudzīt norisi, izmantojot termināli. Darbības izvēlnē parādīsies uzvedne Gatavs, un tagad varat izvēlēties nākamo darbību.
8. Lai aktivizētu pārkonfigurāciju, atlasiet darbību 4. Varat novērot gaismas diodes darbību, kas norāda uz dažādu ierīcē ielādēto attēlu.

Attēls	LED statuss (Aktīvs zems)
Rūpnīcas attēls	01010
Lietojumprogrammas attēls 1	10101
Lietojumprogrammas attēls 2	01110

Dokumentu pārskatīšanas vēsture

Datums	Versija	Izmaiņas
2017. gada februāris	2017.02.21	Pārdēvēts par Intel.
2015. gada jūnijs	2015.06.15	Sākotnējā izlaišana.

Dokumenti / Resursi

intel MAX 10 FPGA ierīces, izmantojot UART, ar Nios II procesoru [pdfLietotāja rokasgrāmata MAX 10 FPGA ierīces, izmantojot UART ar Nios II procesoru, MAX 10 FPGA ierīces, UART ar Nios II procesoru, Over UART, Nios II procesors UART, Nios II, procesors UART

Atsauces

• Lietotāja rokasgrāmata