Συσκευές intel MAX 10 FPGA μέσω UART με τον επεξεργαστή Nios II

Πληροφορίες προϊόντος

Ο σχεδιασμός αναφοράς παρέχει μια απλή εφαρμογή που υλοποιεί βασικές δυνατότητες απομακρυσμένης διαμόρφωσης σε συστήματα που βασίζονται στο Nios II για συσκευές MAX 10 FPGA. Η διεπαφή UART που περιλαμβάνεται στο κιτ ανάπτυξης MAX 10 FPGA χρησιμοποιείται μαζί με τον πυρήνα IP Altera UART για την παροχή της λειτουργικότητας απομακρυσμένης διαμόρφωσης. Οι συσκευές MAX10 FPGA παρέχουν τη δυνατότητα αποθήκευσης έως και δύο εικόνων διαμόρφωσης, οι οποίες ενισχύουν περαιτέρω τη δυνατότητα αναβάθμισης απομακρυσμένου συστήματος.

Συντομογραφίες

Συντομογραφία	Περιγραφή
Avalon-MM	Avalon Διαμόρφωση με αντιστοίχιση μνήμης Μνήμη flash
CFM	Γραφική διεπαφή χρήστη
ICB	Bit διαμόρφωσης αρχικοποίησης
ΧΑΡΤΗΣ/.χάρτης	Χάρτης μνήμης File
Νιος ΙΙ ΕΔΣ	Υποστήριξη Nios II Embedded Design Suite
PFL	Παράλληλος πυρήνας IP Loader Flash
ΠΟΦ/.ποφ	Αντικείμενο προγραμματιστή File
QSPI	Περιφερειακή διασύνδεση τετραπλής σειράς
RPD/.rpd	Ακατέργαστα δεδομένα προγραμματισμού
SBT	Εργαλεία δημιουργίας λογισμικού
ΣΟΦ/.σοφ	Αντικείμενο SRAM File
ΚΑΡΟΤΣΑΚΙ	Καθολικός ασύγχρονος δέκτης/πομπός
UFM	Μνήμη flash χρήστη

Οδηγίες χρήσης προϊόντος

Προαπαιτούμενο

Η εφαρμογή αυτού του σχεδίου αναφοράς απαιτεί να έχετε το ενδεικνυόμενο επίπεδο γνώσης ή εμπειρίας στους ακόλουθους τομείς:

Απαιτήσεις:

Ακολουθούν οι απαιτήσεις υλικού και λογισμικού για τον σχεδιασμό αναφοράς:

Σχεδιασμός Αναφοράς Files

File Ονομα	Περιγραφή
Factory_image	Στη λειτουργία διαμόρφωσης εικόνων διπλής διαμόρφωσης, CFM1 και CFM2 συνδυάζονται σε ένα ενιαίο χώρο αποθήκευσης CFM.
app_image_1	Σχεδίαση υλικού Quartus II file που αντικαθιστά το app_image_2 κατά τη διάρκεια μιας απομακρυσμένης αναβάθμισης συστήματος.
app_image_2	Ο κώδικας εφαρμογής λογισμικού Nios II λειτουργεί ως ελεγκτής για ο σχεδιασμός του συστήματος απομακρυσμένης αναβάθμισης.
Remote_system_upgrade.c
factory_application1.pof	Προγραμματισμός Quartus II file που αποτελείται από εργοστασιακή εικόνα και εικόνα εφαρμογής 1, που θα προγραμματιστεί σε CFM0 και CFM1 & CFM2 αντίστοιχα στο αρχικό stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Ο σχεδιασμός αναφοράς παρέχει μια απλή εφαρμογή που υλοποιεί βασικές δυνατότητες απομακρυσμένης διαμόρφωσης σε συστήματα που βασίζονται στο Nios II για συσκευές MAX 10 FPGA. Η διεπαφή UART που περιλαμβάνεται στο κιτ ανάπτυξης MAX 10 FPGA χρησιμοποιείται μαζί με τον πυρήνα IP Altera UART για την παροχή της λειτουργικότητας απομακρυσμένης διαμόρφωσης.

Σχετικές Πληροφορίες

Σχεδιασμός Αναφοράς Files

Απομακρυσμένη αναβάθμιση συστήματος με MAX 10 FPGA Overview

Με τη δυνατότητα απομακρυσμένης αναβάθμισης συστήματος, βελτιώσεις και διορθώσεις σφαλμάτων για συσκευές FPGA μπορούν να γίνουν εξ αποστάσεως. Σε ένα περιβάλλον ενσωματωμένου συστήματος, το υλικολογισμικό πρέπει να ενημερώνεται συχνά μέσω των διαφόρων τύπων πρωτοκόλλου, όπως UART, Ethernet και I2C. Όταν το ενσωματωμένο σύστημα περιλαμβάνει ένα FPGA, οι ενημερώσεις υλικολογισμικού μπορούν να περιλαμβάνουν ενημερώσεις της εικόνας υλικού στο FPGA.
Οι συσκευές MAX10 FPGA παρέχουν τη δυνατότητα αποθήκευσης έως και δύο εικόνων διαμόρφωσης, οι οποίες ενισχύουν περαιτέρω τη δυνατότητα αναβάθμισης απομακρυσμένου συστήματος. Μία από τις εικόνες θα είναι η δημιουργία αντιγράφων ασφαλείας που φορτώνεται εάν παρουσιαστεί σφάλμα στην τρέχουσα εικόνα.

Συντομογραφίες

Πίνακας 1: Λίστα συντομογραφιών

Συντομογραφία Περιγραφή
Avalon-MM	Avalon Memory-Mapped
CFM	Μνήμη flash διαμόρφωσης
GUI	Γραφική διεπαφή χρήστη
ICB	Bit διαμόρφωσης αρχικοποίησης
ΧΑΡΤΗΣ/.χάρτης	Χάρτης μνήμης File
Νιος ΙΙ ΕΔΣ	Υποστήριξη Nios II Embedded Design Suite
PFL	Παράλληλος πυρήνας IP Loader Flash
ΠΟΦ/.ποφ	Αντικείμενο προγραμματιστή File

• Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Οι λέξεις και τα λογότυπα Intel, το λογότυπο της Intel, τα Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus και Stratix είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της στις ΗΠΑ ή/και σε άλλες χώρες. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.
• Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία άλλων.

Προαπαιτούμενο

Συντομογραφία QSPI	Περιγραφή Περιφερειακή διασύνδεση τετραπλής σειράς
RPD/.rpd	Ακατέργαστα δεδομένα προγραμματισμού
SBT	Εργαλεία δημιουργίας λογισμικού
ΣΟΦ/.σοφ	Αντικείμενο SRAM File
UART	Καθολικός ασύγχρονος δέκτης/πομπός
UFM	Μνήμη flash χρήστη

Προαπαιτούμενο

• Η εφαρμογή αυτού του σχεδίου αναφοράς απαιτεί να έχετε το ενδεικνυόμενο επίπεδο γνώσης ή εμπειρίας στους ακόλουθους τομείς:
• Γνώση εργασίας των συστημάτων Nios II και των εργαλείων κατασκευής τους. Αυτά τα συστήματα και τα εργαλεία περιλαμβάνουν το λογισμικό Quartus® II, το Qsys και το Nios II EDS.
• Γνώση μεθοδολογιών και εργαλείων διαμόρφωσης Intel FPGA, όπως η εσωτερική διαμόρφωση MAX 10 FPGA, η δυνατότητα απομακρυσμένης αναβάθμισης συστήματος και το PFL.

Απαιτήσεις

• Ακολουθούν οι απαιτήσεις υλικού και λογισμικού για τον σχεδιασμό αναφοράς:
• Κιτ ανάπτυξης MAX 10 FPGA
• Quartus II έκδοση 15.0 με Nios II EDS
• Ένας υπολογιστής με πρόγραμμα οδήγησης και διασύνδεση UART που λειτουργεί
• Οποιοδήποτε δυαδικό/δεκαεξαδικό file συντάκτης

Σχεδιασμός Αναφοράς Files

Πίνακας 2: Σχέδιο Files Περιλαμβάνεται στο Σχέδιο Αναφοράς

File Ονομα Factory_image	Περιγραφή • Σχεδίαση υλικού Quartus II file να αποθηκευτεί σε CFM0. • Η εναλλακτική εικόνα/εργοστασιακή εικόνα που θα χρησιμοποιηθεί όταν παρουσιαστεί το σφάλμα στη λήψη της εικόνας της εφαρμογής.
app_image_1	• Σχεδίαση υλικού Quartus II file προς αποθήκευση σε CFM1 και CFM2.(1) • Η αρχική εικόνα εφαρμογής που έχει φορτωθεί στη συσκευή.

1. Στη λειτουργία διαμόρφωσης εικόνων διπλής διαμόρφωσης, τα CFM1 και CFM2 συνδυάζονται σε έναν ενιαίο χώρο αποθήκευσης CFM.

File Ονομα app_image_2	Περιγραφή Σχεδίαση υλικού Quartus II file που αντικαθιστά το app_image_2 κατά την απομακρυσμένη αναβάθμιση του συστήματος.
Remote_system_ upgrade.γ	Κωδικός εφαρμογής λογισμικού Nios II που ενεργεί ως ελεγκτής για τη σχεδίαση του συστήματος απομακρυσμένης αναβάθμισης.
Απομακρυσμένο Terminal.exe	• Εκτελέσιμο file με GUI. • Λειτουργεί ως τερματικό για την αλληλεπίδραση του κεντρικού υπολογιστή με το κιτ ανάπτυξης MAX 10 FPGA. • Στέλνει δεδομένα προγραμματισμού μέσω UART. • Περιλαμβάνεται ο πηγαίος κώδικας για αυτό το τερματικό.

Πίνακας 3: Master Files Περιλαμβάνεται στο Σχέδιο Αναφοράς

Μπορείτε να χρησιμοποιήσετε αυτά τα κύρια files για το σχέδιο αναφοράς χωρίς τη σύνταξη του σχεδίου files.

File Ονομα   factory_application1.pof factory_application1.rpd	Περιγραφή Προγραμματισμός Quartus II file που αποτελείται από εργοστασιακή εικόνα και εικόνα εφαρμογής 1, που θα προγραμματιστεί σε CFM0 και CFM1 & CFM2 αντίστοιχα στα αρχικά stage.
factory_application2.pof factory_application2.rpd	• Προγραμματισμός Quartus II file που αποτελείται από εργοστασιακή εικόνα και εικόνα εφαρμογής 2. • Η εικόνα 2 της εφαρμογής θα εξαχθεί αργότερα για να αντικαταστήσει την εικόνα της εφαρμογής 1 κατά την απομακρυσμένη αναβάθμιση του συστήματος, που ονομάζεται application_ image_2.rpd παρακάτω.
application_image_1.rpd	Ακατέργαστα δεδομένα προγραμματισμού Quartus II file που περιέχουν μόνο την εικόνα εφαρμογής 1.
application_image_2.rpd	Ακατέργαστα δεδομένα προγραμματισμού Quartus II file που περιέχει μόνο την εικόνα της εφαρμογής 2.
Nios_application.pof	• Προγραμματισμός file που αποτελείται από την εφαρμογή λογισμικού επεξεργαστή Nios II .hex file μόνο. • Για να προγραμματιστεί σε εξωτερικό φλας QSPI.
πφλ.σοφ	• Quartus II .σοφ που περιέχει PFL. • Προγραμματίστηκε σε φλας QSPI στο κιτ ανάπτυξης MAX 10 FPGA.

Σχεδιασμός Αναφοράς Λειτουργική Περιγραφή

Επεξεργαστής Nios II Gen2

• Ο επεξεργαστής Nios II Gen2 στη σχεδίαση αναφοράς έχει τις ακόλουθες λειτουργίες:
• Ένας κύριος διαύλου που χειρίζεται όλες τις λειτουργίες διεπαφής με τον πυρήνα IP Flash του Altera On-Chip, συμπεριλαμβανομένης της ανάγνωσης, εγγραφής και διαγραφής.
• Παρέχει έναν αλγόριθμο σε λογισμικό για τη λήψη της ροής bit προγραμματισμού από έναν κεντρικό υπολογιστή και την ενεργοποίηση της επαναδιαμόρφωσης μέσω του πυρήνα IP διπλής διαμόρφωσης.
• Πρέπει να ρυθμίσετε ανάλογα το διάνυσμα επαναφοράς του επεξεργαστή. Αυτό γίνεται για να διασφαλιστεί ότι ο επεξεργαστής εκκινεί τον σωστό κωδικό εφαρμογής είτε από UFM είτε από εξωτερικό φλας QSPI.
• Σημείωμα: Εάν ο κωδικός εφαρμογής Nios II είναι μεγάλος, η Intel συνιστά να αποθηκεύσετε τον κωδικό εφαρμογής στο εξωτερικό φλας QSPI. Σε αυτό το σχέδιο αναφοράς, το διάνυσμα επαναφοράς δείχνει προς το εξωτερικό φλας QSPI όπου είναι αποθηκευμένος ο κωδικός εφαρμογής Nios II.

Σχετικές Πληροφορίες

• Οδηγός ανάπτυξης υλικού Nios II Gen2
• Παρέχει περισσότερες πληροφορίες σχετικά με την ανάπτυξη του επεξεργαστή Nios II Gen2.

Altera On-Chip Flash IP Core

• Ο πυρήνας Altera On-Chip Flash IP λειτουργεί ως διεπαφή για τον επεξεργαστή Nios II για να κάνει μια λειτουργία ανάγνωσης, εγγραφής ή διαγραφής στα CFM και UFM. Ο πυρήνας του Altera On-Chip Flash IP σάς παρέχει τη δυνατότητα πρόσβασης, διαγραφής και ενημέρωσης του CFM με μια νέα ροή bit διαμόρφωσης. Το πρόγραμμα επεξεργασίας παραμέτρων Altera On-Chip Flash IP εμφανίζει ένα προκαθορισμένο εύρος διευθύνσεων για κάθε τομέα μνήμης.

Σχετικές Πληροφορίες

• Altera On-Chip Flash IP Core
• Παρέχει περισσότερες πληροφορίες σχετικά με το Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Μπορείτε να χρησιμοποιήσετε τον πυρήνα IP Altera Dual Configuration για πρόσβαση στο απομακρυσμένο μπλοκ αναβάθμισης συστήματος σε συσκευές MAX 10 FPGA. Ο πυρήνας IP Altera Dual Configuration σάς επιτρέπει να ενεργοποιήσετε την επαναδιαμόρφωση μετά τη λήψη της νέας εικόνας.

Σχετικές Πληροφορίες

• Altera Dual Configuration IP Core
• Παρέχει περισσότερες πληροφορίες σχετικά με το Altera Dual Configuration IP Core

Altera UART IP Core

• Ο πυρήνας UART IP επιτρέπει την επικοινωνία σειριακών ροών χαρακτήρων μεταξύ ενός ενσωματωμένου συστήματος σε MAX 10 FPGA και μιας εξωτερικής συσκευής. Ως κύριος Avalon-MM, ο επεξεργαστής Nios II επικοινωνεί με τον πυρήνα IP UART, ο οποίος είναι ένας υποτελής Avalon-MM. Αυτή η επικοινωνία γίνεται με ανάγνωση και εγγραφή ελέγχου και μητρώων δεδομένων.
• Ο πυρήνας υλοποιεί το χρονισμό του πρωτοκόλλου RS-232 και παρέχει τα ακόλουθα χαρακτηριστικά:
• ρυθμιζόμενο ρυθμό baud, ισοτιμία, διακοπή και bit δεδομένων
• προαιρετικά σήματα ελέγχου ροής RTS/CTS

Σχετικές Πληροφορίες

• Πυρήνας UART
• Παρέχει περισσότερες πληροφορίες σχετικά με το UART Core.

Γενικός πυρήνας IP ελεγκτή Quad SPI

• Ο πυρήνας IP του Generic Quad SPI Controller λειτουργεί ως διεπαφή μεταξύ του MAX 10 FPGA, του εξωτερικού φλας και του ενσωματωμένου φλας QSPI. Ο πυρήνας παρέχει πρόσβαση στο φλας QSPI μέσω λειτουργιών ανάγνωσης, εγγραφής και διαγραφής.
  Όταν η εφαρμογή Nios II επεκτείνεται με περισσότερες οδηγίες, το file μέγεθος του εξάγωνου file που δημιουργείται από την εφαρμογή Nios II θα είναι μεγαλύτερο. Πέρα από ένα συγκεκριμένο όριο μεγέθους, το UFM δεν θα έχει επαρκή χώρο για να αποθηκεύσει το εξάγωνο της εφαρμογής file. Για να το λύσετε αυτό, μπορείτε να χρησιμοποιήσετε το εξωτερικό φλας QSPI που είναι διαθέσιμο στο κιτ ανάπτυξης MAX 10 FPGA για να αποθηκεύσετε το εξάγωνο της εφαρμογής file.

Σχεδιασμός Εφαρμογών Λογισμικού Nios II EDS

• Ο σχεδιασμός αναφοράς περιλαμβάνει κώδικα εφαρμογής λογισμικού Nios II που ελέγχει τη σχεδίαση του συστήματος απομακρυσμένης αναβάθμισης. Ο κώδικας της εφαρμογής λογισμικού Nios II αποκρίνεται στο τερματικό υποδοχής μέσω UART εκτελώντας συγκεκριμένες οδηγίες.

Ενημέρωση εικόνων εφαρμογής από απόσταση

• Αφού μεταδώσετε μια ροή bit προγραμματισμού file χρησιμοποιώντας το Remote Terminal, η εφαρμογή λογισμικού Nios II έχει σχεδιαστεί για να κάνει τα εξής:

1. Ρυθμίστε το μητρώο ελέγχου πυρήνα IP του Altera On-Chip Flash για να καταργήσετε την προστασία του τομέα CFM1 & 2.
2. Εκτελέστε τη λειτουργία διαγραφής τομέα σε CFM1 και CFM2. Το λογισμικό μετράει το μητρώο κατάστασης του πυρήνα IP του Altera On-Chip Flash για να διασφαλίσει την επιτυχή ολοκλήρωση της διαγραφής.
3. Λάβετε 4 byte ροής bit τη φορά από το stdin. Η τυπική είσοδος και έξοδος μπορούν να χρησιμοποιηθούν για τη λήψη δεδομένων απευθείας από το τερματικό υποδοχής και την έξοδο εκτύπωσης σε αυτό. Οι τύποι τυπικής επιλογής εισόδου και εξόδου μπορούν να οριστούν μέσω του BSP Editor στο εργαλείο Nios II Eclipse Build.
4. Αντιστρέφει τη σειρά bit για κάθε byte.
   • Σημείωμα: Λόγω της διαμόρφωσης του Altera On-Chip Flash IP Core, κάθε byte δεδομένων πρέπει να αντιστραφεί πριν εγγραφεί στο CFM.
5. Ξεκινήστε να γράφετε 4 byte δεδομένων ταυτόχρονα σε CFM1 και CFM2. Αυτή η διαδικασία συνεχίζεται μέχρι το τέλος της ροής bit προγραμματισμού.
6. Δημοσκοπεί το μητρώο κατάστασης του Altera On-Chip Flash IP για να διασφαλίσει την επιτυχή λειτουργία εγγραφής. Εμφανίζει ένα μήνυμα που υποδεικνύει ότι η μετάδοση έχει ολοκληρωθεί.
   • Σημείωμα: Εάν η λειτουργία εγγραφής αποτύχει, το τερματικό θα σταματήσει τη διαδικασία αποστολής ροής bit και θα δημιουργήσει ένα μήνυμα σφάλματος.
7. Ρυθμίζει το Μητρώο Ελέγχου για να προστατεύει εκ νέου τα CFM1 και CFM2 για να αποτρέψει οποιαδήποτε ανεπιθύμητη λειτουργία εγγραφής.

Σχετικές Πληροφορίες

• pof Generation μέσω του Convert Programming Files on
• Παρέχει πληροφορίες σχετικά με τη δημιουργία rpd files κατά τον προγραμματισμό μετατροπής files.

Απομακρυσμένη ενεργοποίηση επαναδιαμόρφωσης

• Αφού επιλέξετε τη λειτουργία επαναδιαμόρφωσης ενεργοποίησης στο κεντρικό απομακρυσμένο τερματικό, η εφαρμογή λογισμικού Nios II θα κάνει τα εξής:

1. Λάβετε την εντολή από την τυπική είσοδο.
2. Ξεκινήστε την αναδιαμόρφωση με τις ακόλουθες δύο λειτουργίες εγγραφής:

• Γράψτε 0x03 στη διεύθυνση μετατόπισης 0x01 στον πυρήνα IP διπλής διαμόρφωσης. Αυτή η λειτουργία αντικαθιστά τη φυσική καρφίτσα CONFIG_SEL και ορίζει την Εικόνα 1 ως την επόμενη εικόνα διαμόρφωσης εκκίνησης.
• Γράψτε 0x01 στη διεύθυνση μετατόπισης 0x00 στον πυρήνα IP διπλής διαμόρφωσης. Αυτή η λειτουργία ενεργοποιεί την επαναδιαμόρφωση στην εικόνα της εφαρμογής σε CFM1 και CFM2

Σχεδιασμός αναφοράς Walkthrough

Δημιουργία Προγραμματισμού Files

• Πρέπει να δημιουργήσετε τον ακόλουθο προγραμματισμό files πριν μπορέσετε να χρησιμοποιήσετε την απομακρυσμένη αναβάθμιση συστήματος στο κιτ ανάπτυξης MAX 10 FPGA:

Για προγραμματισμό QSPI:

• soft-χρήση το pfl.sof που περιλαμβάνεται στο σχέδιο αναφοράς ή μπορείτε να επιλέξετε να δημιουργήσετε ένα διαφορετικό .sof που περιέχει το δικό σας σχέδιο PFL
• pof — διαμόρφωση file δημιουργείται από ένα .hex και προγραμματίζεται στο φλας QSPI.
• Για Απομακρυσμένη αναβάθμιση συστήματος:
• pof — διαμόρφωση file δημιουργείται από ένα .sof και προγραμματίζεται στο εσωτερικό φλας.
• rpd—περιέχει τα δεδομένα για το εσωτερικό φλας που περιλαμβάνει τις ρυθμίσεις ICB, CFM0, CFM1 και UFM.
• χάρτης — κρατά τη διεύθυνση για κάθε τομέα μνήμης των ρυθμίσεων ICB, CFM0, CFM1 και UFM.

Δημιουργία files για προγραμματισμό QSPI

Για να δημιουργήσετε το .pof file για προγραμματισμό QSPI, εκτελέστε τα ακόλουθα βήματα:

1. Δημιουργήστε το Nios II Project και δημιουργήστε HEX file.
   • Σημείωμα: Ανατρέξτε στο AN730: Nios II Processor Booting Methods In MAX 10 Devices για πληροφορίες σχετικά με την κατασκευή του έργου Nios II και τη δημιουργία HEX file.
2. στο File μενού, κάντε κλικ στην επιλογή Μετατροπή προγραμματισμού Files.
3. Κάτω από τον προγραμματισμό εξόδου file, επιλέξτε Αντικείμενο προγραμματιστή File (.pof) στον Προγραμματισμό file λίστα τύπων.
4. Στη λίστα Λειτουργία, επιλέξτε Παθητική σειρά 1 bit.
5. Στη λίστα Διαμόρφωση συσκευής, επιλέξτε CFI_512Mb.
6. Στο File πλαίσιο ονόματος, καθορίστε το file όνομα για τον προγραμματισμό file θέλετε να δημιουργήσετε.
7. Στην Εισαγωγή files για τη λίστα μετατροπής, αφαιρέστε τη σειρά Options and SOF data. Κάντε κλικ στην επιλογή Προσθήκη Δεκαεξαδικών Δεδομένων και εμφανίζεται ένα παράθυρο διαλόγου Προσθήκη Δεκαεξαδικών Δεδομένων. Στο πλαίσιο Προσθήκη Δεκαεξαδικών Δεδομένων, επιλέξτε Απόλυτη διευθυνσιοδότηση και εισαγάγετε το .hex file που δημιουργήθηκε από το Nios II EDS Build Tools.
8. Αφού οριστούν όλες οι ρυθμίσεις, κάντε κλικ στο Δημιουργία για να δημιουργήσετε σχετικό προγραμματισμό file.

Σχετικές Πληροφορίες

AN730: Μέθοδοι εκκίνησης επεξεργαστή Nios II σε MAX 10 συσκευές FPGA
Δημιουργία files για απομακρυσμένη αναβάθμιση συστήματος

Για να δημιουργήσετε τα .pof, .map και .rpd files για απομακρυσμένη αναβάθμιση συστήματος, εκτελέστε τα ακόλουθα βήματα:

1. Επαναφέρετε τα Factory_image, application_image_1 και application_image_2 και μεταγλωττίστε και τα τρία σχέδια.
2. Δημιουργήστε δύο .pof files που περιγράφονται στον παρακάτω πίνακα:
   • Σημείωμα: Ανατρέξτε στο .pof Generation μέσω του Προγραμματισμού μετατροπής Files για βήματα στη δημιουργία .pof files.
3. Ανοίξτε το app2.rpd χρησιμοποιώντας οποιοδήποτε πρόγραμμα επεξεργασίας hex.
4. Στο πρόγραμμα επεξεργασίας δεκαεξαδικού, επιλέξτε το μπλοκ δυαδικών δεδομένων με βάση τη μετατόπιση έναρξης και λήξης, ανατρέχοντας στο .map file. Η μετατόπιση έναρξης και λήξης για τη συσκευή 10M50 είναι 0x12000 και 0xB9FFF αντίστοιχα. Αντιγράψτε αυτό το μπλοκ σε νέο file και αποθηκεύστε το σε διαφορετικό .rpd file. Αυτό το νέο .rpd file περιέχει μόνο την εικόνα εφαρμογής 2.

pof Generation μέσω του Convert Programming Files

Για μετατροπή .σοφ files προς .pof files, ακολουθήστε αυτά τα βήματα:

1. στο File μενού, κάντε κλικ στην επιλογή Μετατροπή προγραμματισμού Files.
2. Κάτω από τον προγραμματισμό εξόδου file, επιλέξτε Αντικείμενο προγραμματιστή File (.pof) στον Προγραμματισμό file λίστα τύπων.
3. Στη λίστα Λειτουργία, επιλέξτε Εσωτερική διαμόρφωση.
4. Στο File πλαίσιο ονόματος, καθορίστε το file όνομα για τον προγραμματισμό file θέλετε να δημιουργήσετε.
5. Για να δημιουργήσετε έναν χάρτη μνήμης File (.map), ενεργοποιήστε το Create Memory Map File (Αυτόματη δημιουργία εξόδου_file.χάρτης). Ο χάρτης . περιέχει τη διεύθυνση του CFM και του UFM με τη ρύθμιση ICB που έχετε ορίσει μέσω της επιλογής Option/Boot Info.
6.  Για να δημιουργήσετε ακατέργαστα δεδομένα προγραμματισμού (.rpd), ενεργοποιήστε τη Δημιουργία δεδομένων διαμόρφωσης RPD (Δημιουργία εξόδου_file_auto.rpd).
   Με τη βοήθεια του Memory Map File, μπορείτε εύκολα να αναγνωρίσετε τα δεδομένα για κάθε λειτουργικό μπλοκ στο .rpd file. Μπορείτε επίσης να εξαγάγετε τα δεδομένα flash για εργαλεία προγραμματισμού τρίτων ή να ενημερώσετε τη διαμόρφωση ή τα δεδομένα χρήστη μέσω του Altera On-Chip Flash IP.
7. Το .sof μπορεί να προστεθεί μέσω του Input files για τη λίστα μετατροπής και μπορείτε να προσθέσετε έως και δύο .sof files.
   • Για λόγους απομακρυσμένης αναβάθμισης συστήματος, μπορείτε να διατηρήσετε τα αρχικά δεδομένα της σελίδας 0 στο .pof και να αντικαταστήσετε τα δεδομένα της σελίδας 1 με νέα .sof file. Για να το κάνετε αυτό, πρέπει να προσθέσετε το .pof file στη σελίδα 0, λοιπόν
     προσθέστε τη σελίδα .sof και, στη συνέχεια, προσθέστε τη νέα σελίδα .sof file να
8. Αφού οριστούν όλες οι ρυθμίσεις, κάντε κλικ στο Δημιουργία για να δημιουργήσετε σχετικό προγραμματισμό file.

Προγραμματισμός του QSPI

Για να προγραμματίσετε τον κώδικα εφαρμογής Nios II στο φλας QSPI, ακολουθήστε τα παρακάτω βήματα:

1. Στο κιτ ανάπτυξης MAX 10 FPGA, αλλάξτε το MAX10_BYPASSn στο 0 για να παρακάμψετε τη συσκευή VTAP (MAX II).
2. Συνδέστε το καλώδιο λήψης Intel FPGA (πρώην USB Blaster) στο JTAG επί κεφαλής.
3. Στο παράθυρο Προγραμματιστής, κάντε κλικ στο Hardware Setup και επιλέξτε USB Blaster.
4. Στη λίστα Λειτουργία, επιλέξτε JTAG.
5. Κάντε κλικ στο κουμπί Αυτόματος εντοπισμός στο αριστερό παράθυρο.
6. Επιλέξτε τη συσκευή που θα προγραμματιστεί και κάντε κλικ στην Προσθήκη File.
7. Επιλέξτε το pfl.sof.
8. Κάντε κλικ στο κουμπί Έναρξη για να ξεκινήσει ο προγραμματισμός.
9. Αφού ο προγραμματισμός είναι επιτυχής, χωρίς να απενεργοποιήσετε την πλακέτα, κάντε ξανά κλικ στο κουμπί Auto Detect στο αριστερό παράθυρο. Θα δείτε ένα φλας QSPI_512Mb να εμφανίζεται στο παράθυρο του προγραμματιστή.
10. Επιλέξτε τη συσκευή QSPI και κάντε κλικ στην Προσθήκη File.
11. Επιλέξτε το .pof file που δημιουργήθηκε προηγουμένως από .hex file.
12. Κάντε κλικ στο κουμπί Έναρξη για να ξεκινήσει ο προγραμματισμός του φλας QSPI.

Προγραμματισμός του FPGA με την αρχική εικόνα χρησιμοποιώντας το JTAG

Πρέπει να προγραμματίσετε το app1.pof στο FPGA ως αρχική εικόνα της συσκευής. Για να προγραμματίσετε το app1.pof στο FPGA, εκτελέστε τα ακόλουθα βήματα:

1. Στο παράθυρο Προγραμματιστής, κάντε κλικ στο Hardware Setup και επιλέξτε USB Blaster.
2. Στη λίστα Λειτουργία, επιλέξτε JTAG.
3. Κάντε κλικ στο κουμπί Αυτόματος εντοπισμός στο αριστερό παράθυρο.
4. Επιλέξτε τη συσκευή που θα προγραμματιστεί και κάντε κλικ στην Προσθήκη File.
5. Επιλέξτε το app1.pof.
6. Κάντε κλικ στο κουμπί Έναρξη για να ξεκινήσει ο προγραμματισμός.

Ενημέρωση εικόνας και ενεργοποίηση επαναδιαμόρφωσης με χρήση UART

Για να διαμορφώσετε εξ αποστάσεως το κιτ ανάπτυξης MAX10 FPGA, εκτελέστε τα ακόλουθα βήματα:

1. Σημείωμα: Πριν ξεκινήσετε, βεβαιωθείτε για τα ακόλουθα:
   • η καρφίτσα CONFIG_SEL στον πίνακα έχει οριστεί στο 0
   • Η θύρα UART της πλακέτας σας είναι συνδεδεμένη στον υπολογιστή σας
   • Ανοίξτε το Remote Terminal.exe και ανοίγει η διεπαφή του Remote Terminal.
2. Κάντε κλικ στις Ρυθμίσεις και θα εμφανιστεί το παράθυρο ρυθμίσεων σειριακής θύρας.
3. Ρυθμίστε τις παραμέτρους του απομακρυσμένου τερματικού ώστε να ταιριάζουν με τις ρυθμίσεις UART που έχουν επιλεγεί στον πυρήνα IP του Quartus II UART. Αφού ολοκληρωθεί η ρύθμιση, κάντε κλικ στο OK.
4. Πατήστε το κουμπί nCONFIG στο κιτ ανάπτυξης ή πληκτρολογήστε 1 στο πλαίσιο κειμένου Αποστολή και, στη συνέχεια, πατήστε Enter.
   • Μια λίστα με τις επιλογές λειτουργίας θα εμφανιστεί στο τερματικό, όπως φαίνεται παρακάτω:
   • Σημείωμα: Για να επιλέξετε μια λειτουργία, πληκτρολογήστε τον αριθμό στο πλαίσιο κειμένου Αποστολή και, στη συνέχεια, πατήστε Enter.
5. Για να ενημερώσετε την εικόνα εφαρμογής 1 με την εικόνα εφαρμογής 2, επιλέξτε τη λειτουργία 2. Θα σας ζητηθεί να εισαγάγετε τη διεύθυνση έναρξης και λήξης των CFM1 και CFM2.
   • Σημείωμα: Η διεύθυνση που φαίνεται στον χάρτη file περιλαμβάνει ρυθμίσεις ICB, CFM και UFM αλλά το Altera On-Chip
   • Το Flash IP μπορεί να έχει πρόσβαση μόνο σε CFM και UFM. Ως εκ τούτου, υπάρχει μια μετατόπιση διεύθυνσης μεταξύ της διεύθυνσης που εμφανίζεται στον χάρτη file και παράθυρο παραμέτρου Altera On-Chip Flash IP.
6. Πληκτρολογήστε τη διεύθυνση με βάση τη διεύθυνση που καθορίζεται από το παράθυρο παραμέτρου Altera On-Chip Flash IP.
   • Η διαγραφή θα ξεκινήσει αυτόματα αφού εισαγάγετε τη διεύθυνση λήξης.
7. Μετά την επιτυχή διαγραφή, θα σας ζητηθεί να εισαγάγετε τον προγραμματισμό .rpd file για την εικόνα της εφαρμογής 2.
   • Για να ανεβάσετε την εικόνα, κάντε κλικ στην ΑποστολήFile και, στη συνέχεια, επιλέξτε το .rpd που περιέχει μόνο την εικόνα της εφαρμογής 2 και κάντε κλικ στο Άνοιγμα.
   • Σημείωμα: Εκτός από την εικόνα εφαρμογής 2, μπορείτε να χρησιμοποιήσετε οποιαδήποτε νέα εικόνα που θέλετε να ενημερώσετε στη συσκευή.
   • Η διαδικασία ενημέρωσης θα ξεκινήσει απευθείας και μπορείτε να παρακολουθείτε την πρόοδο μέσω του τερματικού. Το μενού λειτουργίας θα σας ζητήσει Τέλος και μπορείτε τώρα να επιλέξετε την επόμενη λειτουργία.
8. Για να ενεργοποιήσετε την επαναδιαμόρφωση, επιλέξτε τη λειτουργία 4. Μπορείτε να παρατηρήσετε τη συμπεριφορά LED που υποδεικνύει τη διαφορετική εικόνα που έχει φορτωθεί στη συσκευή.

Εικών	Κατάσταση LED (Ενεργό Χαμηλό)
Εργοστασιακή εικόνα	01010
Εικόνα εφαρμογής 1	10101
Εικόνα εφαρμογής 2	01110

Ιστορικό αναθεώρησης εγγράφου

Ημερομηνία	Εκδοχή	Αλλαγές
Φεβρουάριος 2017	2017.02.21	Μετονομάστηκε ως Intel.
2015 Ιουνίου XNUMX	2015.06.15	Αρχική έκδοση.

Έγγραφα / Πόροι

Συσκευές intel MAX 10 FPGA μέσω UART με τον επεξεργαστή Nios II [pdf] Οδηγός χρήστη MAX 10 Συσκευές FPGA Over UART με τον επεξεργαστή Nios II, MAX 10 Συσκευές FPGA, Over UART με τον επεξεργαστή Nios II, Over UART, Nios II Processor UART, Nios II, Processor UART

Αναφορές

• Εγχειρίδιο χρήστη