Устройства Intel MAX 10 FPGA через UART с процессором Nios II

Информация о продукте

Эталонный проект представляет собой простое приложение, которое реализует базовые функции удаленной настройки в системах на базе Nios II для устройств MAX 10 FPGA. Интерфейс UART, входящий в комплект разработки MAX 10 FPGA, используется вместе с IP-ядром Altera UART для обеспечения функции удаленной настройки. Устройства MAX10 FPGA обеспечивают возможность хранения до двух образов конфигурации, что еще больше расширяет возможности удаленного обновления системы.

Сокращения

Аббревиатура	Описание
Авалон-ММ	Флэш-память конфигурации с отображением в памяти Avalon
CFM	Графический пользовательский интерфейс
МКБ	Бит конфигурации инициализации
КАРТА/.карта	Карта памяти File
Ниос II ЭДС	Поддержка Nios II Embedded Design Suite
ПФЛ	IP-ядро параллельного флэш-загрузчика
POF/.pof	Объект программиста File
QSPI	Счетверенный последовательный периферийный интерфейс
РПД/.rpd	Необработанные данные программирования
СБТ	Инструменты сборки программного обеспечения
СФ/.sof	Объект SRAM File
КОРЗИНА	Универсальный асинхронный приемник/передатчик
УФМ	Пользовательская флэш-память

Инструкции по применению продукта

Предпосылки

Применение этого эталонного проекта требует от вас наличия указанного уровня знаний или опыта в следующих областях:

Требования:

Ниже приведены требования к оборудованию и программному обеспечению для эталонного проекта:

Эталонный дизайн Files

File Имя	Описание
Factory_image	В режиме конфигурации образов с двойной конфигурацией CFM1 и CFM2 объединены в единое хранилище CFM.
app_image_1	Аппаратный дизайн Quartus II file который заменяет app_image_2 во время удаленного обновления системы.
app_image_2	Код программного приложения Nios II действует как контроллер для дизайн системы удаленного обновления.
Remote_system_upgrade.c
Factory_application1.pof	Программирование Quartus II file который состоит из образа фабрики и образ приложения 1, для программирования в CFM0 и CFM1 и CFM2 соответственно в начальный stage.
фабрика_приложение1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Эталонный проект представляет собой простое приложение, которое реализует основные функции удаленной настройки в системах на базе Nios II для устройств MAX 10 FPGA. Интерфейс UART, включенный в комплект разработчика MAX 10 FPGA, используется вместе с IP-ядром Altera UART для обеспечения возможности удаленной настройки.

Сопутствующая информация

Эталонный дизайн Files

Удаленное обновление системы с помощью MAX 10 FPGA Overview

Благодаря функции удаленного обновления системы усовершенствования и исправления ошибок для устройств FPGA можно выполнять удаленно. Во встроенной системной среде необходимо часто обновлять прошивку по различным типам протоколов, таким как UART, Ethernet и I2C. Если встроенная система включает в себя FPGA, обновления встроенного ПО могут включать в себя обновления образа аппаратного обеспечения на FPGA.
Устройства MAX10 FPGA позволяют хранить до двух образов конфигурации, что еще больше расширяет возможности удаленного обновления системы. Одно из изображений будет резервным изображением, загружаемым в случае возникновения ошибки в текущем изображении.

Сокращения

Таблица 1: Список сокращений

Сокращение Описание
Авалон-ММ	Авалон с отображением памяти
CFM	Конфигурационная флэш-память
графический интерфейс	Графический пользовательский интерфейс
МКБ	Бит конфигурации инициализации
КАРТА/.карта	Карта памяти File
Ниос II ЭДС	Поддержка Nios II Embedded Design Suite
ПФЛ	IP-ядро параллельного флэш-загрузчика
POF/.pof	Объект программиста File

• Корпорация Интел. Все права защищены. Intel, логотип Intel, слова и логотипы Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus и Stratix являются товарными знаками корпорации Intel или ее дочерних компаний в США и/или других странах. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.
• Другие названия и бренды могут быть заявлены как собственность других лиц.

Предпосылки

Аббревиатура QSPI	Описание Счетверенный последовательный периферийный интерфейс
РПД/.rpd	Необработанные данные программирования
СБТ	Инструменты сборки программного обеспечения
СФ/.sof	Объект SRAM File
УАПП	Универсальный асинхронный приемник/передатчик
УФМ	Пользовательская флэш-память

Предпосылки

• Применение этого эталонного проекта требует от вас наличия указанного уровня знаний или опыта в следующих областях:
• Практическое знание систем Nios II и инструментов для их создания. Эти системы и инструменты включают программное обеспечение Quartus® II, Qsys и Nios II EDS.
• Знание методологий и инструментов настройки Intel FPGA, таких как внутренняя конфигурация MAX 10 FPGA, функция удаленного обновления системы и PFL.

Требования

• Ниже приведены требования к оборудованию и программному обеспечению для эталонного проекта:
• Комплект разработки MAX 10 FPGA
• Quartus II версии 15.0 с Nios II EDS
• Компьютер с работающим драйвером и интерфейсом UART.
• Любой двоичный/шестнадцатеричный file редактор

Эталонный дизайн Files

Таблица 2: Дизайн Files Включено в эталонный проект

File Имя Factory_image	Описание • Аппаратная конструкция Quartus II file для хранения в CFM0. • Резервный/заводской образ, который будет использоваться в случае возникновения ошибки при загрузке образа приложения.
app_image_1	• Аппаратная конструкция Quartus II file храниться в CFM1 и CFM2.(1) • Исходный образ приложения, загруженный в устройство.

1. В режиме конфигурации образов двойной конфигурации CFM1 и CFM2 объединяются в одно хранилище CFM.

File Имя app_image_2	Описание Аппаратный дизайн Quartus II file который заменяет app_image_2 во время удаленного обновления системы.
Remote_system_upgrade.c	Программный код приложения Nios II, действующий как контроллер для проектирования системы удаленного обновления.
Удаленный терминал.exe	• Исполняемый файл file с графическим интерфейсом. • Функционирует как терминал для взаимодействия хоста с комплектом разработки MAX 10 FPGA. • Отправляет данные программирования через UART. • Исходный код для этого терминала включен.

Таблица 3: Мастер Files Включено в эталонный проект

Вы можете использовать эти мастера files для эталонного проекта без компиляции проекта files.

File Имя   Factory_application1.pof Factory_application1.rpd	Описание Программирование Quartus II file который состоит из заводского образа и образа приложения 1, которые должны быть запрограммированы в CFM0 и CFM1 и CFM2 соответственно в начальные секунды.tage.
Factory_application2.pof Factory_application2.rpd	• Программирование Quartus II file который состоит из образа фабрики и образа приложения 2. • Образ приложения 2 будет извлечен позже, чтобы заменить образ приложения 1 во время удаленного обновления системы, и будет называться application_ image_2.rpd ниже.
application_image_1.rpd	Необработанные данные программирования Quartus II file которые содержат только образ приложения 1.
application_image_2.rpd	Необработанные данные программирования Quartus II file который содержит только образ приложения 2.
Nios_application.pof	• Программирование file который состоит из программного обеспечения процессора Nios II .hex file только. • Для программирования во внешнюю флэш-память QSPI.
пфл.соф	• Квартус II .sof содержащий ПФЛ. • Программируется во флэш-памяти QSPI в комплекте разработки FPGA MAX 10.

Функциональное описание эталонного проекта

Процессор Nios II Gen2

• Процессор Nios II Gen2 в эталонном дизайне имеет следующие функции:
• Мастер шины, который обрабатывает все интерфейсные операции с IP-ядром Altera On-Chip Flash, включая чтение, запись и стирание.
• Предоставляет программный алгоритм для получения потока программных битов от главного компьютера и запуска реконфигурации через IP-ядро двойной конфигурации.
• Вам необходимо установить вектор сброса процессора соответственно. Это необходимо для того, чтобы процессор загружал правильный код приложения из флэш-памяти UFM или внешней флэш-памяти QSPI.
• Примечание: Если код приложения Nios II большой, Intel рекомендует хранить код приложения во внешней флэш-памяти QSPI. В этом эталонном проекте вектор сброса указывает на внешнюю флэш-память QSPI, где хранится код приложения Nios II.

Сопутствующая информация

• Учебник по разработке аппаратного обеспечения Nios II Gen2
• Предоставляет дополнительную информацию о разработке процессора Nios II Gen2.

Встроенное IP-ядро Altera Flash

• Ядро Altera On-Chip Flash IP функционирует как интерфейс для процессора Nios II, выполняя операции чтения, записи или стирания в CFM и UFM. IP-ядро Altera On-Chip Flash обеспечивает доступ, стирание и обновление CFM с помощью нового битового потока конфигурации. Редактор параметров Altera On-Chip Flash IP показывает заранее заданный диапазон адресов для каждого сектора памяти.

Сопутствующая информация

• Встроенное IP-ядро Altera Flash
• Предоставляет дополнительную информацию о встроенном флэш-ядре Altera IP.

IP-ядро двойной конфигурации Altera

• Вы можете использовать IP-ядро Altera Dual Configuration для доступа к блоку удаленного обновления системы в устройствах MAX 10 FPGA. IP-ядро Altera Dual Configuration позволяет запускать реконфигурацию сразу после загрузки нового образа.

Сопутствующая информация

• IP-ядро двойной конфигурации Altera
• Предоставляет дополнительную информацию об IP-ядре Altera с двойной конфигурацией.

IP-ядро Altera UART

• IP-ядро UART обеспечивает передачу последовательных потоков символов между встроенной системой в MAX 10 FPGA и внешним устройством. В качестве ведущего устройства Avalon-MM процессор Nios II связывается с IP-ядром UART, которое является ведомым устройством Avalon-MM. Эта связь осуществляется путем чтения и записи управляющих регистров и регистров данных.
• Ядро реализует синхронизацию протокола RS-232 и обеспечивает следующие возможности:
• регулируемая скорость передачи данных, четность, стоп и биты данных
• дополнительные сигналы управления потоком RTS/CTS

Сопутствующая информация

• UART ядро
• Предоставляет дополнительную информацию о UART Core.

Универсальный четырехъядерный контроллер SPI с IP-ядром

• IP-ядро Generic Quad SPI Controller функционирует как интерфейс между MAX 10 FPGA, внешней флэш-памятью и встроенной флэш-памятью QSPI. Ядро обеспечивает доступ к флэш-памяти QSPI посредством операций чтения, записи и стирания.
  Когда приложение Nios II расширяется дополнительными инструкциями, file размер шестигранника file созданный из приложения Nios II, будет больше. За пределами определенного размера в UFM не будет достаточно места для хранения шестнадцатеричного файла приложения. file. Чтобы решить эту проблему, вы можете использовать внешнюю флэш-память QSPI, доступную в комплекте разработки MAX 10 FPGA, для хранения шестнадцатеричного кода приложения. file.

Дизайн программного приложения Nios II EDS

• Эталонный проект включает в себя код программного приложения Nios II, который управляет проектом системы удаленного обновления. Код программного приложения Nios II отвечает на хост-терминал через UART, выполняя определенные инструкции.

Удаленное обновление образов приложений

• После того, как вы передали битовый поток программирования file Используя удаленный терминал, программное приложение Nios II предназначено для следующих действий:

1. Установите регистр управления IP-ядром встроенной флэш-памяти Altera, чтобы снять защиту секторов CFM1 и 2.
2. Выполните операцию стирания сектора на CFM1 и CFM2. Программное обеспечение опрашивает регистр состояния IP-ядра встроенной флэш-памяти Altera, чтобы убедиться в успешном завершении очистки.
3. Получайте по 4 байта битового потока за раз со стандартного ввода. Стандартный ввод и вывод можно использовать для получения данных непосредственно с главного терминала и вывода на него вывода. Типы стандартных параметров ввода и вывода можно установить через редактор BSP в инструменте сборки Nios II Eclipse.
4. Меняет порядок битов для каждого байта.
   • Примечание: Из-за конфигурации встроенного Flash IP-ядра Altera каждый байт данных необходимо перевернуть перед записью в CFM.
5. Начните записывать одновременно 4 байта данных в CFM1 и CFM2. Этот процесс продолжается до конца программирования битового потока.
6. Опрашивает регистр состояния Altera On-Chip Flash IP, чтобы гарантировать успешную операцию записи. Запрашивает сообщение, указывающее, что передача завершена.
   • Примечание: Если операция записи завершается неудачей, терминал останавливает процесс отправки битового потока и генерирует сообщение об ошибке.
7. Устанавливает регистр управления для повторной защиты CFM1 и CFM2 для предотвращения любых нежелательных операций записи.

Сопутствующая информация

• Генерация pof посредством программирования Convert Fileс на
• Предоставляет информацию о создании rpd files во время программирования преобразования files.

Удаленный запуск реконфигурации

• После того, как вы выберете операцию реконфигурации триггера в удаленном терминале хоста, программное приложение Nios II сделает следующее:

1. Получите команду со стандартного ввода.
2. Запустите реконфигурацию со следующих двух операций записи:

• Запишите 0x03 по адресу смещения 0x01 в IP-ядре двойной конфигурации. Эта операция перезаписывает физический контакт CONFIG_SEL и устанавливает образ 1 в качестве следующего образа конфигурации загрузки.
• Запишите 0x01 по адресу смещения 0x00 в IP-ядре двойной конфигурации. Эта операция запускает реконфигурацию образа приложения в CFM1 и CFM2.

Пошаговое руководство по эталонному дизайну

Генерация программирования Files

• Вы должны сгенерировать следующую программу fileПрежде чем можно будет использовать удаленное обновление системы с помощью комплекта разработки MAX 10 FPGA:

Для программирования QSPI:

• соф — использовать pfl.sof, включенный в эталонный проект, или вы можете создать другой .sof, содержащий ваш собственный дизайн PFL.
• pof — конфигурация file генерируется из шестнадцатеричного файла и программируется во флэш-память QSPI.
• Для удаленное обновление системы:
• pof — конфигурация file сгенерирован из .sof и запрограммирован во внутреннюю флэш-память.
• рпд — содержит данные для внутренней флэш-памяти, включая настройки ICB, CFM0, CFM1 и UFM.
• карта — держит адрес каждого сектора памяти настроек ICB, CFM0, CFM1 и UFM.

Генерация files для программирования QSPI

Чтобы создать .pof file для программирования QSPI выполните следующие шаги:

1. Создайте проект Nios II и сгенерируйте HEX. file.
   • Примечание: Обратитесь к AN730: Методы загрузки процессора Nios II в устройствах MAX 10 для получения информации о создании проекта Nios II и генерации HEX. file.
2. На File меню, нажмите «Преобразовать программирование». Files.
3. В разделе «Программирование вывода» file, выберите объект программиста File (.pof) в программировании file список типов.
4. В списке «Режим» выберите «1-битный пассивный последовательный порт».
5. В списке устройств конфигурации выберите CFI_512Mb.
6. В File поле имя, укажите file имя для программы file вы хотите творить.
7. Во входе files для преобразования списка удалите строки данных «Параметры» и «SOF». Нажмите «Добавить шестнадцатеричные данные», и появится диалоговое окно «Добавить шестнадцатеричные данные». В поле «Добавить шестнадцатеричные данные» выберите «Абсолютная адресация» и вставьте шестнадцатеричный код. file созданный с помощью инструментов сборки Nios II EDS.
8. После установки всех настроек нажмите «Создать», чтобы создать соответствующую программу. file.

Сопутствующая информация

AN730: Методы загрузки процессора Nios II в устройствах MAX 10 FPGA
Генерация files для удаленного обновления системы

Для создания .pof, .map и .rpd files для удаленного обновления системы выполните следующие действия:

1. Восстановите Factory_image, application_image_1 и application_image_2 и скомпилируйте все три проекта.
2. Создать два .pof files, описанные в следующей таблице:
   • Примечание: См. Генерацию .pof с помощью программирования преобразования. Files для шагов по созданию .pof files.
3. Откройте app2.rpd с помощью любого шестнадцатеричного редактора.
4. В шестнадцатеричном редакторе выберите блок двоичных данных на основе смещения начала и конца, обратившись к файлу .map. file. Начальное и конечное смещение для устройства 10M50 составляет 0x12000 и 0xB9FFF соответственно. Скопируйте этот блок в новый file и сохраните его в другом .rpd file. Этот новый .rpd file содержит только образ приложения 2.

Генерация pof посредством программирования Convert Files

Преобразовать .sof fileс в .pof files, выполните следующие действия:

1. На File меню, нажмите «Преобразовать программирование». Files.
2. В разделе «Программирование вывода» file, выберите объект программиста File (.pof) в программировании file список типов.
3. В списке Режим выберите Внутренняя конфигурация.
4. В File поле имя, укажите file имя для программы file вы хотите творить.
5. Создание карты памяти File (.map), включите Создать карту памяти File (Автоматически генерировать выходные данные_file.карта). Файл .map содержит адрес CFM и UFM с настройкой ICB, которую вы установили с помощью опции Option/Boot Info.
6.  Чтобы сгенерировать необработанные данные программирования (.rpd), включите параметр «Создать данные конфигурации RPD» (Generate output_file_auto.rpd).
   С помощью карты памяти File, вы можете легко идентифицировать данные для каждого функционального блока в файле .rpd. file. Вы также можете извлечь флэш-данные для сторонних инструментов программирования или обновить конфигурацию или пользовательские данные через Altera On-Chip Flash IP.
7. .sof можно добавить через ввод files для преобразования списка, и вы можете добавить до двух .sof files.
   • В целях удаленного обновления системы вы можете сохранить исходные данные страницы 0 в .pof и заменить данные страницы 1 новыми .sof file. Для этого вам нужно добавить .pof file на странице 0, затем
     добавьте страницу .sof, затем добавьте новый .sof file к
8. После установки всех настроек нажмите «Создать», чтобы создать соответствующую программу. file.

Программирование QSPI

Чтобы запрограммировать код приложения Nios II во флэш-память QSPI, выполните следующие шаги:

1. В комплекте разработки FPGA MAX 10 переключите MAX10_BYPASSn на 0, чтобы обойти встроенное устройство VTAP (MAX II).
2. Подключите кабель загрузки Intel FPGA (ранее USB Blaster) к разъему J.TAG заголовок.
3. В окне «Программист» нажмите «Настройка оборудования» и выберите USB Blaster.
4. В списке режимов выберите J.TAG.
5. Нажмите кнопку «Автоопределение» на левой панели.
6. Выберите устройство для программирования и нажмите «Добавить». File.
7. Выберите файл pfl.sof.
8. Нажмите «Пуск», чтобы начать программирование.
9. После успешного программирования, не выключая плату, снова нажмите кнопку «Автоопределение» на левой панели. В окне программатора вы увидите флэш-память QSPI_512Mb.
10. Выберите устройство QSPI и нажмите «Добавить». File.
11. Выберите .pof file созданный ранее из .hex file.
12. Нажмите «Пуск», чтобы начать программирование флэш-памяти QSPI.

Программирование FPGA с исходным изображением с использованием JTAG

Вы должны запрограммировать app1.pof в FPGA в качестве начального образа устройства. Чтобы запрограммировать app1.pof в FPGA, выполните следующие шаги:

1. В окне «Программист» нажмите «Настройка оборудования» и выберите USB Blaster.
2. В списке режимов выберите J.TAG.
3. Нажмите кнопку «Автоопределение» на левой панели.
4. Выберите устройство для программирования и нажмите «Добавить». File.
5. Выберите app1.pof.
6. Нажмите «Пуск», чтобы начать программирование.

Обновление образа и запуск реконфигурации с помощью UART

Для удаленной настройки комплекта разработки MAX10 FPGA выполните следующие действия:

1. Примечание: Прежде чем начать, убедитесь в следующем:
   • вывод CONFIG_SEL на плате установлен в 0
   • порт UART вашей платы подключен к вашему компьютеру
   • Откройте Remote Terminal.exe, и откроется интерфейс удаленного терминала.
2. Нажмите «Настройки», и появится окно настроек последовательного порта.
3. Установите параметры удаленного терминала в соответствии с настройками UART, выбранными в Quartus II UART IP core. После завершения настройки нажмите ОК.
4. Нажмите кнопку nCONFIG на комплекте разработки или введите 1 в текстовом поле «Отправить», а затем нажмите Enter.
   • На терминале появится список выбора операций, как показано ниже:
   • Примечание: Чтобы выбрать операцию, введите номер в текстовом поле «Отправить», а затем нажмите Enter.
5. Чтобы обновить образ приложения 1 образом приложения 2, выберите операцию 2. Вам будет предложено ввести начальный и конечный адреса CFM1 и CFM2.
   • Примечание: Адрес указан на карте file включает настройки ICB, CFM и UFM, но Altera On-Chip
   • Flash IP имеет доступ только к CFM и UFM. Следовательно, существует смещение адреса между адресом, показанным на карте. file и окно параметров Altera On-Chip Flash IP.
6. Введите адрес на основе адреса, указанного в окне параметров Altera On-Chip Flash IP.
   • Стирание начнется автоматически после того, как вы введете конечный адрес.
7. После успешного удаления вам будет предложено ввести программный файл .rpd. file для изображения приложения 2.
   • Чтобы загрузить изображение, нажмите ОтправитьFile , а затем выберите файл .rpd, содержащий только образ приложения 2, и нажмите «Открыть».
   • Примечание: Помимо образа приложения 2, вы можете использовать любой новый образ, который хотите обновить на устройстве.
   • Процесс обновления начнется напрямую, и вы сможете следить за его ходом через терминал. В меню операций появится сообщение «Готово», и теперь вы можете выбрать следующую операцию.
8. Чтобы запустить реконфигурацию, выберите операцию 4. Вы можете наблюдать за поведением светодиода, указывающим на другое изображение, загруженное в устройство.

Изображение	Состояние светодиода (активный низкий уровень)
Изображение завода	01010
Изображение приложения 1	10101
Изображение приложения 2	01110

История изменений документа

Дата	Версия	Изменения
Февраль 2017 г.	2017.02.21	Переименован в Intel.
Июнь 2015 г.	2015.06.15	Первоначальный выпуск.

Документы/Ресурсы

Устройства Intel MAX 10 FPGA через UART с процессором Nios II [pdf] Руководство пользователя MAX 10 устройств FPGA через UART с процессором Nios II, MAX 10 устройств FPGA, через UART с процессором Nios II, через UART, процессор Nios II UART, Nios II, процессор UART

Ссылки

• Руководство пользователя