Apparat intel MAX 10 FPGA Fuq UART bil-Proċessur Nios II

Informazzjoni dwar il-Prodott

Id-disinn ta 'referenza jipprovdi applikazzjoni sempliċi li timplimenta karatteristiċi bażiċi ta' konfigurazzjoni remota f'sistemi bbażati fuq Nios II għal apparati MAX 10 FPGA. L-interface UART inkluża fil-MAX 10 FPGA Development Kit tintuża flimkien mal-qalba Altera UART IP biex tipprovdi l-funzjonalità tal-konfigurazzjoni remota. L-apparati MAX10 FPGA jipprovdu l-kapaċità li jaħżnu sa żewġ immaġini ta 'konfigurazzjoni li jtejbu aktar il-karatteristika ta' aġġornament tas-sistema remota.

Abbrevjazzjonijiet

Abbrevjazzjoni	Deskrizzjoni
Avalon-MM	Konfigurazzjoni Mappjata bil-Memorja Avalon Memorja flash
CFM	Interfaċċja grafika għall-utent
ICB	Konfigurazzjoni tal-Inizjalizzazzjoni Bit
MAPPA/.map	Mappa tal-Memorja File
Nios II EDS	Appoġġ għal Suite tad-Disinn Inkorporat Nios II
PFL	Parallel Flash Loader IP qalba
POF/.pof	Għan tal-Programmatur File
QSPI	Interfaċċja periferali serjali Quad
RPD/.rpd	Data ta' programmazzjoni mhux ipproċessata
SBT	Għodod tal-Bini tas-Softwer
SOF/.sof	Oġġett SRAM File
CART	Riċevitur/trasmettitur mhux sinkroniku universali
UFM	Memorja flash tal-utent

Istruzzjonijiet għall-Użu tal-Prodott

Prerekwiżit

L-applikazzjoni ta’ dan id-disinn ta’ referenza teħtieġ li jkollok il-livell indikat ta’ għarfien jew esperjenza fl-oqsma li ġejjin:

Rekwiżiti:

Dawn li ġejjin huma r-rekwiżiti tal-ħardwer u tas-softwer għad-disinn ta' referenza:

Disinn ta' Referenza Files

File Isem	Deskrizzjoni
Factory_image	Fil-modalità ta 'konfigurazzjoni ta' immaġini ta 'konfigurazzjoni doppja, CFM1 u CFM2 huma magħquda f'ħażna CFM waħda.
app_image_1	Disinn tal-ħardwer Quartus II file li jissostitwixxi app_image_2 waqt aġġornament tas-sistema remota.
app_image_2	Il-kodiċi tal-applikazzjoni tas-softwer Nios II jaġixxi bħala l-kontrollur għal id-disinn tas-sistema ta 'aġġornament remot.
Remote_system_upgrade.c
factory_application1.pof	Programmazzjoni Quartus II file li jikkonsisti f'immaġni tal-fabbrika u immaġni tal-applikazzjoni 1, li għandha tiġi pprogrammata f'CFM0 u CFM1 & CFM2 rispettivament fl-ewwel stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Id-disinn ta 'referenza jipprovdi applikazzjoni sempliċi li timplimenta karatteristiċi bażiċi ta' konfigurazzjoni remota f'sistemi bbażati fuq Nios II għal apparati MAX 10 FPGA. L-interface UART inkluża fil-MAX 10 FPGA Development Kit tintuża flimkien mal-qalba Altera UART IP biex tipprovdi l-funzjonalità tal-konfigurazzjoni remota.

Informazzjoni Relatata

Disinn ta' Referenza Files

Aġġornament tas-Sistema Remota b'MAX 10 FPGA Overview

Bil-karatteristika ta 'aġġornament tas-sistema remota, titjib u tiswija ta' bugs għal apparati FPGA jistgħu jsiru mill-bogħod. F'ambjent ta 'sistema inkorporata, il-firmware jeħtieġ li jiġi aġġornat ta' spiss fuq it-tip differenti ta 'protokoll, bħal UART, Ethernet u I2C. Meta s-sistema inkorporata tinkludi FPGA, l-aġġornamenti tal-firmware jistgħu jinkludu aġġornamenti tal-immaġni tal-ħardwer fuq l-FPGA.
L-apparati MAX10 FPGA jipprovdu l-kapaċità li jaħżnu sa żewġ immaġini ta 'konfigurazzjoni li jtejbu aktar il-karatteristika ta' aġġornament tas-sistema remota. Waħda mill-immaġini se tkun l-immaġni ta 'wara li titgħabba jekk iseħħ żball fl-immaġni kurrenti.

Abbrevjazzjonijiet

Tabella 1: Lista ta' Abbrevjazzjonijiet

Abbrevjazzjoni Deskrizzjoni
Avalon-MM	Avalon Memorja-Mappat
CFM	Konfigurazzjoni memorja flash
GUI	Interfaċċja grafika għall-utent
ICB	Konfigurazzjoni tal-Inizjalizzazzjoni Bit
MAPPA/.map	Mappa tal-Memorja File
Nios II EDS	Appoġġ għal Suite tad-Disinn Inkorporat Nios II
PFL	Parallel Flash Loader IP qalba
POF/.pof	Għan tal-Programmatur File

• Korporazzjoni Intel. Id-drittijiet kollha riżervati. Il-kliem u l-logos Intel, il-logo Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus u Stratix huma trademarks ta’ Intel Corporation jew is-sussidjarji tagħha fl-Istati Uniti u/jew pajjiżi oħra. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi.
• Ismijiet u marki oħra jistgħu jiġu mitluba bħala l-proprjetà ta 'oħrajn.

Prerekwiżit

Abbrevjazzjoni QSPI	Deskrizzjoni Interfaċċja periferali serjali Quad
RPD/.rpd	Data ta' programmazzjoni mhux ipproċessata
SBT	Għodod tal-Bini tas-Softwer
SOF/.sof	Oġġett SRAM File
UART	Riċevitur/trasmettitur mhux sinkroniku universali
UFM	Memorja flash tal-utent

Prerekwiżit

• L-applikazzjoni ta’ dan id-disinn ta’ referenza teħtieġ li jkollok il-livell indikat ta’ għarfien jew esperjenza fl-oqsma li ġejjin:
• Għarfien ta' ħidma tas-sistemi Nios II u l-għodod biex jinbnewhom. Dawn is-sistemi u l-għodod jinkludu s-softwer Quartus® II, Qsys, u Nios II EDS.
• Għarfien ta 'metodoloġiji u għodod ta' konfigurazzjoni Intel FPGA, bħall-konfigurazzjoni interna MAX 10 FPGA, karatteristika ta 'aġġornament tas-sistema remota u PFL.

Rekwiżiti

• Dawn li ġejjin huma r-rekwiżiti tal-ħardwer u tas-softwer għad-disinn ta' referenza:
• Kit ta 'żvilupp MAX 10 FPGA
• Quartus II verżjoni 15.0 b'Nios II EDS
• Kompjuter b'sewwieq u interface UART li jaħdem
• Kwalunkwe binarju/hexadecimal file editur

Disinn ta' Referenza Files

Tabella 2: Disinn Files Inkluż fid-Disinn ta' Referenza

File Isem Factory_image	Deskrizzjoni • Disinn tal-ħardwer Quartus II file għandhom jinħażnu f'CFM0. • L-immaġni fallback/immaġni tal-fabbrika li għandha tintuża meta l-iżball iseħħ fit-tniżżil tal-immaġni tal-applikazzjoni.
app_image_1	• Disinn tal-ħardwer Quartus II file għandhom jinħażnu f'CFM1 u CFM2.(1) • L-immaġni tal-applikazzjoni inizjali mgħobbija fl-apparat.

1. Fil-mod ta 'konfigurazzjoni ta' immaġini ta 'konfigurazzjoni doppja, CFM1 u CFM2 huma kkombinati ma' ħażna CFM waħda.

File Isem app_image_2	Deskrizzjoni Disinn tal-ħardwer Quartus II file li jissostitwixxi app_image_2 waqt l-aġġornament tas-sistema remota.
Aġġornament_sistema_remota.c	Kodiċi ta 'applikazzjoni tas-softwer Nios II li jaġixxi bħala l-kontrollur għad-disinn tas-sistema ta' aġġornament remot.
Remote Terminal.exe	• Esegwibbli file b'GUI. • Jiffunzjona bħala t-terminal għall-host biex jinteraġixxi ma' kit ta' żvilupp MAX 10 FPGA. • Tibgħat data ta 'programmazzjoni permezz ta' UART. • Il-kodiċi tas-sors għal dan it-terminal huwa inkluż.

Tabella 3: Kaptan Files Inkluż fid-Disinn ta' Referenza

Tista 'tuża dawn il-kaptan files għad-disinn ta ' referenza mingħajr il-kumpilazzjoni tad-disinn files.

File Isem   factory_application1.pof factory_application1.rpd	Deskrizzjoni Programmazzjoni Quartus II file li tikkonsisti f'immaġni tal-fabbrika u immaġni tal-applikazzjoni 1, li għandhom jiġu pprogrammati f'CFM0 u CFM1 & CFM2 rispettivament fl-ewwel stage.
factory_application2.pof factory_application2.rpd	• Programmazzjoni Quartus II file li jikkonsisti f'immaġni tal-fabbrika u immaġni tal-applikazzjoni 2. • L-immaġni tal-applikazzjoni 2 se tiġi estratta aktar tard biex tissostitwixxi l-immaġni tal-applikazzjoni 1 waqt l-aġġornament tas-sistema remota, bl-isem application_ image_2.rpd hawn taħt.
application_image_1.rpd	Data ta' programmazzjoni mhux maħduma Quartus II file li fihom l-immaġini tal-applikazzjoni 1 biss.
application_image_2.rpd	Data ta' programmazzjoni mhux maħduma Quartus II file li fiha l-immaġni tal-applikazzjoni 2 biss.
Nios_application.pof	• Programmazzjoni file li tikkonsisti l-applikazzjoni tas-softwer tal-proċessur Nios II .hex file biss. • Biex tiġi pprogrammata fi flash QSPI estern.
pfl.sof	• Kwartu II .sof li jkun fihom PFL. • Ipprogrammat fi QSPI flash fuq MAX 10 FPGA Development kit.

Deskrizzjoni Funzjonali tad-Disinn ta' Referenza

Nios II Gen2 Processor

• Il-Proċessur Nios II Gen2 fid-disinn ta' referenza għandu l-funzjonijiet li ġejjin:
• Bus master li jieħu ħsieb l-operazzjonijiet kollha tal-interface bil-qalba tal-Altera On-Chip Flash IP inkluż il-qari, il-kitba u t-tħassir.
• Jipprovdi algoritmu fis-software biex jirċievi l-fluss tal-bit tal-ipprogrammar minn kompjuter ospitanti u jqanqal konfigurazzjoni mill-ġdid permezz tal-qalba tal-IP tal-Konfigurazzjoni Doppju.
• Għandek bżonn issettja l-vettur reset tal-proċessur kif xieraq. Dan biex jiġi żgurat li l-proċessur iqabbad il-kodiċi tal-applikazzjoni korrett jew minn flash UFM jew QSPI estern.
• Nota: Jekk il-kodiċi tal-applikazzjoni Nios II huwa kbir, Intel jirrakkomanda li taħżen il-kodiċi tal-applikazzjoni fil-flash QSPI estern. F'dan id-disinn ta 'referenza, il-vettur reset qed jipponta lejn il-flash QSPI estern fejn jinħażen il-kodiċi tal-applikazzjoni Nios II.

Informazzjoni Relatata

• Nios II Gen2 Tutorja għall-Iżvilupp tal-Ħardwer
• Jipprovdi aktar informazzjoni dwar l-iżvilupp tal-Proċessur Nios II Gen2.

Altera On-Chip Flash IP Core

• Il-qalba tal-Altera On-Chip Flash IP tiffunzjona bħala interface għall-proċessur Nios II biex tagħmel operazzjoni ta 'qari, tikteb jew tħassar għas-CFM u l-UFM. Il-qalba Altera On-Chip Flash IP tipprovdi tippermettilek taċċessa, tħassar u taġġorna s-CFM bi fluss ta 'bits ta' konfigurazzjoni ġdid. L-editur tal-parametru Altera On-Chip Flash IP juri firxa ta 'indirizzi predeterminata għal kull settur tal-memorja.

Informazzjoni Relatata

• Altera On-Chip Flash IP Core
• Jipprovdi aktar informazzjoni dwar Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Tista 'tuża l-qalba tal-IP Altera Dual Configuration biex taċċessa l-blokk ta' aġġornament tas-sistema remota f'apparat MAX 10 FPGA. Il-qalba tal-IP Altera Dual Configuration tippermettilek li tiskatta r-rikonfigurazzjoni ladarba l-immaġni l-ġdida tkun ġiet imniżżla.

Informazzjoni Relatata

• Altera Dual Configuration IP Core
• Jipprovdi aktar informazzjoni dwar Altera Dual Configuration IP Core

Altera UART IP Core

• Il-qalba IP UART tippermetti l-komunikazzjoni ta 'flussi ta' karattri serjali bejn sistema inkorporata f'MAX 10 FPGA u apparat estern. Bħala kaptan Avalon-MM, il-proċessur Nios II jikkomunika mal-qalba IP UART, li hija skjava Avalon-MM. Din il-komunikazzjoni ssir permezz tal-qari u l-kitba tal-kontroll u r-reġistri tad-dejta.
• Il-qalba timplimenta l-ħin tal-protokoll RS-232 u tipprovdi l-karatteristiċi li ġejjin:
• rata baud aġġustabbli, parità, waqfien, u bits tad-data
• sinjali ta' kontroll tal-fluss RTS/CTS fakultattivi

Informazzjoni Relatata

• UART Core
• Jipprovdi aktar informazzjoni dwar UART Core.

Ġeneriċi Quad SPI Kontrollur IP Core

• Il-qalba tal-IP tal-Kontrollur Quad SPI Ġeneriku tiffunzjona bħala interface bejn MAX 10 FPGA, il-flash estern u l-flash QSPI abbord. Il-qalba tipprovdi aċċess għall-flash QSPI permezz ta 'operazzjonijiet ta' qari, tikteb u tħassir.
  Meta l-applikazzjoni Nios II tespandi b'aktar struzzjonijiet, il- file daqs tal-hex file iġġenerat mill-applikazzjoni Nios II se jkun akbar. Lil hinn minn ċertu limitu ta 'daqs, l-UFM mhux se jkollu spazju biżżejjed biex jaħżen l-applikazzjoni hex file. Biex issolvi dan, tista 'tuża l-flash QSPI estern disponibbli fuq il-kit ta' Żvilupp MAX 10 FPGA biex taħżen l-hex tal-applikazzjoni file.

Id-Disinn tal-Applikazzjoni tas-Software Nios II EDS

• Id-disinn ta 'referenza jinkludi kodiċi ta' applikazzjoni tas-softwer Nios II li jikkontrolla d-disinn tas-sistema ta 'aġġornament remot. It-tweġibiet tal-kodiċi tal-applikazzjoni tas-softwer Nios II għat-terminal ospitanti permezz tal-UART billi tesegwixxi struzzjonijiet speċifiċi.

Aġġorna l-Immaġni tal-Applikazzjoni mill-bogħod

• Wara li tkun ittrasmettit nixxiegħa tal-bit tal-ipprogrammar file billi tuża t-Terminal Remot, l-applikazzjoni tas-software Nios II hija mfassla tagħmel dan li ġej:

1. Issettja r-Reġistru tal-Kontroll tal-qalba tal-Altera On-Chip Flash IP biex tneħħi l-protezzjoni tas-settur CFM1 & 2.
2. Wettaq operazzjoni tat-tħassir tas-settur fuq CFM1 u CFM2. Is-softwer jeżamina r-reġistru tal-istatus tal-qalba tal-IP tal-Flash Altera On-Chip biex jiżgura li t-tħassir b'suċċess ikun tlesta.
3. Irċievi 4 bytes ta 'bit stream kull darba minn stdin. L-input u l-output standard jistgħu jintużaw biex jirċievu data direttament mit-terminal ospitanti u jistampaw l-output fuqha. Tipi ta’ għażla ta’ input u output standard jistgħu jiġu stabbiliti permezz tal-Editur BSP fl-għodda Nios II Eclipse Build.
4. Treġġa' lura l-ordni tal-bit għal kull byte.
   • Nota: Minħabba l-konfigurazzjoni ta 'Altera On-Chip Flash IP Core, kull byte ta' dejta jeħtieġ li jinqaleb qabel ma tiktebha fis-CFM.
5. Ibda tikteb 4 bytes ta 'data f'ħin wieħed fis-CFM1 u CFM2. Dan il-proċess ikompli sat-tmiem tal-fluss tal-bit tal-ipprogrammar.
6. Jistħarriġ ir-reġistru tal-istatus ta 'Altera On-Chip Flash IP biex jiżgura operazzjoni ta' kitba b'suċċess. Iħeġġeġ messaġġ biex jindika li t-trażmissjoni hija kompluta.
   • Nota: Jekk l-operazzjoni tal-kitba tfalli, it-terminal se jwaqqaf il-proċess tal-bgħit tal-bit stream u jiġġenera messaġġ ta 'żball.
7. Issettja r-Reġistru ta' Kontroll biex jipproteġi mill-ġdid CFM1 u CFM2 biex jipprevjeni kwalunkwe operazzjoni ta' kitba mhux mixtieqa.

Informazzjoni Relatata

• pof Ġenerazzjoni permezz tal-Ipprogrammar tal-Ikkonverti Files fuq
• Jipprovdi informazzjoni dwar il-ħolqien ta 'rpd files matul l-ipprogrammar tal-konverżjoni files.

Tqanqal Rikonfigurazzjoni mill-bogħod

• Wara li tagħżel l-operazzjoni ta' rikonfigurazzjoni tal-bidu fit-Terminal Remot ospitanti, l-applikazzjoni tas-softwer Nios II tagħmel dan li ġej:

1. Irċievi l-kmand minn input standard.
2. Ibda r-rikonfigurazzjoni biż-żewġ operazzjonijiet ta' kitba li ġejjin:

• Ikteb 0x03 fl-indirizz offset ta '0x01 fil-qalba tal-IP Konfigurazzjoni Doppju. Din l-operazzjoni tissostitwixxi l-pin fiżiku CONFIG_SEL u tissettja Image 1 bħala l-immaġni tal-konfigurazzjoni tal-boot li jmiss.
• Ikteb 0x01 fl-indirizz offset ta '0x00 fil-qalba tal-IP Konfigurazzjoni Doppju. Din l-operazzjoni tikkawża konfigurazzjoni mill-ġdid għall-immaġni tal-applikazzjoni f'CFM1 u CFM2

Walkthrough tad-Disinn ta' Referenza

Jiġġenera Programmazzjoni Files

• Int trid tiġġenera l-ipprogrammar li ġej files qabel ma tkun tista 'tuża l-aġġornament tas-sistema remota fuq il-kit ta' Żvilupp MAX 10 FPGA:

Għall-Ipprogrammar QSPI:

• sof—uża il-pfl.sof inkluż fid-disinn ta' referenza jew tista' tagħżel li toħloq .sof differenti li jkun fih id-disinn PFL tiegħek stess
• pof—konfigurazzjoni file iġġenerat minn .hex u pprogrammat fil-flash QSPI.
• Għal Aġġornament tas-Sistema mill-bogħod:
• pof—konfigurazzjoni file iġġenerat minn .sof u pprogrammat fil-flash intern.
• rpd—fih id-data għall-flash intern li tinkludi settings ICB, CFM0, CFM1 u UFM.
• mappa—istivi l-indirizz għal kull settur tal-memorja tas-settings tal-ICB, CFM0, CFM1 u UFM.

Ġenerazzjoni files għall-Programmazzjoni QSPI

Biex tiġġenera l-.pof file għall-ipprogrammar QSPI, wettaq il-passi li ġejjin:

1. Ibni Proġett Nios II u tiġġenera HEX file.
   • Nota: Irreferi għal AN730: Metodi tal-Ibbutjar tal-Proċessur Nios II F'Apparat MAX 10 għal informazzjoni dwar il-bini tal-proġett Nios II u l-ġenerazzjoni HEX file.
2. Fuq il- File menu, ikklikkja Ikkonverti l-Programmazzjoni Files.
3. Taħt l-ipprogrammar tal-output file, agħżel Oġġett tal-Programmatur File (.pof) fl-Ipprogrammar file lista tat-tip.
4. Fil-lista Modalità, agħżel 1-bit Passive Serial.
5. Fil-lista tal-apparat tal-Konfigurazzjoni, agħżel CFI_512Mb.
6. Fil- File kaxxa tal-isem, speċifika l- file isem għall-ipprogrammar file trid toħloq.
7. Fl-Input files biex tikkonverti l-lista, neħħi l-Għażliet u r-ringiela tad-data SOF. Ikklikkja Żid Dejta Hex u tidher kaxxa ta 'djalogu Żid Dejta Hex. Fil-kaxxa Żid Dejta Hex, agħżel Indirizz assolut u daħħal il-.hex file iġġenerat minn Nios II EDS Build Tools.
8. Wara li jiġu ssettjati s-settings kollha, ikklikkja Iġġenera biex tiġġenera programmazzjoni relatata file.

Informazzjoni Relatata

AN730: Metodi tal-Ibbutjar tal-Proċessur Nios II F'Apparat FPGA MAX 10
Ġenerazzjoni files għall-Aġġornament tas-Sistema Remota

Biex tiġġenera l-.pof, .map u .rpd files għall-aġġornament tas-sistema remota, wettaq il-passi li ġejjin:

1. Irrestawra l-Factory_image, application_image_1 u application_image_2, u kkumpila t-tliet disinji kollha.
2. Iġġenera żewġ .pof files deskritti fit-tabella li ġejja:
   • Nota: Irreferi .pof Ġenerazzjoni permezz Ikkonverti Programmazzjoni Files għal passi fuq il-ġenerazzjoni .pof files.
3. Iftaħ l-app2.rpd billi tuża kwalunkwe editur hex.
4. Fl-editur hex, agħżel il-blokka tad-dejta binarja bbażata fuq l-offset tal-bidu u t-tmiem billi tirreferi għall-.map file. L-offset tal-bidu u t-tmiem għall-apparat 10M50 huwa 0x12000 u 0xB9FFF rispettivament. Ikkopja din il-blokka għal ġdida file u ssejvjah f'.rpd differenti file. Dan .rpd ġdid file fih l-immaġni tal-applikazzjoni 2 biss.

pof Ġenerazzjoni permezz tal-Ipprogrammar tal-Ikkonverti Files

Biex tikkonverti .sof files li .pof files, segwi dawn il-passi:

1. Fuq il- File menu, ikklikkja Ikkonverti l-Programmazzjoni Files.
2. Taħt l-ipprogrammar tal-output file, agħżel Oġġett tal-Programmatur File (.pof) fl-Ipprogrammar file lista tat-tip.
3. Fil-lista Modalità, agħżel Konfigurazzjoni Interna.
4. Fil- File kaxxa tal-isem, speċifika l- file isem għall-ipprogrammar file trid toħloq.
5. Biex tiġġenera Mappa tal-Memorja File (.map), ixgħel Oħloq Mappa tal-Memorja File (Iġġenera awtomatikament output_file.mappa). Il-.map fih l-indirizz tas-CFM u l-UFM bl-issettjar tal-ICB li inti ssettja permezz tal-għażla Option/Boot Info.
6.  Biex tiġġenera Dejta ta' Programmazzjoni Prima (.rpd), ixgħel Oħloq dejta tal-konfigurazzjoni RPD (Iġġenera output_file_auto.rpd).
   Bl-għajnuna tal-Mappa tal-Memorja File, tista 'faċilment tidentifika d-dejta għal kull blokka funzjonali fil-.rpd file. Tista 'wkoll tiġbed id-dejta tal-flash għal għodod ta' programmar ta 'partijiet terzi jew taġġorna l-konfigurazzjoni jew id-dejta tal-utent permezz tal-Altera On-Chip Flash IP.
7. Il-.sof jista 'jiġi miżjud permezz ta' Input files biex tikkonverti lista u inti tista 'żżid sa żewġ .sof files.
   • Għal skopijiet ta' aġġornament tas-sistema remota, tista' żżomm id-dejta oriġinali tal-paġna 0 fil-.pof, u tissostitwixxi d-dejta tal-paġna 1 b'.sof ġdid file. Biex twettaq dan, għandek bżonn iżżid il-.pof file f'paġna 0, imbagħad
     żid il-paġna .sof, imbagħad żid il-.sof il-ġdid file biex
8. Wara li jiġu ssettjati s-settings kollha, ikklikkja Iġġenera biex tiġġenera programmazzjoni relatata file.

L-ipprogrammar tal-QSPI

Biex tipprogramma l-kodiċi tal-applikazzjoni Nios II fil-flash QSPI, wettaq il-passi li ġejjin:

1. Fuq il-MAX 10 FPGA Development Kit, aqleb il-MAX10_BYPASSn għal 0 biex tevita l-apparat VTAP abbord (MAX II).
2. Qabbad l-Intel FPGA Download Cable (qabel USB Blaster) mal-JTAG header.
3. Fit-tieqa tal-Programmatur, ikklikkja Hardware Setup u agħżel USB Blaster.
4. Fil-lista Modalità, agħżel JTAG.
5. Ikklikkja l-buttuna Auto Detect fuq il-pannell tax-xellug.
6. Agħżel l-apparat li jrid jiġi pprogrammat, u kklikkja Żid File.
7. Agħżel il-pfl.sof.
8. Ikklikkja Ibda biex tibda l-ipprogrammar.
9. Wara li l-ipprogrammar jirnexxi, mingħajr ma titfi l-bord, erġa kklikkja l-buttuna Auto Detect fuq il-ħġieġa tax-xellug. Se tara flash QSPI_512Mb tidher fit-tieqa tal-programmatur.
10. Agħżel l-apparat QSPI, u kklikkja Żid File.
11. Agħżel il-.pof file iġġenerat qabel minn .hex file.
12. Ikklikkja Ibda biex tibda tipprogramma l-flash QSPI.

L-ipprogrammar tal-FPGA b'Immaġini Inizjali bl-użu ta' JTAG

Int trid tipprogramma l-app1.pof fl-FPGA bħala l-immaġni inizjali tal-apparat. Biex tipprogramma l-app1.pof fl-FPGA, wettaq il-passi li ġejjin:

1. Fit-tieqa tal-Programmatur, ikklikkja Hardware Setup u agħżel USB Blaster.
2. Fil-lista Modalità, agħżel JTAG.
3. Ikklikkja l-buttuna Auto Detect fuq il-pannell tax-xellug.
4. Agħżel l-apparat li jrid jiġi pprogrammat, u kklikkja Żid File.
5. Agħżel l-app1.pof.
6. Ikklikkja Ibda biex tibda l-ipprogrammar.

Aġġornament tal-Immaġni u Triggering Rikonfigurazzjoni bl-użu tal-UART

Biex tikkonfigura mill-bogħod il-kit ta 'żvilupp MAX10 FPGA tiegħek, wettaq il-passi li ġejjin:

1. Nota: Qabel tibda, kun żgur li ġej:
   • il-pin CONFIG_SEL fuq il-bord huwa ssettjat għal 0
   • il-port UART tal-bord tiegħek huwa konness mal-kompjuter tiegħek
   • Iftaħ Remote Terminal.exe u tiftaħ l-interface Remote Terminal.
2. Ikklikkja Settings u se tidher it-tieqa tas-settings tal-port tas-serje.
3. Issettja l-parametri tat-terminal remot biex jaqblu mas-settings UART magħżula fil-qalba tal-IP Quartus II UART. Wara li tlesti l-issettjar, ikklikkja OK.
4. Agħfas il-buttuna nCONFIG fuq il-kit ta 'żvilupp jew key-in 1 fil-kaxxa ta' test Ibgħat, u mbagħad agħfas Ikteb.
   • Lista ta 'għażla ta' operazzjoni se tidher fuq it-terminal, kif muri hawn taħt:
   • Nota: Biex tagħżel operazzjoni, iddaħħal in-numru fil-kaxxa tat-test Ibgħat, u mbagħad agħfas Ikteb.
5. Biex taġġorna l-immaġni tal-applikazzjoni 1 bl-immaġni tal-applikazzjoni 2, agħżel l-operazzjoni 2. Int ser tintalab biex iddaħħal l-indirizz tal-bidu u tat-tmiem tas-CFM1 u CFM2.
   • Nota: L-indirizz muri fil-mappa file jinkludi settings ICB, CFM u UFM iżda l-Altera On-Chip
   • Flash IP jista' jaċċessa CFM u UFM biss. Għalhekk, hemm indirizz offset bejn l-indirizz muri fil-mappa file u tieqa tal-parametru IP Altera On-Chip Flash.
6. Daħħal l-indirizz ibbażat fuq l-indirizz speċifikat mit-tieqa tal-parametru Altera On-Chip Flash IP.
   • Ħassar jibda awtomatikament wara li ddaħħal l-indirizz finali.
7. Wara tħassir b'suċċess, inti tkun imħeġġa biex tidħol programmazzjoni .rpd file għall-immaġni tal-applikazzjoni 2.
   • Biex ittella' immaġni, ikklikkja IbgħatFile buttuna, u mbagħad agħżel il-.rpd li fiha l-immaġni tal-applikazzjoni 2 biss u kklikkja Iftaħ.
   • Nota: Minbarra l-immaġni tal-applikazzjoni 2, tista 'tuża kwalunkwe immaġini ġdida li tixtieq taġġorna fl-apparat.
   • Il-proċess ta 'aġġornament se jibda direttament u tista' tissorvelja l-progress permezz tat-terminal. Il-menu tal-operazzjoni se jħeġġeġ Magħmul u issa tista 'tagħżel l-operazzjoni li jmiss.
8. Biex tiskatta r-rikonfigurazzjoni, agħżel l-operazzjoni 4. Tista 'tosserva l-imġieba LED li tindika l-immaġni differenti mgħobbija fl-apparat.

Immaġni	Status LED (Attiv Baxx)
Immaġni tal-Fabbrika	01010
Immaġni tal-Applikazzjoni 1	10101
Immaġni tal-Applikazzjoni 2	01110

Storja tar-Reviżjoni tad-Dokument

Data	Verżjoni	Bidliet
Frar 2017	2017.02.21	Immarkat mill-ġdid bħala Intel.
Ġunju 2015	2015.06.15	Rilaxx inizjali.

Dokumenti / Riżorsi

Apparat intel MAX 10 FPGA Fuq UART bil-Proċessur Nios II [pdfGwida għall-Utent MAX 10 Apparat FPGA Fuq UART mal-Proċessur Nios II, MAX 10 Apparat FPGA, Fuq UART bil-Proċessur Nios II, Fuq UART, Nios II Processor UART, Nios II, Processor UART

Referenzi

• Manwal għall-Utent