ເນື້ອໃນ ເຊື່ອງ
1 intel MAX 10 FPGA ອຸປະກອນຫຼາຍກວ່າ UART ດ້ວຍໂປເຊດເຊີ Nios II
2 ຂໍ້ມູນຜະລິດຕະພັນ
3 ຄໍາແນະນໍາການນໍາໃຊ້ຜະລິດຕະພັນ
4 ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
5 ຕົວຫຍໍ້
6 ເງື່ອນໄຂເບື້ອງຕົ້ນ
7 ການອອກແບບອ້າງອີງ ຄໍາອະທິບາຍຫນ້າທີ່
8 ການອອກແບບຄໍາຮ້ອງສະຫມັກຊອບແວ Nios II EDS
9 ການອ້າງອີງການອອກແບບ Walkthrough
10 ດໍາເນີນໂຄງການ QSPI
11 ປະຫວັດການແກ້ໄຂເອກະສານ
12 ເອກະສານ / ຊັບພະຍາກອນ
12.1 ເອກະສານອ້າງອີງ

Intel-LOGO

intel MAX 10 FPGA ອຸປະກອນຫຼາຍກວ່າ UART ດ້ວຍໂປເຊດເຊີ Nios II

intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-PRODUCT

ຂໍ້ມູນຜະລິດຕະພັນ

ການອອກແບບການອ້າງອິງສະຫນອງຄໍາຮ້ອງສະຫມັກທີ່ງ່າຍດາຍທີ່ປະຕິບັດຄຸນນະສົມບັດການຕັ້ງຄ່າຫ່າງໄກສອກຫຼີກພື້ນຖານໃນລະບົບ Nios II ທີ່ອີງໃສ່ອຸປະກອນ MAX 10 FPGA. ການໂຕ້ຕອບ UART ທີ່ລວມຢູ່ໃນຊຸດພັດທະນາ MAX 10 FPGA ຖືກນໍາໃຊ້ຮ່ວມກັນກັບ Altera UART IP core ເພື່ອສະຫນອງການທໍາງານຂອງການຕັ້ງຄ່າຫ່າງໄກສອກຫຼີກ. ອຸປະກອນ MAX10 FPGA ໃຫ້ຄວາມສາມາດໃນການເກັບຮັກສາເຖິງສອງຮູບພາບການຕັ້ງຄ່າເຊິ່ງຊ່ວຍເພີ່ມຄຸນສົມບັດການຍົກລະດັບລະບົບທາງໄກຕື່ມອີກ.

ຕົວຫຍໍ້

ຕົວຫຍໍ້ ລາຍລະອຽດ
Avalon-MM Avalon Memory-Mapped Configuration Flash memory
CFM ການໂຕ້ຕອບຜູ້ໃຊ້ແບບກາຟິກ
ICB ບິດການຕັ້ງຄ່າເບື້ອງຕົ້ນ
ແຜນທີ່/.map ແຜນທີ່ຄວາມຈໍາ File
Nios II EDS Nios II Embedded Design Suite ຮອງຮັບ
PFL Parallel Flash Loader IP core
POF/.pof ຈຸດປະສົງຂອງໂປລແກລມ File
QSPI ການໂຕ້ຕອບສີ່ຫລ່ຽມ peripheral serial
RPD/.rpd ຂໍ້ມູນການຂຽນໂປລແກລມດິບ
SBT ເຄື່ອງມືສ້າງຊອບແວ
SOF/.sof ວັດຖຸ SRAM File
ກະຕ່າ ເຄື່ອງຮັບ/ສົ່ງສັນຍານແບບບໍ່ຊິ້ງໂຄນແບບສາກົນ
UFM ຫນ່ວຍຄວາມຈໍາ flash ຂອງຜູ້ໃຊ້

ຄໍາແນະນໍາການນໍາໃຊ້ຜະລິດຕະພັນ

ເງື່ອນໄຂເບື້ອງຕົ້ນ

ການ​ນໍາ​ໃຊ້​ການ​ອອກ​ແບບ​ກະ​ສານ​ອ້າງ​ອີງ​ນີ້​ຮຽກ​ຮ້ອງ​ໃຫ້​ທ່ານ​ມີ​ລະ​ດັບ​ການ​ຊີ້​ບອກ​ຂອງ​ຄວາມ​ຮູ້​ຫຼື​ປະ​ສົບ​ການ​ໃນ​ຂົງ​ເຂດ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:

ຄວາມຕ້ອງການ:

ຕໍ່ໄປນີ້ແມ່ນຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວສໍາລັບການອອກແບບອ້າງອີງ:

ການອອກແບບອ້າງອີງ Files

File ຊື່ ລາຍລະອຽດ
Factory_image ໃນໂໝດການຕັ້ງຄ່າຮູບພາບຄູ່, CFM1 ແລະ CFM2
ຖືກລວມເຂົ້າໄປໃນບ່ອນເກັບຂໍ້ມູນ CFM ດຽວ.
app_image_1 ການອອກແບບຮາດແວ Quartus II file ທີ່ແທນ app_image_2
ໃນລະຫວ່າງການຍົກລະດັບລະບົບທາງໄກ.
app_image_2 ລະຫັດຄໍາຮ້ອງສະຫມັກຊອບແວ Nios II ເຮັດຫນ້າທີ່ເປັນຕົວຄວບຄຸມສໍາລັບ
ການອອກແບບລະບົບການປັບປຸງໄລຍະໄກ.
Remote_system_upgrade.c
factory_application1.pof ການຂຽນໂປຣແກຣມ Quartus II file ທີ່ປະກອບດ້ວຍຮູບໂຮງງານແລະ
ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ 1​, ທີ່​ຈະ​ຖືກ​ຕັ້ງ​ໂຄງ​ການ​ເຂົ້າ​ໄປ​ໃນ CFM0 ແລະ CFM1 & CFM2​
ຕາມລໍາດັບໃນຕອນຕົ້ນtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

ການອອກແບບການອ້າງອິງສະຫນອງຄໍາຮ້ອງສະຫມັກທີ່ງ່າຍດາຍທີ່ປະຕິບັດຄຸນນະສົມບັດການຕັ້ງຄ່າຫ່າງໄກສອກຫຼີກພື້ນຖານໃນລະບົບ Nios II ທີ່ອີງໃສ່ອຸປະກອນ MAX 10 FPGA. ການໂຕ້ຕອບ UART ທີ່ລວມຢູ່ໃນຊຸດພັດທະນາ MAX 10 FPGA ຖືກນໍາໃຊ້ຮ່ວມກັນກັບ Altera UART IP core ເພື່ອສະຫນອງການທໍາງານຂອງການຕັ້ງຄ່າຫ່າງໄກສອກຫຼີກ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

ການອອກແບບອ້າງອີງ Files

ການຍົກລະດັບລະບົບທາງໄກດ້ວຍ MAX 10 FPGA Overview

ດ້ວຍຄຸນສົມບັດການຍົກລະດັບລະບົບທາງໄກ, ການປັບປຸງ ແລະແກ້ໄຂຂໍ້ບົກພ່ອງຂອງອຸປະກອນ FPGA ສາມາດເຮັດໄດ້ຈາກໄລຍະໄກ. ໃນສະພາບແວດລ້ອມລະບົບຝັງຕົວ, ເຟີມແວຕ້ອງໄດ້ຮັບການປັບປຸງເລື້ອຍໆກ່ຽວກັບປະເພດຕ່າງໆຂອງໂປໂຕຄອນ, ເຊັ່ນ UART, Ethernet, ແລະ I2C. ເມື່ອລະບົບຝັງຕົວປະກອບມີ FPGA, ການປັບປຸງເຟີມແວສາມາດປະກອບມີການອັບເດດຮູບພາບຮາດແວໃນ FPGA.
ອຸປະກອນ MAX10 FPGA ສະຫນອງຄວາມສາມາດໃນການເກັບຮັກສາເຖິງສອງຮູບພາບການຕັ້ງຄ່າເຊິ່ງເພີ່ມຄຸນສົມບັດການຍົກລະດັບລະບົບທາງໄກຕື່ມອີກ. ຫນຶ່ງໃນຮູບພາບຈະເປັນຮູບພາບສໍາຮອງຂໍ້ມູນທີ່ໂຫລດຖ້າຫາກວ່າຄວາມຜິດພາດເກີດຂຶ້ນໃນຮູບພາບປະຈຸບັນ.

ຕົວຫຍໍ້

ຕາຕະລາງ 1: ບັນຊີລາຍຊື່ຂອງຕົວຫຍໍ້

ຄຳອະທິບາຍຫຍໍ້
Avalon-MM Avalon Memory-Mapped
CFM ການ​ຕັ້ງ​ຄ່າ​ຫນ່ວຍ​ຄວາມ​ຈໍາ flash​
GUI ການໂຕ້ຕອບຜູ້ໃຊ້ແບບກາຟິກ
ICB ບິດການຕັ້ງຄ່າເບື້ອງຕົ້ນ
ແຜນທີ່/.map ແຜນທີ່ຄວາມຈໍາ File
Nios II EDS Nios II Embedded Design Suite ຮອງຮັບ
PFL Parallel Flash Loader IP core
POF/.pof ຈຸດປະສົງຂອງໂປລແກລມ File
  • ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, the Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ແລະ Stratix ຄໍາແລະໂລໂກ້ແມ່ນເຄື່ອງຫມາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍໃນສະຫະລັດແລະ / ຫຼືປະເທດອື່ນໆ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
  • ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ເງື່ອນໄຂເບື້ອງຕົ້ນ

ຕົວຫຍໍ້

QSPI

 ລາຍລະອຽດ

ການໂຕ້ຕອບສີ່ຫລ່ຽມ peripheral serial
RPD/.rpd ຂໍ້ມູນການຂຽນໂປລແກລມດິບ
SBT ເຄື່ອງມືສ້າງຊອບແວ
SOF/.sof ວັດຖຸ SRAM File
UART ເຄື່ອງຮັບ/ສົ່ງສັນຍານແບບບໍ່ຊິ້ງໂຄນແບບສາກົນ
UFM ຫນ່ວຍຄວາມຈໍາ flash ຂອງຜູ້ໃຊ້

ເງື່ອນໄຂເບື້ອງຕົ້ນ

  • ການ​ນໍາ​ໃຊ້​ການ​ອອກ​ແບບ​ກະ​ສານ​ອ້າງ​ອີງ​ນີ້​ຮຽກ​ຮ້ອງ​ໃຫ້​ທ່ານ​ມີ​ລະ​ດັບ​ການ​ຊີ້​ບອກ​ຂອງ​ຄວາມ​ຮູ້​ຫຼື​ປະ​ສົບ​ການ​ໃນ​ຂົງ​ເຂດ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:
  • ຄວາມຮູ້ການເຮັດວຽກຂອງລະບົບ Nios II ແລະເຄື່ອງມືເພື່ອສ້າງພວກມັນ. ລະບົບ ແລະເຄື່ອງມືເຫຼົ່ານີ້ລວມມີຊອບແວ Quartus® II, Qsys, ແລະ Nios II EDS.
  • ຄວາມຮູ້ກ່ຽວກັບວິທີການຕັ້ງຄ່າ Intel FPGA ແລະເຄື່ອງມືເຊັ່ນ: ການຕັ້ງຄ່າພາຍໃນ MAX 10 FPGA, ຄຸນສົມບັດການຍົກລະດັບລະບົບທາງໄກ ແລະ PFL.

ຄວາມຕ້ອງການ

  • ຕໍ່ໄປນີ້ແມ່ນຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວສໍາລັບການອອກແບບອ້າງອີງ:
  • ຊຸດພັດທະນາ MAX 10 FPGA
  • Quartus II ເວີຊັ່ນ 15.0 ກັບ Nios II EDS
  • ຄອມພິວເຕີທີ່ມີໄດເວີ UART ແລະການໂຕ້ຕອບທີ່ເຮັດວຽກ
  • ເລກຖານສອງ/ເລກຖານສິບຫົກ file ບັນນາທິການ

ການອອກແບບອ້າງອີງ Files

ຕາຕະລາງ 2: ການອອກແບບ Files ລວມຢູ່ໃນການອອກແບບອ້າງອີງ

File ຊື່

Factory_image

 ລາຍລະອຽດ

• ການອອກແບບຮາດແວ Quartus II file ຈະຖືກເກັບໄວ້ໃນ CFM0.

• ຮູບພາບສຳຮອງ/ຮູບໂຮງງານທີ່ຈະໃຊ້ເມື່ອເກີດຄວາມຜິດພາດໃນການດາວໂຫຼດຮູບພາບແອັບພລິເຄຊັນ.
app_image_1 • ການອອກແບບຮາດແວ Quartus II file ຈະຖືກເກັບໄວ້ໃນ CFM1 ແລະ CFM2.(1)

• ຮູບພາບແອັບພລິເຄຊັນເບື້ອງຕົ້ນທີ່ໂຫລດຢູ່ໃນອຸປະກອນ.
  1. ໃນ​ຮູບ​ແບບ​ການ​ຕັ້ງ​ຄ່າ​ສອງ​ຮູບ​ແບບ​ການ​ຕັ້ງ​ຄ່າ​, CFM1 ແລະ CFM2 ຖືກ​ລວມ​ເຂົ້າ​ກັບ​ການ​ເກັບ​ຮັກ​ສາ CFM ດຽວ​.
File ຊື່

app_image_2

 ລາຍລະອຽດ

ການອອກແບບຮາດແວ Quartus II file ທີ່ປ່ຽນແທນ app_image_2 ໃນລະຫວ່າງການອັບເກຣດລະບົບທາງໄກ.
Remote_system_ upgrade.c ລະຫັດຄໍາຮ້ອງສະຫມັກຊອບແວ Nios II ເຮັດຫນ້າທີ່ເປັນຕົວຄວບຄຸມສໍາລັບການອອກແບບລະບົບການຍົກລະດັບທາງໄກ.
ໄລຍະໄກ Terminal.exe • ປະຕິບັດໄດ້ file ດ້ວຍ GUI.

• ຟັງຊັນເປັນຈຸດເຊື່ອມຕໍ່ສຳລັບເຈົ້າພາບເພື່ອໂຕ້ຕອບກັບ MAX 10 FPGA develop-ment kit.

• ສົ່ງຂໍ້ມູນການຂຽນໂປຼແກຼມຜ່ານ UART.

• ລະຫັດແຫຼ່ງທີ່ມາຂອງເຄື່ອງນີ້ຖືກລວມເຂົ້າ.

ຕາຕະລາງ 3: ອາຈານ Files ລວມຢູ່ໃນການອອກແບບອ້າງອີງ

ທ່ານສາມາດນໍາໃຊ້ຕົ້ນສະບັບເຫຼົ່ານີ້ files ສໍາລັບການອອກແບບອ້າງອີງໂດຍບໍ່ມີການລວບລວມການອອກແບບ files.

File ຊື່

 

factory_application1.pof factory_application1.rpd

 ລາຍລະອຽດ

ການຂຽນໂປຣແກຣມ Quartus II file ເຊິ່ງປະກອບດ້ວຍຮູບພາບໂຮງງານ ແລະຮູບພາບການປະຍຸກໃຊ້ 1, ຈະຖືກຕັ້ງໂຄງການເປັນ CFM0 ແລະ CFM1 & CFM2 ຕາມລໍາດັບໃນຕອນຕົ້ນ.tage.
factory_application2.pof factory_application2.rpd • ການຂຽນໂປຣແກຣມ Quartus II file ທີ່ປະກອບດ້ວຍຮູບພາບໂຮງງານແລະຮູບພາບຄໍາຮ້ອງສະຫມັກ 2.

• ຮູບພາບແອັບພລິເຄຊັນ 2 ຈະຖືກແຍກອອກມາໃນພາຍຫຼັງເພື່ອແທນທີ່ຮູບພາບແອັບພລິເຄຊັນ 1 ໃນລະຫວ່າງການອັບເກຣດລະບົບທາງໄກ, ທີ່ມີຊື່ວ່າ application_ image_2.rpd ຂ້າງລຸ່ມນີ້.
application_image_1.rpd ຂໍ້ມູນການຂຽນໂປລແກລມດິບ Quartus II file ທີ່ມີຮູບພາບແອັບພລິເຄຊັນ 1 ເທົ່ານັ້ນ.
application_image_2.rpd ຂໍ້ມູນການຂຽນໂປລແກລມດິບ Quartus II file ທີ່ມີຮູບພາບແອັບພລິເຄຊັນ 2 ເທົ່ານັ້ນ.
Nios_application.pof • ການຂຽນໂປຣແກຣມ file ທີ່ປະກອບດ້ວຍຊອບແວໂປເຊດເຊີ Nios II applic-tion .hex file ເທົ່ານັ້ນ.

•​ເພື່ອ​ຈະ​ໄດ້​ຮັບ​ການ​ຕັ້ງ​ໂຄງ​ການ​ເຂົ້າ​ໄປ​ໃນ flash QSPI ພາຍ​ນອກ​.
pfl.sof • Quartus II .sof ບັນຈຸ PFL.

• ໂປຣແກມເຂົ້າໃນ QSPI flash ໃນ MAX 10 FPGA Development kit.

ການອອກແບບອ້າງອີງ ຄໍາອະທິບາຍຫນ້າທີ່intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-1

ໂປເຊດເຊີ Nios II Gen2

  • ໂປເຊດເຊີ Nios II Gen2 ໃນການອອກແບບອ້າງອີງມີຫນ້າທີ່ດັ່ງຕໍ່ໄປນີ້:
  • ແມ່ແບບລົດເມທີ່ຈັດການການໂຕ້ຕອບທັງໝົດດ້ວຍຫຼັກ Altera On-Chip Flash IP ລວມທັງການອ່ານ, ຂຽນ ແລະລຶບ.
  • ສະໜອງສູດການຄິດໄລ່ໃນຊອບແວເພື່ອຮັບກະແສບິດການຂຽນໂປຣແກຣມຈາກຄອມພິວເຕີໂຮສ ແລະກະຕຸ້ນການປັບຕັ້ງຄ່າຄືນໃໝ່ຜ່ານຫຼັກ IP ການຕັ້ງຄ່າຄູ່.
  • ທ່ານຈໍາເປັນຕ້ອງໄດ້ກໍານົດ vector ປັບຄ່າຂອງໂປເຊດເຊີຕາມຄວາມເຫມາະສົມ. ນີ້ແມ່ນເພື່ອຮັບປະກັນວ່າໂປເຊດເຊີເລີ່ມຕົ້ນລະຫັດຄໍາຮ້ອງສະຫມັກທີ່ຖືກຕ້ອງຈາກ UFM ຫຼືແຟດ QSPI ພາຍນອກ.
  • ໝາຍເຫດ: ຖ້າລະຫັດແອັບພລິເຄຊັນ Nios II ມີຂະຫນາດໃຫຍ່, Intel ແນະນໍາໃຫ້ທ່ານເກັບລະຫັດແອັບພລິເຄຊັນໃນແຟດ QSPI ພາຍນອກ. ໃນການອອກແບບການອ້າງອິງນີ້, vector reset ແມ່ນຊີ້ໄປຫາ QSPI flash ພາຍນອກບ່ອນທີ່ລະຫັດຄໍາຮ້ອງສະຫມັກ Nios II ຖືກເກັບໄວ້.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • ການສອນການພັດທະນາຮາດແວ Nios II Gen2
  • ໃຫ້ຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການພັດທະນາໂປເຊດເຊີ Nios II Gen2.

Altera On-Chip Flash IP Core

  • Altera On-Chip Flash IP core ເຮັດວຽກເປັນສ່ວນຕິດຕໍ່ສໍາລັບໂປເຊດເຊີ Nios II ເພື່ອດໍາເນີນການອ່ານ, ຂຽນຫຼືລຶບໄປຫາ CFM ແລະ UFM. Altera On-Chip Flash IP core ໃຫ້ທ່ານເຂົ້າເຖິງ, ລຶບ ແລະອັບເດດ CFM ດ້ວຍບິດການປັບຄ່າໃໝ່. ຕົວແກ້ໄຂພາລາມິເຕີ Altera On-Chip Flash IP ສະແດງຂອບເຂດທີ່ຢູ່ທີ່ກຳນົດໄວ້ລ່ວງໜ້າສຳລັບແຕ່ລະພາກສ່ວນຄວາມຈຳ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • Altera On-Chip Flash IP Core
  • ໃຫ້ຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

  • ທ່ານ​ສາ​ມາດ​ໃຊ້ Altera Dual Configuration IP core ເພື່ອ​ເຂົ້າ​ເຖິງ​ການ​ປັບ​ປຸງ​ລະ​ບົບ​ທາງ​ໄກ block ໃນ MAX 10 FPGA ອຸ​ປະ​ກອນ. Altera Dual Configuration IP core ຊ່ວຍໃຫ້ທ່ານສາມາດກະຕຸ້ນການຕັ້ງຄ່າຄືນໃຫມ່ເມື່ອຮູບພາບໃຫມ່ໄດ້ຖືກດາວໂຫຼດແລ້ວ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • Altera Dual Configuration IP Core
  • ສະໜອງຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ Altera Dual Configuration IP Core

Altera UART IP Core

  • ຫຼັກ UART IP ອະນຸຍາດໃຫ້ສື່ສານການຖ່າຍທອດລັກສະນະ serial ລະຫວ່າງລະບົບຝັງຢູ່ໃນ MAX 10 FPGA ແລະອຸປະກອນພາຍນອກ. ໃນຖານະເປັນແມ່ບົດ Avalon-MM, ໂປເຊດເຊີ Nios II ຕິດຕໍ່ສື່ສານກັບ UART IP core, ເຊິ່ງເປັນສໍາລອງ Avalon-MM. ການສື່ສານນີ້ແມ່ນເຮັດໄດ້ໂດຍການອ່ານແລະຂຽນການຄວບຄຸມແລະການລົງທະບຽນຂໍ້ມູນ.
  • ຫຼັກປະຕິບັດການກໍານົດເວລາຂອງໂປໂຕຄອນ RS-232 ແລະສະຫນອງລັກສະນະດັ່ງຕໍ່ໄປນີ້:
  • ອັດຕາ baud ທີ່ສາມາດປັບໄດ້, parity, stop, ແລະ bits ຂໍ້ມູນ
  • ສັນຍານຄວບຄຸມການໄຫຼ RTS/CTS ທາງເລືອກ

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • UART Core
  • ໃຫ້ຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ UART Core.

Generic Quad SPI Controller IP Core

  • The Generic Quad SPI Controller IP core ເຮັດໜ້າທີ່ເປັນສ່ວນຕິດຕໍ່ລະຫວ່າງ MAX 10 FPGA, ແຟລດພາຍນອກ ແລະແຟລດ QSPI ເທິງເຮືອ. ຫຼັກສະຫນອງການເຂົ້າເຖິງ QSPI flash ໂດຍຜ່ານການດໍາເນີນງານອ່ານ, ຂຽນແລະລົບ.
    ເມື່ອຄໍາຮ້ອງສະຫມັກ Nios II ຂະຫຍາຍດ້ວຍຄໍາແນະນໍາເພີ່ມເຕີມ, ໄດ້ file ຂະຫນາດຂອງ hex ໄດ້ file ສ້າງຂຶ້ນຈາກແອັບພລິເຄຊັນ Nios II ຈະມີຂະໜາດໃຫຍ່ກວ່າ. ນອກເຫນືອຈາກຂອບເຂດຈໍາກັດຂະຫນາດທີ່ແນ່ນອນ, UFM ຈະບໍ່ມີພື້ນທີ່ພຽງພໍເພື່ອເກັບຮັກສາຄໍາຮ້ອງສະຫມັກ hex file. ເພື່ອແກ້ໄຂບັນຫານີ້, ທ່ານສາມາດນໍາໃຊ້ flash QSPI ພາຍນອກທີ່ມີຢູ່ໃນຊຸດການພັດທະນາ MAX 10 FPGA ເພື່ອເກັບຮັກສາຄໍາຮ້ອງສະຫມັກ hex. file.

ການອອກແບບຄໍາຮ້ອງສະຫມັກຊອບແວ Nios II EDS

  • ການອອກແບບການອ້າງອິງປະກອບມີລະຫັດແອັບພລິເຄຊັນ Nios II ທີ່ຄວບຄຸມການອອກແບບລະບົບການຍົກລະດັບທາງໄກ. ລະຫັດຄໍາຮ້ອງສະຫມັກຂອງຊອບແວ Nios II ຕອບສະຫນອງກັບໂຮດ terminal ຜ່ານ UART ໂດຍການປະຕິບັດຄໍາແນະນໍາສະເພາະ.

ອັບເດດຮູບພາບແອັບພລິເຄຊັນຈາກໄລຍະໄກ

  • ຫຼັງ​ຈາກ​ທີ່​ທ່ານ​ໄດ້​ຮັບ​ການ​ຖ່າຍ​ໂອນ​ນ​້​ໍ​າ​ຂອງ​ໂຄງ​ການ​ file ການນໍາໃຊ້ Remote Terminal, ຄໍາຮ້ອງສະຫມັກຊອບແວ Nios II ໄດ້ຖືກອອກແບບເຮັດດັ່ງຕໍ່ໄປນີ້:
  1. ຕັ້ງຄ່າການລົງທະບຽນຫຼັກການຄວບຄຸມ IP ຂອງ Altera On-Chip Flash ເພື່ອຍົກເລີກການປົກປ້ອງຂະແຫນງ CFM1 & 2.
  2. ປະຕິບັດການລົບລ້າງຂະແຫນງການກ່ຽວກັບ CFM1 ແລະ CFM2. ຊອບແວສຳຫຼວດສະຖານະຂອງ Altera On-Chip Flash IP core ເພື່ອຮັບປະກັນການລຶບສຳເລັດແລ້ວ.
  3. ໄດ້ຮັບ 4 bytes ຂອງ bit stream ໃນເວລາດຽວຈາກ stdin. ການປ້ອນຂໍ້ມູນ ແລະຜົນຜະລິດມາດຕະຖານສາມາດຖືກນໍາໃຊ້ເພື່ອຮັບຂໍ້ມູນໂດຍກົງຈາກເຄື່ອງໂຮດ ແລະພິມຜົນຜະລິດໃສ່ມັນ. ປະເພດຂອງທາງເລືອກການປ້ອນຂໍ້ມູນມາດຕະຖານແລະຜົນຜະລິດສາມາດຖືກກໍານົດໂດຍຜ່ານ BSP Editor ໃນ Nios II Eclipse Build tool.
  4. ປີ້ນຄໍາສັ່ງບິດສໍາລັບແຕ່ລະ byte.
    • ໝາຍເຫດ: ເນື່ອງຈາກການຕັ້ງຄ່າຂອງ Altera On-Chip Flash IP Core, ທຸກໆ byte ຂອງຂໍ້ມູນຕ້ອງໄດ້ຮັບການປ່ຽນຄືນກ່ອນທີ່ຈະຂຽນມັນເຂົ້າໄປໃນ CFM.
  5. ເລີ່ມຂຽນ 4 bytes ຂອງຂໍ້ມູນໃນເວລາດຽວເຂົ້າໄປໃນ CFM1 ແລະ CFM2. ຂະບວນການນີ້ຈະສືບຕໍ່ຈົນກ່ວາໃນຕອນທ້າຍຂອງການດໍາເນີນໂຄງການ bit stream.
  6. ສຳຫຼວດສະຖານະຂອງ Altera On-Chip Flash IP ເພື່ອຮັບປະກັນການເຮັດວຽກການຂຽນສຳເລັດ. ເຕືອນຂໍ້ຄວາມເພື່ອຊີ້ບອກວ່າການສົ່ງແມ່ນສໍາເລັດ.
    • ໝາຍເຫດ: ຖ້າການດໍາເນີນການຂຽນລົ້ມເຫລວ, terminal ຈະຢຸດຂະບວນການສົ່ງ bit stream ແລະສ້າງຂໍ້ຄວາມສະແດງຂໍ້ຜິດພາດ.
  7. ຕັ້ງຄ່າການຄວບຄຸມການລົງທະບຽນເພື່ອປົກປ້ອງ CFM1 ແລະ CFM2 ຄືນໃໝ່ເພື່ອປ້ອງກັນການດຳເນີນການຂຽນທີ່ບໍ່ຕ້ອງການ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

  • pof ການຜະລິດໂດຍຜ່ານໂຄງການແປງ Fileສຸດ
  • ສະຫນອງຂໍ້ມູນກ່ຽວກັບການສ້າງ rpd files ໃນ​ລະ​ຫວ່າງ​ການ​ແປງ​ໂຄງ​ການ​ files.

ກະຕຸ້ນການຕັ້ງຄ່າຄືນໃໝ່ຈາກໄລຍະໄກ

  • ຫຼັງຈາກທີ່ທ່ານເລືອກການດໍາເນີນການ reconfiguration trigger ໃນ host Remote Terminal, ຄໍາຮ້ອງສະຫມັກຊອບແວ Nios II ຈະເຮັດດັ່ງຕໍ່ໄປນີ້:
  1. ໄດ້ຮັບຄໍາສັ່ງຈາກວັດສະດຸປ້ອນມາດຕະຖານ.
  2. ເລີ່ມ​ການ​ຕັ້ງ​ຄ່າ​ຄືນ​ໃໝ່​ດ້ວຍ​ການ​ດຳ​ເນີນ​ການ​ຂຽນ​ສອງ​ອັນ​ຕໍ່​ໄປ​ນີ້:
  • ຂຽນ 0x03 ໃສ່ທີ່ຢູ່ຊົດເຊີຍຂອງ 0x01 ໃນຫຼັກ IP ການຕັ້ງຄ່າຄູ່. ຄຳສັ່ງນີ້ຂຽນທັບ CONFIG_SEL pin ທາງກາຍຍະພາບ ແລະຕັ້ງຮູບ 1 ເປັນຮູບການກຳນົດຄ່າບູດຖັດໄປ.
  • ຂຽນ 0x01 ໃສ່ທີ່ຢູ່ຊົດເຊີຍຂອງ 0x00 ໃນຫຼັກ IP ການຕັ້ງຄ່າຄູ່. ຄຳສັ່ງນີ້ກະຕຸ້ນໃຫ້ມີການປັບຕັ້ງຄືນໃໝ່ໃຫ້ກັບຮູບພາບແອັບພລິເຄຊັນໃນ CFM1 ແລະ CFM2

ການອ້າງອີງການອອກແບບ Walkthroughintel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-2

ການສ້າງໂຄງການ Files

  • ທ່ານຕ້ອງສ້າງໂຄງການຕໍ່ໄປນີ້ files ກ່ອນທີ່ຈະສາມາດນໍາໃຊ້ການຍົກລະດັບລະບົບຫ່າງໄກສອກຫຼີກໃນ MAX 10 FPGA Development ຊຸດ:

ສໍາລັບໂຄງການ QSPI:

  • sof - ໃຊ້ pfl.sof ລວມຢູ່ໃນການອອກແບບອ້າງອີງຫຼືທ່ານສາມາດເລືອກທີ່ຈະສ້າງ .sof ທີ່ແຕກຕ່າງກັນທີ່ປະກອບດ້ວຍການອອກແບບ PFL ຂອງທ່ານເອງ
  • pof - ການ​ຕັ້ງ​ຄ່າ​ file ສ້າງຂຶ້ນຈາກ .hex ແລະຕັ້ງໂຄງການເຂົ້າໃນ QSPI flash.
  • ສໍາລັບ ການຍົກລະດັບລະບົບທາງໄກ:
  • pof - ການ​ຕັ້ງ​ຄ່າ​ file ສ້າງຂຶ້ນຈາກ .sof ແລະຕັ້ງໂປຣແກມເຂົ້າໃນແຟລດພາຍໃນ.
  • rpd - ປະກອບດ້ວຍ ຂໍ້ມູນສໍາລັບແຟດພາຍໃນເຊິ່ງປະກອບມີການຕັ້ງຄ່າ ICB, CFM0, CFM1 ແລະ UFM.
  • ແຜນ​ທີ່ — ຖື​ ທີ່ຢູ່ສໍາລັບແຕ່ລະພາກສ່ວນຄວາມຊົງຈໍາຂອງການຕັ້ງຄ່າ ICB, CFM0, CFM1 ແລະ UFM.

ກຳລັງສ້າງ files ສໍາລັບ QSPI Programming

ເພື່ອສ້າງ .pof file ສໍາລັບການຂຽນໂປລແກລມ QSPI, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້:

  1. ສ້າງໂຄງການ Nios II ແລະສ້າງ HEX file.
    • ໝາຍເຫດ: ອ້າງອີງເຖິງ AN730: Nios II Processor Booting Methods In MAX 10 Devices ສໍາລັບຂໍ້ມູນກ່ຽວກັບການສ້າງໂຄງການ Nios II ແລະການສ້າງ HEX file.
  2. ສຸດ File ເມນູ, ຄລິກ Convert Programming Files.
  3. ພາຍ​ໃຕ້​ໂຄງ​ການ​ຜົນ​ຜະ​ລິດ​ file, ເລືອກ Programmer Object File (.pof) ໃນ Programming file ປະເພດບັນຊີລາຍຊື່.
  4. ໃນລາຍການ Mode, ເລືອກ 1-bit Passive Serial.
  5. ໃນລາຍການອຸປະກອນການຕັ້ງຄ່າ, ເລືອກ CFI_512Mb.
  6. ໃນ File ກ່ອງຊື່, ລະບຸ file ຊື່​ສໍາ​ລັບ​ການ​ດໍາ​ເນີນ​ໂຄງ​ການ​ file ເຈົ້າຕ້ອງການສ້າງ.
  7. ໃນການປ້ອນຂໍ້ມູນ files ເພື່ອແປງບັນຊີລາຍຊື່, ເອົາຕົວເລືອກແລະ SOF ແຖວຂໍ້ມູນ. ກົດ Add Hex Data ແລະກ່ອງໂຕ້ຕອບ Add Hex Data ປະກົດຂຶ້ນ. ໃນກ່ອງ Add Hex Data, ເລືອກທີ່ຢູ່ Absolute ແລະໃສ່ .hex file ສ້າງຂຶ້ນຈາກ Nios II EDS Build Tools.
  8. ຫຼັງ​ຈາກ​ການ​ຕັ້ງ​ຄ່າ​ທັງ​ຫມົດ​ໄດ້​ຖືກ​ຕັ້ງ​ໄວ້​, ໃຫ້​ຄລິກ​ໃສ່ Generate ເພື່ອ​ສ້າງ​ໂຄງ​ການ​ທີ່​ກ່ຽວ​ຂ້ອງ​ file.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

AN730: ວິທີການບູດເຄື່ອງປະມວນຜົນ Nios II ໃນ MAX 10 FPGA ອຸປະກອນ
ກຳລັງສ້າງ files ສໍາລັບການຍົກລະດັບລະບົບໄລຍະໄກ

ເພື່ອສ້າງ .pof, .map ແລະ .rpd files ສໍາລັບການປັບປຸງລະບົບຫ່າງໄກສອກຫຼີກ, ປະຕິບັດຂັ້ນຕອນດັ່ງຕໍ່ໄປນີ້:

  1. ຟື້ນຟູ Factory_image, application_image_1 ແລະ application_image_2, ແລະລວບລວມການອອກແບບທັງສາມ.
  2. ສ້າງສອງ .pof files ອະທິບາຍຢູ່ໃນຕາຕະລາງຕໍ່ໄປນີ້:
    • ໝາຍເຫດ: ອ້າງເຖິງ .pof Generation ຜ່ານໂປຣແກຣມແປງ Files ສໍາລັບຂັ້ນຕອນການສ້າງ .pof files.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-3
  3. ເປີດ app2.rpd ໂດຍໃຊ້ຕົວແກ້ໄຂ hex ໃດ.
  4. ໃນຕົວແກ້ໄຂ hex, ເລືອກບລັອກຂໍ້ມູນຖານສອງໂດຍອີງໃສ່ການເລີ່ມຕົ້ນ ແລະສິ້ນສຸດການຊົດເຊີຍໂດຍການອ້າງອີງໃສ່ .map file. ການຊົດເຊີຍການເລີ່ມຕົ້ນ ແລະສິ້ນສຸດສໍາລັບອຸປະກອນ 10M50 ແມ່ນ 0x12000 ແລະ 0xB9FFF ຕາມລໍາດັບ. ສຳເນົາບລັອກນີ້ໃສ່ອັນໃໝ່ file ແລະບັນທຶກມັນຢູ່ໃນ .rpd ທີ່ແຕກຕ່າງກັນ file. ນີ້ .rpd ໃຫມ່ file ມີຮູບພາບແອັບພລິເຄຊັນ 2 ເທົ່ານັ້ນ.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-4

pof ການຜະລິດໂດຍຜ່ານໂຄງການແປງ Files

ເພື່ອແປງ .sof files ເຖິງ .pof files, ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້:

  1. ສຸດ File ເມນູ, ຄລິກ Convert Programming Files.
  2. ພາຍ​ໃຕ້​ໂຄງ​ການ​ຜົນ​ຜະ​ລິດ​ file, ເລືອກ Programmer Object File (.pof) ໃນ Programming file ປະເພດບັນຊີລາຍຊື່.
  3. ໃນລາຍການຮູບແບບ, ເລືອກການຕັ້ງຄ່າພາຍໃນ.
  4. ໃນ File ກ່ອງຊື່, ລະບຸ file ຊື່​ສໍາ​ລັບ​ການ​ດໍາ​ເນີນ​ໂຄງ​ການ​ file ເຈົ້າຕ້ອງການສ້າງ.
  5. ເພື່ອສ້າງແຜນທີ່ຄວາມຈໍາ File (.map), ເປີດການສ້າງແຜນທີ່ຄວາມຈຳ File (ອັດຕະໂນມັດສ້າງຜົນຜະລິດ_file.ແຜນທີ່). ແຜນທີ່ .map ປະກອບມີທີ່ຢູ່ຂອງ CFM ແລະ UFM ດ້ວຍການຕັ້ງຄ່າ ICB ທີ່ທ່ານຕັ້ງຜ່ານທາງເລືອກ Option/Boot Info.
  6.  ເພື່ອສ້າງຂໍ້ມູນໂປຣແກມ Raw (.rpd), ເປີດ Create config data RPD (Generate output_file_auto.rpd).
    ດ້ວຍການຊ່ວຍເຫຼືອຂອງ Memory Map File, ທ່ານໄດ້ຢ່າງງ່າຍດາຍສາມາດກໍານົດຂໍ້ມູນສໍາລັບແຕ່ລະ block ທີ່ເປັນປະໂຫຍດໃນ .rpd file. ນອກນັ້ນທ່ານຍັງສາມາດສະກັດຂໍ້ມູນແຟດສໍາລັບເຄື່ອງມືການຂຽນໂປລແກລມພາກສ່ວນທີສາມຫຼືປັບປຸງການຕັ້ງຄ່າຫຼືຂໍ້ມູນຜູ້ໃຊ້ຜ່ານ Altera On-Chip Flash IP.
  7. ສາມາດເພີ່ມ .sof ໂດຍຜ່ານການປ້ອນຂໍ້ມູນ files ເພື່ອແປງບັນຊີລາຍຊື່ແລະທ່ານສາມາດເພີ່ມເຖິງສອງ .sof files.
    • ສໍາລັບຈຸດປະສົງການຍົກລະດັບລະບົບຫ່າງໄກສອກຫຼີກ, ທ່ານສາມາດເກັບຮັກສາຂໍ້ມູນຫນ້າ 0 ຕົ້ນສະບັບໄວ້ໃນ .pof, ແລະແທນທີ່ຂໍ້ມູນຫນ້າ 1 ດ້ວຍ .sof ໃຫມ່. file. ເພື່ອເຮັດສິ່ງນີ້, ທ່ານຈໍາເປັນຕ້ອງເພີ່ມ .pof file ໃນຫນ້າ 0, ຫຼັງຈາກນັ້ນ
      ເພີ່ມ .sof ຫນ້າ, ຫຼັງຈາກນັ້ນເພີ່ມ .sof ໃຫມ່ file ກັບ
  8. ຫຼັງ​ຈາກ​ການ​ຕັ້ງ​ຄ່າ​ທັງ​ຫມົດ​ໄດ້​ຖືກ​ຕັ້ງ​ໄວ້​, ໃຫ້​ຄລິກ​ໃສ່ Generate ເພື່ອ​ສ້າງ​ໂຄງ​ການ​ທີ່​ກ່ຽວ​ຂ້ອງ​ file.

ດໍາເນີນໂຄງການ QSPI

ເພື່ອຂຽນລະຫັດຄໍາຮ້ອງສະຫມັກ Nios II ເຂົ້າໄປໃນ QSPI flash, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້:

  1. ໃນຊຸດພັດທະນາ MAX 10 FPGA, ສະຫຼັບ MAX10_BYPASSn ເປັນ 0 ເພື່ອຂ້າມອຸປະກອນ VTAP (MAX II).
  2. ເຊື່ອມຕໍ່ສາຍດາວໂຫຼດ Intel FPGA (ເມື່ອກ່ອນເອີ້ນວ່າ USB Blaster) ກັບ JTAG ສ່ວນຫົວ.
  3. ຢູ່ໃນປ່ອງຢ້ຽມ Programmer, ໃຫ້ຄລິກໃສ່ Hardware Setup ແລະເລືອກ USB Blaster.
  4. ໃນ​ບັນ​ຊີ​ລາຍ​ການ​ຮູບ​ແບບ​, ເລືອກ JTAG.
  5. ຄລິກປຸ່ມ Auto Detect ໃນແຖບດ້ານຊ້າຍ.
  6. ເລືອກອຸປະກອນທີ່ຈະໄດ້ຮັບການດໍາເນີນໂຄງການ, ແລະຄລິກ Add File.
  7. ເລືອກ pfl.sof.
  8. ກົດ Start ເພື່ອເລີ່ມຕົ້ນການຂຽນໂປລແກລມ.
  9. ຫຼັງ​ຈາກ​ການ​ດໍາ​ເນີນ​ໂຄງ​ການ​ສົບ​ຜົນ​ສໍາ​ເລັດ​, ໂດຍ​ບໍ່​ມີ​ການ​ປິດ​ການ​ກະ​ດານ​, ໃຫ້​ຄລິກ​ໃສ່​ປຸ່ມ​ກວດ​ສອບ​ອັດ​ຕະ​ໂນ​ມັດ​ຢູ່​ໃນ​ແຖບ​ຊ້າຍ​ອີກ​ເທື່ອ​ຫນຶ່ງ​. ທ່ານຈະເຫັນ QSPI_512Mb flash ປາກົດຢູ່ໃນປ່ອງຢ້ຽມຂອງໂປລແກລມ.
  10. ເລືອກອຸປະກອນ QSPI, ແລະຄລິກ Add File.
  11. ເລືອກ .pof file ສ້າງຂຶ້ນໃນເມື່ອກ່ອນຈາກ .hex file.
  12. ກົດ Start ເພື່ອເລີ່ມຕົ້ນການຂຽນໂປຼແກຼມ QSPI flash.

ການຂຽນໂປລແກລມ FPGA ດ້ວຍຮູບພາບເບື້ອງຕົ້ນໂດຍໃຊ້ JTAG

ທ່ານຕ້ອງຂຽນໂປຣແກຣມ app1.pof ເຂົ້າໄປໃນ FPGA ເປັນຮູບພາບເບື້ອງຕົ້ນຂອງອຸປະກອນ. ເພື່ອດໍາເນີນໂຄງການ app1.pof ເຂົ້າໄປໃນ FPGA, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້:

  1. ຢູ່ໃນປ່ອງຢ້ຽມ Programmer, ໃຫ້ຄລິກໃສ່ Hardware Setup ແລະເລືອກ USB Blaster.
  2. ໃນ​ບັນ​ຊີ​ລາຍ​ການ​ຮູບ​ແບບ​, ເລືອກ JTAG.
  3. ຄລິກປຸ່ມ Auto Detect ໃນແຖບດ້ານຊ້າຍ.
  4. ເລືອກອຸປະກອນທີ່ຈະໄດ້ຮັບການດໍາເນີນໂຄງການ, ແລະຄລິກ Add File.
  5. ເລືອກ app1.pof.
  6. ກົດ Start ເພື່ອເລີ່ມຕົ້ນການຂຽນໂປລແກລມ.

ການປັບປຸງຮູບພາບແລະການປັບຕັ້ງຄ່າຄືນໃຫມ່ໂດຍໃຊ້ UART

ເພື່ອກຳນົດຄ່າຊຸດພັດທະນາ MAX10 FPGA ຂອງທ່ານຈາກໄລຍະໄກ, ໃຫ້ເຮັດຕາມຂັ້ນຕອນຕໍ່ໄປນີ້:

  1. ໝາຍເຫດ: ກ່ອນທີ່ທ່ານຈະເລີ່ມຕົ້ນ, ໃຫ້ແນ່ໃຈວ່າດັ່ງຕໍ່ໄປນີ້:
    • ປັກໝຸດ CONFIG_SEL ຢູ່ເທິງກະດານຖືກຕັ້ງເປັນ 0
    • ພອດ UART ຂອງກະດານຂອງທ່ານເຊື່ອມຕໍ່ກັບຄອມພິວເຕີຂອງທ່ານ
    • ເປີດ Remote Terminal.exe ແລະການໂຕ້ຕອບ Terminal ໄລຍະໄກຈະເປີດ.
  2. ກົດ Settings ແລະ Serial port settings window ຈະໄປປາກົດ.
  3. ກໍານົດພາລາມິເຕີຂອງສະຖານີຫ່າງໄກສອກຫຼີກໃຫ້ກົງກັບການຕັ້ງຄ່າ UART ທີ່ເລືອກໃນ Quartus II UART IP core. ຫຼັງຈາກການຕັ້ງຄ່າສໍາເລັດ, ໃຫ້ຄລິກໃສ່ OK.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-5
  4. ກົດປຸ່ມ nCONFIG ຢູ່ໃນຊຸດການພັດທະນາຫຼື key-in 1 ໃນກ່ອງຂໍ້ຄວາມ, ແລະຫຼັງຈາກນັ້ນກົດ Enter.
    • ບັນຊີລາຍຊື່ຂອງທາງເລືອກການດໍາເນີນງານຈະປາກົດຢູ່ໃນ terminal, ດັ່ງທີ່ສະແດງຂ້າງລຸ່ມນີ້:intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-6
    • ໝາຍເຫດ: ເພື່ອ​ເລືອກ​ການ​ດໍາ​ເນີນ​ງານ​, ກະ​ລຸ​ນາ​ໃສ່​ຕົວ​ເລກ​ໃນ​ປ່ອງ​ສົ່ງ​ຂໍ້​ຄວາມ​, ແລະ​ຫຼັງ​ຈາກ​ນັ້ນ​ກົດ Enter​.
  5. ເພື່ອອັບເດດຮູບພາບແອັບພລິເຄຊັນ 1 ດ້ວຍຮູບພາບແອັບພລິເຄຊັນ 2, ເລືອກການດຳເນີນການ 2. ທ່ານຈະຖືກເຕືອນໃຫ້ໃສ່ທີ່ຢູ່ເລີ່ມຕົ້ນ ແລະສິ້ນສຸດຂອງ CFM1 ແລະ CFM2.
    • ໝາຍເຫດ: ທີ່ຢູ່ສະແດງຢູ່ໃນແຜນທີ່ file ປະກອບມີການຕັ້ງຄ່າ ICB, CFM ແລະ UFM ແຕ່ Altera On-Chip
    • Flash IP ສາມາດເຂົ້າເຖິງ CFM ແລະ UFM ເທົ່ານັ້ນ. ດັ່ງນັ້ນ, ມີການຊົດເຊີຍທີ່ຢູ່ລະຫວ່າງທີ່ຢູ່ທີ່ສະແດງຢູ່ໃນແຜນທີ່ file ແລະປ່ອງຢ້ຽມຕົວກໍານົດການ IP Flash Altera On-Chip.
  6. ກະແຈຢູ່ໃນທີ່ຢູ່ໂດຍອີງໃສ່ທີ່ຢູ່ທີ່ລະບຸໄວ້ໂດຍປ່ອງຢ້ຽມຕົວກໍານົດການ Altera On-Chip Flash IP.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-7
    • ການລຶບຈະເລີ່ມຕົ້ນໂດຍອັດຕະໂນມັດຫຼັງຈາກທີ່ທ່ານໃສ່ທີ່ຢູ່ສຸດທ້າຍ.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-8
  7. ຫຼັງ​ຈາກ​ການ​ລົບ​ສົບ​ຜົນ​ສໍາ​ເລັດ​, ທ່ານ​ຈະ​ໄດ້​ຮັບ​ການ​ກະ​ຕຸ້ນ​ໃຫ້​ເຂົ້າ​ໄປ​ໃນ​ໂຄງ​ການ .rpd​ file ສໍາລັບຮູບພາບຄໍາຮ້ອງສະຫມັກ 2.
    • ເພື່ອອັບໂຫລດຮູບພາບ, ໃຫ້ຄລິກໃສ່ສົ່ງFile ປຸ່ມ, ແລະຫຼັງຈາກນັ້ນເລືອກເອົາ .rpd ທີ່ມີຮູບພາບຄໍາຮ້ອງສະຫມັກ 2 ເທົ່ານັ້ນແລະຄລິກເປີດ.
    • ໝາຍເຫດ: ນອກ​ຈາກ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ 2​, ທ່ານ​ສາ​ມາດ​ນໍາ​ໃຊ້​ຮູບ​ພາບ​ໃຫມ່​ທີ່​ທ່ານ​ຕ້ອງ​ການ​ທີ່​ຈະ​ປັບ​ປຸງ​ເຂົ້າ​ໄປ​ໃນ​ອຸ​ປະ​ກອນ​.
    • ຂະບວນການປັບປຸງຈະເລີ່ມຕົ້ນໂດຍກົງແລະທ່ານສາມາດຕິດຕາມຄວາມຄືບຫນ້າໂດຍຜ່ານ terminal. ເມນູການດໍາເນີນງານຈະເຕືອນວ່າ Done ແລະຕອນນີ້ທ່ານສາມາດເລືອກການດໍາເນີນງານຕໍ່ໄປໄດ້.
  8. ເພື່ອກະຕຸ້ນການປັບຄ່າຄືນໃໝ່, ເລືອກການດຳເນີນການ 4. ທ່ານສາມາດສັງເກດການປະພຶດຂອງ LED ທີ່ຊີ້ບອກຮູບພາບທີ່ແຕກຕ່າງກັນທີ່ໂຫລດເຂົ້າໄປໃນອຸປະກອນ.
ຮູບພາບ ສະຖານະ LED (ເຄື່ອນໄຫວຕໍ່າ)
ຮູບພາບໂຮງງານ 01010
ຮູບພາບຄໍາຮ້ອງສະຫມັກ 1 10101
ຮູບພາບຄໍາຮ້ອງສະຫມັກ 2 01110

ປະຫວັດການແກ້ໄຂເອກະສານ

ວັນທີ ຮຸ່ນ ການປ່ຽນແປງ
ເດືອນກຸມພາ 2017 2017.02.21 ປ່ຽນຊື່ເປັນ Intel.
ເດືອນມິຖຸນາ 2015 2015.06.15 ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ເອກະສານ / ຊັບພະຍາກອນ

intel MAX 10 FPGA ອຸປະກອນຫຼາຍກວ່າ UART ດ້ວຍໂປເຊດເຊີ Nios II [pdf] ຄູ່ມືຜູ້ໃຊ້
MAX 10 FPGA ອຸປະກອນຫຼາຍກວ່າ UART ກັບໂປເຊດເຊີ Nios II, MAX 10 FPGA ອຸປະກອນ, ຫຼາຍກວ່າ UART ກັບໂປເຊດເຊີ Nios II, ເກີນ UART, ໂປເຊດເຊີ Nios II UART, Nios II, UART

ເອກະສານອ້າງອີງ

ອອກຄໍາເຫັນ

ທີ່ຢູ່ອີເມວຂອງເຈົ້າຈະບໍ່ຖືກເຜີຍແຜ່. ຊ່ອງຂໍ້ມູນທີ່ຕ້ອງການຖືກໝາຍໄວ້ *