Intel MAX 10 FPGA Devices Over UART pamoja na Nios II Processor

Taarifa ya Bidhaa

Muundo wa marejeleo hutoa programu rahisi inayotekelezea vipengele vya msingi vya usanidi wa mbali katika mifumo yenye msingi wa Nios II kwa vifaa vya MAX 10 FPGA. Kiolesura cha UART kilichojumuishwa kwenye Kifurushi cha Ukuzaji cha MAX 10 FPGA kinatumika pamoja na msingi wa IP wa Altera UART kutoa utendakazi wa usanidi wa mbali. Vifaa vya MAX10 FPGA vinatoa uwezo wa kuhifadhi hadi picha mbili za usanidi ambazo huongeza zaidi kipengele cha kuboresha mfumo wa mbali.

Vifupisho

Ufupisho	Maelezo
Avalon-MM	Kumbukumbu ya Mwako ya Usanidi wa Kumbukumbu ya Avalon
CFM	Kiolesura cha mchoro cha mtumiaji
ICB	Biti ya Usanidi wa Uanzishaji
RAMANI/.ramani	Ramani ya Kumbukumbu File
Nios II EDS	Usaidizi wa Usanifu wa Nios II uliopachikwa
PFL	Sambamba Flash Loader IP msingi
POF/.pof	Kitu cha Msanidi programu File
QSPI	Kiolesura cha pembeni cha mfululizo wa nne
RPD/.rpd	Data ghafi ya programu
SBT	Zana za Kujenga Programu
SOF/.sof	Kitu cha SRAM File
Mkokoteni	Kipokeaji/kisambazaji cha asynchronous zima
UFM	Kumbukumbu ya flash ya mtumiaji

Maagizo ya Matumizi ya Bidhaa

Sharti

Utumiaji wa muundo huu wa marejeleo unahitaji uwe na kiwango kilichoonyeshwa cha maarifa au uzoefu katika maeneo yafuatayo:

Mahitaji:

Yafuatayo ni mahitaji ya maunzi na programu kwa muundo wa marejeleo:

Usanifu wa Marejeleo Files

File Jina	Maelezo
Picha_ya_Kiwanda	Katika hali ya usanidi wa picha mbili, CFM1 na CFM2 zimeunganishwa katika hifadhi moja ya CFM.
programu_picha_1	Muundo wa vifaa vya Quartus II file hiyo inachukua nafasi ya app_image_2 wakati wa uboreshaji wa mfumo wa mbali.
programu_picha_2	Msimbo wa programu ya Nios II hufanya kama kidhibiti cha muundo wa mfumo wa uboreshaji wa mbali.
Uboreshaji_mfumo_wa_mbali.c
factory_application1.pof	Programu ya Quartus II file ambayo inajumuisha picha ya kiwanda na picha ya programu 1, itawekwa katika CFM0 na CFM1 & CFM2 kwa mtiririko huo katika mwanzo wa stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Muundo wa marejeleo hutoa programu rahisi inayotekelezea vipengele vya msingi vya usanidi wa mbali katika mifumo yenye msingi wa Nios II kwa vifaa vya MAX 10 FPGA. Kiolesura cha UART kilichojumuishwa kwenye Kifurushi cha Ukuzaji cha MAX 10 FPGA kinatumika pamoja na msingi wa IP wa Altera UART kutoa utendakazi wa usanidi wa mbali.

Habari Zinazohusiana

Usanifu wa Marejeleo Files

Uboreshaji wa Mfumo wa Mbali na MAX 10 FPGA Overview

Kwa kipengele cha kuboresha mfumo wa mbali, uboreshaji na urekebishaji wa hitilafu kwa vifaa vya FPGA unaweza kufanywa kwa mbali. Katika mazingira ya mfumo uliopachikwa, programu dhibiti inahitaji kusasishwa mara kwa mara kupitia aina mbalimbali za itifaki, kama vile UART, Ethernet, na I2C. Wakati mfumo uliopachikwa unajumuisha FPGA, masasisho ya programu dhibiti yanaweza kujumuisha masasisho ya picha ya maunzi kwenye FPGA.
Vifaa vya MAX10 FPGA vinatoa uwezo wa kuhifadhi hadi picha mbili za usanidi ambazo huongeza zaidi kipengele cha kuboresha mfumo wa mbali. Mojawapo ya picha itakuwa picha ya chelezo ambayo itapakiwa ikiwa hitilafu itatokea kwenye picha ya sasa.

Vifupisho

Jedwali 1: Orodha ya Vifupisho

Maelezo ya Ufupisho
Avalon-MM	Avalon Kumbukumbu-Ramani
CFM	Kumbukumbu ya flash ya usanidi
GUI	Kiolesura cha mchoro cha mtumiaji
ICB	Biti ya Usanidi wa Uanzishaji
RAMANI/.ramani	Ramani ya Kumbukumbu File
Nios II EDS	Usaidizi wa Usanifu wa Nios II uliopachikwa
PFL	Sambamba Flash Loader IP msingi
POF/.pof	Kitu cha Msanidi programu File

• Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus na Stratix maneno na nembo ni chapa za biashara za Intel Corporation au kampuni zake tanzu nchini Marekani na/au nchi nyinginezo. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma.
• Majina na chapa zingine zinaweza kudaiwa kama mali ya wengine.

Sharti

Ufupisho QSPI	Maelezo Kiolesura cha pembeni cha mfululizo wa nne
RPD/.rpd	Data ghafi ya programu
SBT	Zana za Kujenga Programu
SOF/.sof	Kitu cha SRAM File
UART	Kipokeaji/kisambazaji cha asynchronous zima
UFM	Kumbukumbu ya flash ya mtumiaji

Sharti

• Utumiaji wa muundo huu wa marejeleo unahitaji uwe na kiwango kilichoonyeshwa cha maarifa au uzoefu katika maeneo yafuatayo:
• Ujuzi wa kufanya kazi wa mifumo ya Nios II na zana za kuijenga. Mifumo na zana hizi ni pamoja na programu ya Quartus® II, Qsys, na Nios II EDS.
• Ujuzi wa mbinu na zana za usanidi wa Intel FPGA, kama vile usanidi wa ndani wa MAX 10 FPGA, kipengele cha kuboresha mfumo wa mbali na PFL.

Mahitaji

• Yafuatayo ni mahitaji ya maunzi na programu kwa muundo wa marejeleo:
• Seti ya ukuzaji ya MAX 10 ya FPGA
• Toleo la Quartus II 15.0 na Nios II EDS
• Kompyuta iliyo na kiendeshi cha UART kinachofanya kazi na kiolesura
• Yoyote ya binary/hexadesimoli file mhariri

Usanifu wa Marejeleo Files

Jedwali la 2: Kubuni FileImejumuishwa katika Usanifu wa Marejeleo

File Jina Picha_ya_Kiwanda	Maelezo • Muundo wa maunzi wa Quartus II file kuhifadhiwa katika CFM0. • Picha mbadala/picha ya kiwanda itakayotumika hitilafu inapotokea katika upakuaji wa picha wa programu.
programu_picha_1	• Muundo wa maunzi wa Quartus II file kuhifadhiwa katika CFM1 na CFM2.(1) • Picha ya awali ya programu iliyopakiwa kwenye kifaa.

1. Katika hali ya usanidi wa picha mbili, CFM1 na CFM2 zimeunganishwa kwenye hifadhi moja ya CFM.

File Jina programu_picha_2	Maelezo Muundo wa vifaa vya Quartus II file ambayo inachukua nafasi ya app_image_2 wakati wa uboreshaji wa mfumo wa mbali.
Uboreshaji_mfumo_wa_mbali.c	Msimbo wa programu ya Nios II unaofanya kazi kama kidhibiti cha muundo wa mfumo wa uboreshaji wa mbali.
Terminal.exe ya mbali	• Inaweza kutekelezwa file na GUI. • Hufanya kazi kama kituo cha seva pangishi kuingiliana na vifaa vya ukuzaji vya MAX 10 FPGA. • Hutuma data ya programu kupitia UART. • Chanzo code kwa terminal hii ni pamoja.

Jedwali la 3: Mwalimu FileImejumuishwa katika Usanifu wa Marejeleo

Unaweza kutumia hizi bwana files kwa muundo wa kumbukumbu bila kuandaa muundo files.

File Jina   factory_application1.pof factory_application1.rpd	Maelezo Programu ya Quartus II file ambayo inajumuisha taswira ya kiwanda na taswira ya matumizi 1, itakayowekwa katika CFM0 na CFM1 & CFM2 mtawalia katika awamu ya awali.tage.
factory_application2.pof factory_application2.rpd	• Programu ya Quartus II file ambayo ina picha ya kiwanda na picha ya programu 2. • Picha ya 2 ya programu itatolewa baadaye ili kuchukua nafasi ya picha ya programu 1 wakati wa uboreshaji wa mfumo wa mbali, unaoitwa application_ image_2.rpd hapa chini.
application_image_1.rpd	Data ghafi ya programu ya Quartus II file ambazo zina picha ya programu 1 pekee.
application_image_2.rpd	Data ghafi ya programu ya Quartus II file ambayo ina picha ya programu 2 pekee.
Nios_application.pof	• Kupanga programu file ambayo inajumuisha utumiaji wa programu ya kichakataji cha Nios II .hex file pekee. • Kuratibiwa katika mmweko wa nje wa QSPI.
pfl.sof	• Quartus II .sof iliyo na PFL. • Imepangwa katika mmweko wa QSPI kwenye MAX 10 FPGA Development kit.

Maelezo ya Utendaji ya Usanifu wa Marejeleo

Kichakataji cha Nios II Gen2

• Kichakataji cha Nios II Gen2 katika muundo wa kumbukumbu kina kazi zifuatazo:
• Mwalimu mkuu wa basi ambalo hushughulikia shughuli zote za kiolesura kwa kutumia msingi wa IP wa Altera On-Chip Flash ikijumuisha kusoma, kuandika na kufuta.
• Hutoa algoriti katika programu ili kupokea mtiririko wa biti wa programu kutoka kwa kompyuta mwenyeji na kuanzisha usanidi upya kupitia msingi wa IP ya Usanidi wa Dual.
• Unahitaji kuweka vector ya upya wa processor ipasavyo. Hii ni kuhakikisha kichakataji hubuni msimbo sahihi wa programu kutoka kwa UFM au mmweko wa nje wa QSPI.
• Kumbuka: Ikiwa nambari ya maombi ya Nios II ni kubwa, Intel inapendekeza kwamba uhifadhi msimbo wa programu katika flash ya QSPI ya nje. Katika muundo huu wa marejeleo, vekta ya kuweka upya inaelekeza kwenye mwako wa nje wa QSPI ambapo msimbo wa programu ya Nios II umehifadhiwa.

Habari Zinazohusiana

• Mafunzo ya Ukuzaji wa Vifaa vya Nios II Gen2
• Hutoa maelezo zaidi kuhusu kutengeneza Kichakataji cha Nios II Gen2.

Kiini cha IP cha Altera On-Chip

• Kiini cha IP cha Altera On-Chip hufanya kazi kama kiolesura cha kichakataji cha Nios II ili kusoma, kuandika au kufuta operesheni kwenye CFM na UFM. Msingi wa IP wa Altera On-Chip Flash hukuruhusu kufikia, kufuta na kusasisha CFM kwa mtiririko mpya wa usanidi. Kihariri cha kigezo cha IP cha Altera On-Chip kinaonyesha safu ya anwani iliyoamuliwa mapema kwa kila sekta ya kumbukumbu.

Habari Zinazohusiana

• Kiini cha IP cha Altera On-Chip
• Hutoa maelezo zaidi kuhusu Altera On-Chip Flash IP Core.

Usanidi wa IP wa Altera Dual Dual

• Unaweza kutumia msingi wa IP ya Usanidi wa Altera ili kufikia kizuizi cha kuboresha mfumo wa mbali katika vifaa vya MAX 10 FPGA. Msingi wa IP ya Usanidi wa Altera Dual hukuruhusu kuanzisha usanidi upya mara tu picha mpya inapopakuliwa.

Habari Zinazohusiana

• Usanidi wa IP wa Altera Dual Dual
• Hutoa maelezo zaidi kuhusu Altera Dual Configuration IP Core

Mbadala UART IP Core

• Msingi wa UART IP huruhusu mawasiliano ya mitiririko ya herufi mfululizo kati ya mfumo uliopachikwa katika MAX 10 FPGA na kifaa cha nje. Kama bwana wa Avalon-MM, kichakataji cha Nios II huwasiliana na msingi wa UART IP, ambao ni mtumwa wa Avalon-MM. Mawasiliano haya hufanywa kwa kusoma na kuandika udhibiti na rejista za data.
• Msingi hutumia muda wa itifaki ya RS-232 na hutoa vipengele vifuatavyo:
• kiwango cha upotevu kinachoweza kurekebishwa, usawazishaji, kuacha, na biti za data
• mawimbi ya hiari ya kudhibiti mtiririko wa RTS/CTS

Habari Zinazohusiana

• Msingi wa UART
• Hutoa habari zaidi kuhusu UART Core.

Kidhibiti cha IP cha Kidhibiti cha Quad SPI

• Msingi wa IP wa Kidhibiti cha Quad SPI cha Generic hufanya kazi kama kiolesura kati ya MAX 10 FPGA, mweko wa nje na mweko wa ubaoni wa QSPI. Msingi hutoa ufikiaji wa flash ya QSPI kupitia shughuli za kusoma, kuandika na kufuta.
  Wakati programu ya Nios II inapanuka na maagizo zaidi, faili ya file ukubwa wa hex file inayotokana na Nios II maombi itakuwa kubwa. Zaidi ya kikomo cha ukubwa fulani, UFM haitakuwa na nafasi ya kutosha ya kuhifadhi heksi ya programu file. Ili kutatua hili, unaweza kutumia mmweko wa nje wa QSPI unaopatikana kwenye MAX 10 FPGA Development kit kuhifadhi hex ya programu. file.

Muundo wa Maombi ya Programu ya Nios II EDS

• Muundo wa marejeleo ni pamoja na msimbo wa programu ya Nios II ambao hudhibiti muundo wa mfumo wa uboreshaji wa mbali. Majibu ya msimbo wa programu ya Nios II kwa terminal ya seva pangishi kupitia UART kwa kutekeleza maagizo mahususi.

Inasasisha Picha za Programu kwa Mbali

• Baada ya kusambaza mtiririko wa programu file kwa kutumia Kituo cha Mbali, programu tumizi ya Nios II imeundwa fanya yafuatayo:

1. Weka Sajili ya Msingi ya Udhibiti wa IP ya Altera On-Chip Flash ili kutolinda sekta ya CFM1 & 2.
2. Tekeleza operesheni ya kufuta data kwenye CFM1 na CFM2. Programu huchagulia rejista ya hali ya msingi wa IP ya Altera On-Chip Flash ili kuhakikisha kuwa ufutaji kamili umekamilika.
3. Pokea baiti 4 za mtiririko kidogo kwa wakati mmoja kutoka kwa stdin. Ingizo na pato la kawaida linaweza kutumika kupokea data moja kwa moja kutoka kwa terminal ya seva pangishi na kuchapisha matokeo ndani yake. Aina za chaguo la kawaida la kuingiza na kutoa zinaweza kuwekwa kupitia Kihariri cha BSP katika zana ya Nios II Eclipse Build.
4. Hugeuza mpangilio wa biti kwa kila baiti.
   • Kumbuka: Kutokana na usanidi wa Altera On-Chip Flash IP Core, kila baiti ya data inahitaji kutenduliwa kabla ya kuiandika kwenye CFM.
5. Anza kuandika baiti 4 za data kwa wakati mmoja katika CFM1 na CFM2. Utaratibu huu unaendelea hadi mwisho wa utiririshaji kidogo wa programu.
6. Hupiga kura rejista ya hali ya Altera On-Chip Flash IP ili kuhakikisha utendakazi wa kuandika kwa mafanikio. Hutuma ujumbe kuashiria kuwa utumaji umekamilika.
   • Kumbuka: Ikiwa utendakazi wa uandishi hautafaulu, terminal itasimamisha mchakato wa kutuma mkondo kidogo na kutoa ujumbe wa makosa.
7. Huweka Sajili ya Udhibiti ili kulinda tena CFM1 na CFM2 ili kuzuia utendakazi wowote wa uandishi usiotakikana.

Habari Zinazohusiana

• pof Generation kupitia Convert Programming Files juu
• Hutoa habari kuhusu kuunda rpd files wakati wa kubadilisha programu files.

Inaanzisha Usanidi Upya kwa Mbali

• Baada ya kuchagua anzisha operesheni ya usanidi upya katika Kituo cha Kidhibiti cha Kidhibiti cha mwenyeji, programu ya Nios II itafanya yafuatayo:

1. Pokea amri kutoka kwa pembejeo ya kawaida.
2. Anzisha usanidi upya na shughuli mbili zifuatazo za uandishi:

• Andika 0x03 kwa anwani ya kukabiliana ya 0x01 katika msingi wa IP ya Usanidi wa Dual. Uendeshaji huu hubatilisha pini halisi ya CONFIG_SEL na kuweka Picha ya 1 kama picha inayofuata ya usanidi wa kuwasha.
• Andika 0x01 kwa anwani ya kukabiliana ya 0x00 katika msingi wa IP ya Usanidi wa Dual. Operesheni hii inaanzisha usanidi upya kwa picha ya programu katika CFM1 na CFM2

Njia ya Usanifu wa Marejeleo

Kuzalisha Programming Files

• Lazima utengeneze programu ifuatayo files kabla ya kuweza kutumia uboreshaji wa mfumo wa mbali kwenye MAX 10 FPGA Development kit:

Kwa Utayarishaji wa QSPI:

• sof - tumia pfl.sof iliyojumuishwa katika muundo wa marejeleo au unaweza kuchagua kuunda .sof tofauti iliyo na muundo wako mwenyewe wa PFL
• pof - usanidi file huzalishwa kutoka kwa .hex na kuratibiwa kwenye flash ya QSPI.
• Kwa Uboreshaji wa Mfumo wa mbali:
• pof - usanidi file inayotokana na .sof na kuratibiwa kwenye mweko wa ndani.
• rpd-ina data ya flash ya ndani ambayo inajumuisha mipangilio ya ICB, CFM0, CFM1 na UFM.
• ramani - inashikilia anwani kwa kila sekta ya kumbukumbu ya mipangilio ya ICB, CFM0, CFM1 na UFM.

Inazalisha files kwa Utayarishaji wa QSPI

Kuzalisha .pof file kwa programu ya QSPI, fanya hatua zifuatazo:

1. Jenga Mradi wa Nios II na utengeneze HEX file.
   • Kumbuka: Rejelea AN730: Mbinu za Kuwasha Kichakata cha Nios II Katika Vifaa MAX 10 kwa maelezo kuhusu kujenga mradi wa Nios II na kuzalisha HEX file.
2. Juu ya File menyu, bofya Convert Programming Files.
3. Chini ya upangaji wa Pato file, chagua Kitu cha Kiprogramu File (.pof) katika Utayarishaji file orodha ya aina.
4. Katika orodha ya Modi, chagua 1-bit Passive Serial.
5. Katika orodha ya vifaa vya Usanidi, chagua CFI_512Mb.
6. Katika File kisanduku cha jina, taja file jina la programu file unataka kuunda.
7. Katika Ingizo files kubadilisha orodha, ondoa Chaguo na safu mlalo ya data ya SOF. Bofya Ongeza Data ya Hex na kisanduku cha mazungumzo cha Ongeza Hex Data kitaonekana. Katika kisanduku cha Ongeza Data ya Hex, chagua Anwani Kabisa na uingize .hex file zinazotokana na Nios II EDS Build Tools.
8. Baada ya mipangilio yote kuwekwa, bofya Tengeneza ili kuzalisha programu zinazohusiana file.

Habari Zinazohusiana

AN730: Mbinu za Kuanzisha Kichakata cha Nios II Katika Vifaa MAX 10 vya FPGA
Inazalisha files kwa Uboreshaji wa Mfumo wa Mbali

Ili kutengeneza .pof, .map na .rpd files kwa uboreshaji wa mfumo wa mbali, fanya hatua zifuatazo:

1. Rejesha Picha_ya Kiwanda, application_image_1 na application_image_2, na ukusanye miundo yote mitatu.
2. Tengeneza .pof mbili fileimeelezewa katika jedwali lifuatalo:
   • Kumbuka: Rejelea .pof Generation kupitia Convert Programming Files kwa hatua za kuzalisha .pof files.
3. Fungua app2.rpd ukitumia kihariri chochote cha hex.
4. Katika kihariri cha hex, chagua kizuizi cha data ya jozi kulingana na usawazishaji wa kuanza na mwisho kwa kurejelea .map file. Kipengele cha kuanza na kumalizia kwa kifaa cha 10M50 ni 0x12000 na 0xB9FFF mtawalia. Nakili kizuizi hiki hadi kipya file na uihifadhi katika .rpd tofauti file. .rpd hii mpya file ina picha ya programu 2 pekee.

pof Generation kupitia Convert Programming Files

Ili kubadilisha .sof files kwa .pof files, fuata hatua hizi:

1. Juu ya File menyu, bofya Convert Programming Files.
2. Chini ya upangaji wa Pato file, chagua Kitu cha Kiprogramu File (.pof) katika Utayarishaji file orodha ya aina.
3. Katika orodha ya Modi, chagua Usanidi wa Ndani.
4. Katika File kisanduku cha jina, taja file jina la programu file unataka kuunda.
5. Ili kutengeneza Ramani ya Kumbukumbu File (.ramani), washa Unda Ramani ya Kumbukumbu File (Toa pato otomatiki_file.ramani). Ramani ya .Ramani ina anwani ya CFM na UFM iliyo na mpangilio wa ICB unaoweka kupitia chaguo la Chaguo/Kuwasha Maelezo.
6.  Ili kutengeneza Data Raw Programming (.rpd), washa Unda data ya usanidi RPD (Tengeneza pato_file_auto.rpd).
   Kwa msaada wa Ramani ya Kumbukumbu File, unaweza kutambua data kwa urahisi kwa kila kizuizi kinachofanya kazi katika .rpd file. Unaweza pia kutoa data ya flash kwa zana za programu za wahusika wengine au kusasisha usanidi au data ya mtumiaji kupitia Altera On-Chip Flash IP.
7. .sof inaweza kuongezwa kupitia Ingizo files kubadilisha orodha na unaweza kuongeza hadi mbili .sof files.
   • Kwa madhumuni ya kuboresha mfumo wa mbali, unaweza kuhifadhi data ya ukurasa asili 0 katika .pof, na kubadilisha data ya ukurasa wa 1 na .sof mpya. file. Ili kutekeleza hili, unahitaji kuongeza .pof file katika ukurasa wa 0, basi
     ongeza ukurasa wa .sof, kisha ongeza .sof mpya file kwa
8. Baada ya mipangilio yote kuwekwa, bofya Tengeneza ili kuzalisha programu zinazohusiana file.

Kuandaa programu QSPI

Ili kupanga nambari ya maombi ya Nios II kwenye flash ya QSPI, fanya hatua zifuatazo:

1. Kwenye Kifaa cha Kukuza cha MAX 10 cha FPGA, badilisha MAX10_BYPASSn hadi 0 ili kukwepa kifaa cha VTAP (MAX II) kilicho kwenye ubao.
2. Unganisha Kebo ya Kupakua ya Intel FPGA (zamani USB Blaster) kwa JTAG kichwa.
3. Katika dirisha la Kipanga programu, bofya Usanidi wa Vifaa na uchague USB Blaster.
4. Katika orodha ya Modi, chagua JTAG.
5. Bofya kitufe cha Gundua Kiotomatiki kwenye kidirisha cha kushoto.
6. Chagua kifaa kitakachoratibiwa, na ubofye Ongeza File.
7. Chagua pfl.sof.
8. Bofya Anza ili kuanza programu.
9. Baada ya programu kufanikiwa, bila kuzima ubao, bofya kitufe cha Gundua Kiotomatiki kwenye kidirisha cha kushoto tena. Utaona mmweko wa QSPI_512Mb ukitokea kwenye dirisha la kiprogramu.
10. Chagua kifaa cha QSPI, na ubofye Ongeza File.
11. Chagua .pof file iliyotengenezwa hapo awali kutoka .hex file.
12. Bofya Anza ili kuanza kutayarisha flash ya QSPI.

Kuandaa FPGA na Picha ya Awali kwa kutumia JTAG

Inabidi upange programu1.pof kwenye FPGA kama taswira ya awali ya kifaa. Ili kupanga programu1.pof katika FPGA, fanya hatua zifuatazo:

1. Katika dirisha la Kipanga programu, bofya Usanidi wa Vifaa na uchague USB Blaster.
2. Katika orodha ya Modi, chagua JTAG.
3. Bofya kitufe cha Gundua Kiotomatiki kwenye kidirisha cha kushoto.
4. Chagua kifaa kitakachoratibiwa, na ubofye Ongeza File.
5. Chagua programu1.pof.
6. Bofya Anza ili kuanza programu.

Kusasisha Picha na Kuanzisha Usanidi Upya kwa kutumia UART

Ili kusanidi seti yako ya ukuzaji ya MAX10 FPGA kwa mbali, fanya hatua zifuatazo:

1. Kumbuka: Kabla ya kuanza, hakikisha yafuatayo:
   • pini ya CONFIG_SEL kwenye ubao imewekwa kuwa 0
   • lango la UART la bodi yako limeunganishwa kwenye kompyuta yako
   • Fungua Terminal.exe ya Mbali na kiolesura cha Kituo cha Mbali kinafungua.
2. Bofya Mipangilio na dirisha la mipangilio ya bandari ya Serial itaonekana.
3. Weka vigezo vya terminal ya mbali ili kulingana na mipangilio ya UART iliyochaguliwa katika msingi wa IP wa Quartus II UART. Baada ya kuweka kukamilika, bofya Sawa.
4. Bonyeza kitufe cha nCONFIG kwenye vifaa vya ukuzaji au ufunguo wa 1 kwenye kisanduku cha maandishi cha Tuma, kisha ubofye Ingiza.
   • Orodha ya chaguo la operesheni itaonekana kwenye terminal, kama inavyoonyeshwa hapa chini:
   • Kumbuka: Ili kuchagua operesheni, ufungue nambari kwenye kisanduku cha maandishi, kisha ubofye Ingiza.
5. Ili kusasisha picha ya programu 1 na picha ya programu 2, chagua operesheni 2. Utaombwa kuweka anwani ya kuanza na kumaliza ya CFM1 na CFM2.
   • Kumbuka: Anwani iliyoonyeshwa kwenye ramani file inajumuisha mipangilio ya ICB, CFM na UFM lakini Altera On-Chip
   • Flash IP inaweza kufikia CFM na UFM pekee. Kwa hivyo, kuna mpangilio wa anwani kati ya anwani iliyoonyeshwa kwenye ramani file na dirisha la parameta ya IP ya Altera On-Chip.
6. Ufunguo wa anwani kulingana na anwani iliyotajwa na dirisha la parameta ya IP ya Altera On-Chip Flash.
   • Ufutaji utaanza kiotomatiki baada ya kuingiza anwani ya mwisho.
7. Baada ya kufuta kwa mafanikio, utaombwa kuingiza programu .rpd file kwa picha ya maombi 2.
   • Ili kupakia picha, bofya TumaFile kitufe, na kisha uchague .rpd iliyo na picha ya programu 2 pekee na ubofye Fungua.
   • Kumbuka: Kando na picha ya programu 2, unaweza kutumia picha yoyote mpya ambayo ungependa kusasisha kwenye kifaa.
   • Mchakato wa kusasisha utaanza moja kwa moja na unaweza kufuatilia maendeleo kupitia terminal. Menyu ya uendeshaji itahimiza Imefanywa na sasa unaweza kuchagua operesheni inayofuata.
8. Ili kuanzisha usanidi upya, chagua operesheni 4. Unaweza kuona tabia ya LED inayoonyesha picha tofauti iliyopakiwa kwenye kifaa.

Picha	Hali ya LED (Inayotumika Chini)
Picha ya Kiwanda	01010
Picha ya Maombi 1	10101
Picha ya Maombi 2	01110

Historia ya Marekebisho ya Hati

Tarehe	Toleo	Mabadiliko
Februari 2017	2017.02.21	Imebadilishwa jina kama Intel.
Juni 2015	2015.06.15	Kutolewa kwa awali.

Nyaraka / Rasilimali

Intel MAX 10 FPGA Devices Over UART pamoja na Nios II Processor [pdf] Mwongozo wa Mtumiaji MAX 10 FPGA Devices Over UART with Nios II Processor, MAX 10 FPGA Devices, Over UART with Nios II Processor, Over UART, Nios II Processor UART, Nios II, Processor UART

Marejeleo

• Mwongozo wa Mtumiaji