Nios II प्रोसेसर के साथ UART पर इंटेल MAX 10 FPGA डिवाइस

उत्पाद की जानकारी

संदर्भ डिज़ाइन एक सरल अनुप्रयोग प्रदान करता है जो MAX 10 FPGA डिवाइस के लिए Nios II-आधारित सिस्टम में बुनियादी रिमोट कॉन्फ़िगरेशन सुविधाओं को लागू करता है। MAX 10 FPGA डेवलपमेंट किट में शामिल UART इंटरफ़ेस का उपयोग रिमोट कॉन्फ़िगरेशन कार्यक्षमता प्रदान करने के लिए Altera UART IP कोर के साथ किया जाता है। MAX10 FPGA डिवाइस दो कॉन्फ़िगरेशन छवियों को संग्रहीत करने की क्षमता प्रदान करते हैं जो रिमोट सिस्टम अपग्रेड सुविधा को और बढ़ाते हैं।

लघुरूप

संक्षेपाक्षर	विवरण
एवलॉन-एमएम	एवलॉन मेमोरी-मैप्ड कॉन्फ़िगरेशन फ़्लैश मेमोरी
सीएफएम	ग्राफिकल यूज़र इंटरफ़ेस
आईसीबी	आरंभिक कॉन्फ़िगरेशन बिट
मानचित्र/.map	मेमोरी मैप File
निओस II ईडीएस	Nios II एम्बेडेड डिज़ाइन सूट समर्थन
पीएफएल	समानांतर फ्लैश लोडर आईपी कोर
पीओएफ/.pof	प्रोग्रामर ऑब्जेक्ट File
क्यूएसपीआई	क्वाड सीरियल परिधीय इंटरफ़ेस
आरपीडी/.आरपीडी	कच्चा प्रोग्रामिंग डेटा
एसबीटी	सॉफ्टवेयर बिल्ड टूल्स
एसओएफ/.sof	SRAM ऑब्जेक्ट File
कार्ट	यूनिवर्सल अतुल्यकालिक रिसीवर / ट्रांसमीटर
यूएफएम	उपयोगकर्ता फ़्लैश मेमोरी

उत्पाद उपयोग निर्देश

शर्त

इस संदर्भ डिज़ाइन के अनुप्रयोग के लिए आपके पास निम्नलिखित क्षेत्रों में निर्दिष्ट स्तर का ज्ञान या अनुभव होना आवश्यक है:

आवश्यकताएं:

संदर्भ डिज़ाइन के लिए हार्डवेयर और सॉफ़्टवेयर आवश्यकताएँ निम्नलिखित हैं:

संदर्भ डिजाइन Files

File नाम	विवरण
फैक्ट्री_इमेज	दोहरे कॉन्फ़िगरेशन छवि कॉन्फ़िगरेशन मोड में, CFM1 और CFM2 एकल सीएफएम भंडारण में संयोजित होते हैं।
ऐप_इमेज_1	क्वार्टस II हार्डवेयर डिज़ाइन file जो app_image_2 को प्रतिस्थापित करता है दूरस्थ सिस्टम अपग्रेड के दौरान.
ऐप_इमेज_2	Nios II सॉफ्टवेयर अनुप्रयोग कोड नियंत्रक के रूप में कार्य करता है दूरस्थ उन्नयन प्रणाली डिजाइन.
रिमोट_सिस्टम_अपग्रेड.c
फैक्ट्री_एप्लिकेशन1.pof	क्वार्टस II प्रोग्रामिंग file जिसमें फ़ैक्टरी छवि और अनुप्रयोग छवि 1, जिसे CFM0 और CFM1 एवं CFM2 में प्रोग्राम किया जाना है क्रमशः प्रारंभिक एस परtage.
फैक्ट्री_एप्लिकेशन1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

संदर्भ डिज़ाइन एक सरल अनुप्रयोग प्रदान करता है जो MAX 10 FPGA डिवाइस के लिए Nios II-आधारित सिस्टम में बुनियादी रिमोट कॉन्फ़िगरेशन सुविधाओं को लागू करता है। MAX 10 FPGA डेवलपमेंट किट में शामिल UART इंटरफ़ेस का उपयोग रिमोट कॉन्फ़िगरेशन कार्यक्षमता प्रदान करने के लिए Altera UART IP कोर के साथ किया जाता है।

संबंधित जानकारी

संदर्भ डिजाइन Files

अधिकतम 10 FPGA के साथ रिमोट सिस्टम अपग्रेडview

रिमोट सिस्टम अपग्रेड सुविधा के साथ, FPGA डिवाइस के लिए संवर्द्धन और बग फिक्स को दूरस्थ रूप से किया जा सकता है। एम्बेडेड सिस्टम वातावरण में, फर्मवेयर को विभिन्न प्रकार के प्रोटोकॉल, जैसे कि UART, ईथरनेट और I2C पर अक्सर अपडेट करने की आवश्यकता होती है। जब एम्बेडेड सिस्टम में FPGA शामिल होता है, तो फर्मवेयर अपडेट में FPGA पर हार्डवेयर इमेज के अपडेट शामिल हो सकते हैं।
MAX10 FPGA डिवाइस दो कॉन्फ़िगरेशन इमेज तक स्टोर करने की क्षमता प्रदान करते हैं जो रिमोट सिस्टम अपग्रेड सुविधा को और बेहतर बनाते हैं। इनमें से एक इमेज बैकअप इमेज होगी जो मौजूदा इमेज में कोई त्रुटि होने पर लोड की जाती है।

लघुरूप

तालिका 1: संक्षिप्ताक्षरों की सूची

संक्षिप्त विवरण
एवलॉन-एमएम	एवलॉन मेमोरी-मैप्ड
सीएफएम	कॉन्फ़िगरेशन फ़्लैश मेमोरी
जीयूआई	ग्राफिकल यूज़र इंटरफ़ेस
आईसीबी	आरंभिक कॉन्फ़िगरेशन बिट
मानचित्र/.map	मेमोरी मैप File
निओस II ईडीएस	Nios II एम्बेडेड डिज़ाइन सूट समर्थन
पीएफएल	समानांतर फ्लैश लोडर आईपी कोर
पीओएफ/.pof	प्रोग्रामर ऑब्जेक्ट File

• इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus और Stratix शब्द और लोगो Intel Corporation या अमेरिका और/या अन्य देशों में इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन किसी भी समय बिना सूचना के किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा स्पष्ट रूप से लिखित रूप में सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
• अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।

शर्त

संक्षेपाक्षर क्यूएसपीआई	विवरण क्वाड सीरियल परिधीय इंटरफ़ेस
आरपीडी/.आरपीडी	कच्चा प्रोग्रामिंग डेटा
एसबीटी	सॉफ्टवेयर बिल्ड टूल्स
एसओएफ/.sof	SRAM ऑब्जेक्ट File
यूएआरटी	यूनिवर्सल अतुल्यकालिक रिसीवर / ट्रांसमीटर
यूएफएम	उपयोगकर्ता फ़्लैश मेमोरी

शर्त

• इस संदर्भ डिज़ाइन के अनुप्रयोग के लिए आपके पास निम्नलिखित क्षेत्रों में निर्दिष्ट स्तर का ज्ञान या अनुभव होना आवश्यक है:
• Nios II सिस्टम और उन्हें बनाने के लिए उपकरणों का कार्यसाधक ज्ञान। इन सिस्टम और उपकरणों में क्वार्टस® II सॉफ्टवेयर, Qsys और Nios II EDS शामिल हैं।
• इंटेल FPGA कॉन्फ़िगरेशन पद्धतियों और उपकरणों का ज्ञान, जैसे MAX 10 FPGA आंतरिक कॉन्फ़िगरेशन, रिमोट सिस्टम अपग्रेड सुविधा और PFL।

आवश्यकताएं

• संदर्भ डिज़ाइन के लिए हार्डवेयर और सॉफ़्टवेयर आवश्यकताएँ निम्नलिखित हैं:
• MAX 10 FPGA विकास किट
• क्वार्टस II संस्करण 15.0 Nios II EDS के साथ
• एक कार्यशील UART ड्राइवर और इंटरफ़ेस वाला कंप्यूटर
• कोई भी बाइनरी/हेक्साडेसिमल file संपादक

संदर्भ डिजाइन Files

तालिका नंबर एक: डिज़ाइन Fileसंदर्भ डिज़ाइन में शामिल

File नाम फैक्ट्री_इमेज	विवरण • क्वार्टस II हार्डवेयर डिज़ाइन file CFM0 में संग्रहित किया जाना है। • अनुप्रयोग छवि डाउनलोड में त्रुटि होने पर उपयोग की जाने वाली फ़ॉलबैक छवि/फ़ैक्टरी छवि।
ऐप_इमेज_1	• क्वार्टस II हार्डवेयर डिज़ाइन file सी.एफ.एम.1 और सी.एफ.एम.2 में संग्रहित किया जाना है।(1) • डिवाइस में लोड की गई प्रारंभिक एप्लिकेशन छवि।

1. दोहरे विन्यास छवि विन्यास मोड में, CFM1 और CFM2 को एक एकल CFM भंडारण में संयोजित किया जाता है।

File नाम ऐप_इमेज_2	विवरण क्वार्टस II हार्डवेयर डिज़ाइन file जो दूरस्थ सिस्टम अपग्रेड के दौरान app_image_2 को प्रतिस्थापित करता है।
रिमोट_सिस्टम_ अपग्रेड.c	Nios II सॉफ्टवेयर अनुप्रयोग कोड रिमोट अपग्रेड सिस्टम डिज़ाइन के लिए नियंत्रक के रूप में कार्य करता है।
रिमोट टर्मिनल.exe	• निष्पादन योग्य file एक जीयूआई के साथ. • होस्ट के लिए MAX 10 FPGA डेवलपमेंट किट के साथ बातचीत करने के लिए टर्मिनल के रूप में कार्य करता है। • UART के माध्यम से प्रोग्रामिंग डेटा भेजता है। • इस टर्मिनल के लिए स्रोत कोड शामिल है।

तालिका 3: मास्टर Fileसंदर्भ डिज़ाइन में शामिल

आप इन मास्टर का उपयोग कर सकते हैं fileडिज़ाइन को संकलित किए बिना संदर्भ डिज़ाइन के लिए files.

File नाम   फैक्ट्री_एप्लिकेशन1.pof फैक्ट्री_एप्लिकेशन1.rpd	विवरण क्वार्टस II प्रोग्रामिंग file जिसमें फैक्टरी इमेज और एप्लीकेशन इमेज 1 शामिल है, जिसे प्रारंभिक चरण में क्रमशः CFM0 और CFM1 और CFM2 में प्रोग्राम किया जाना है।tage.
फैक्ट्री_एप्लिकेशन2.pof फैक्ट्री_एप्लिकेशन2.rpd	• क्वार्टस II प्रोग्रामिंग file जिसमें फैक्ट्री इमेज और एप्लीकेशन इमेज शामिल है 2. • दूरस्थ सिस्टम अपग्रेड के दौरान एप्लीकेशन इमेज 2 को प्रतिस्थापित करने के लिए एप्लीकेशन इमेज 1 को बाद में निकाला जाएगा, जिसका नाम नीचे application_ image_2.rpd दिया गया है।
application_image_1.rpd	क्वार्टस II कच्चा प्रोग्रामिंग डेटा file जिसमें केवल अनुप्रयोग छवि 1 शामिल है.
application_image_2.rpd	क्वार्टस II कच्चा प्रोग्रामिंग डेटा file जिसमें केवल अनुप्रयोग छवि 2 है.
Nios_application.pof	• प्रोग्रामिंग file जिसमें Nios II प्रोसेसर सॉफ्टवेयर एप्लीकेशन .hex शामिल है file केवल। • बाहरी QSPI फ़्लैश में प्रोग्राम किया जाना है।
pfl.sof	• क्वार्टस II .सोफ पीएफएल युक्त. • MAX 10 FPGA डेवलपमेंट किट पर QSPI फ़्लैश में प्रोग्राम किया गया।

संदर्भ डिज़ाइन कार्यात्मक विवरण

Nios II Gen2 प्रोसेसर

• संदर्भ डिज़ाइन में Nios II Gen2 प्रोसेसर में निम्नलिखित कार्य हैं:
• एक बस मास्टर जो अल्टेरा ऑन-चिप फ्लैश आईपी कोर के साथ सभी इंटरफेस संचालन को संभालता है, जिसमें पढ़ना, लिखना और मिटाना शामिल है।
• होस्ट कंप्यूटर से प्रोग्रामिंग बिट स्ट्रीम प्राप्त करने और दोहरे कॉन्फ़िगरेशन आईपी कोर के माध्यम से पुनर्संरचना को ट्रिगर करने के लिए सॉफ्टवेयर में एक एल्गोरिदम प्रदान करता है।
• आपको प्रोसेसर के रीसेट वेक्टर को उसी के अनुसार सेट करना होगा। यह सुनिश्चित करने के लिए है कि प्रोसेसर UFM या बाहरी QSPI फ़्लैश से सही एप्लिकेशन कोड बूट करे।
• टिप्पणी: यदि Nios II एप्लिकेशन कोड बड़ा है, तो Intel अनुशंसा करता है कि आप एप्लिकेशन कोड को बाहरी QSPI फ़्लैश में संग्रहीत करें। इस संदर्भ डिज़ाइन में, रीसेट वेक्टर बाहरी QSPI फ़्लैश की ओर इशारा कर रहा है जहाँ Nios II एप्लिकेशन कोड संग्रहीत है।

संबंधित जानकारी

• Nios II Gen2 हार्डवेयर विकास ट्यूटोरियल
• Nios II Gen2 प्रोसेसर के विकास के बारे में अधिक जानकारी प्रदान करता है।

अल्टेरा ऑन-चिप फ्लैश आईपी कोर

• Altera ऑन-चिप फ्लैश आईपी कोर Nios II प्रोसेसर के लिए एक इंटरफ़ेस के रूप में कार्य करता है ताकि CFM और UFM को पढ़ा, लिखा या मिटाया जा सके। Altera ऑन-चिप फ्लैश आईपी कोर आपको एक नई कॉन्फ़िगरेशन बिट स्ट्रीम के साथ CFM तक पहुँचने, मिटाने और अपडेट करने की अनुमति देता है। Altera ऑन-चिप फ्लैश आईपी पैरामीटर संपादक प्रत्येक मेमोरी सेक्टर के लिए एक पूर्व निर्धारित पता सीमा दिखाता है।

संबंधित जानकारी

• अल्टेरा ऑन-चिप फ्लैश आईपी कोर
• अल्टेरा ऑन-चिप फ्लैश आईपी कोर के बारे में अधिक जानकारी प्रदान करता है।

अल्टेरा डुअल कॉन्फ़िगरेशन आईपी कोर

• आप MAX 10 FPGA डिवाइस में रिमोट सिस्टम अपग्रेड ब्लॉक तक पहुँचने के लिए Altera Dual Configuration IP कोर का उपयोग कर सकते हैं। Altera Dual Configuration IP कोर आपको नई छवि डाउनलोड होने के बाद पुनः कॉन्फ़िगरेशन ट्रिगर करने की अनुमति देता है।

संबंधित जानकारी

• अल्टेरा डुअल कॉन्फ़िगरेशन आईपी कोर
• Altera Dual Configuration IP Core के बारे में अधिक जानकारी प्रदान करता है

अल्टेरा UART आईपी कोर

• UART IP कोर MAX 10 FPGA में एम्बेडेड सिस्टम और बाहरी डिवाइस के बीच सीरियल कैरेक्टर स्ट्रीम के संचार की अनुमति देता है। Avalon-MM मास्टर के रूप में, Nios II प्रोसेसर UART IP कोर के साथ संचार करता है, जो Avalon-MM स्लेव है। यह संचार नियंत्रण और डेटा रजिस्टरों को पढ़ने और लिखने के द्वारा किया जाता है।
• कोर RS-232 प्रोटोकॉल टाइमिंग को क्रियान्वित करता है और निम्नलिखित विशेषताएं प्रदान करता है:
• समायोज्य बॉड दर, समता, स्टॉप और डेटा बिट्स
• वैकल्पिक आरटीएस/सीटीएस प्रवाह नियंत्रण संकेत

संबंधित जानकारी

• UART कोर
• UART कोर के बारे में अधिक जानकारी प्रदान करता है।

जेनेरिक क्वाड एसपीआई नियंत्रक आईपी कोर

• जेनेरिक क्वाड SPI कंट्रोलर IP कोर MAX 10 FPGA, बाहरी फ्लैश और ऑन-बोर्ड QSPI फ्लैश के बीच एक इंटरफेस के रूप में कार्य करता है। कोर रीड, राइट और इरेज़ ऑपरेशन के माध्यम से QSPI फ्लैश तक पहुँच प्रदान करता है।
  जब Nios II एप्लिकेशन अधिक निर्देशों के साथ विस्तारित होता है, file हेक्स का आकार file Nios II एप्लीकेशन से उत्पन्न होने वाला डेटा बड़ा होगा। एक निश्चित आकार सीमा से परे, UFM में एप्लीकेशन हेक्स को संग्रहीत करने के लिए पर्याप्त स्थान नहीं होगा fileइसे हल करने के लिए, आप एप्लिकेशन हेक्स को संग्रहीत करने के लिए MAX 10 FPGA डेवलपमेंट किट पर उपलब्ध बाहरी QSPI फ़्लैश का उपयोग कर सकते हैं file.

Nios II EDS सॉफ्टवेयर अनुप्रयोग डिजाइन

• संदर्भ डिज़ाइन में Nios II सॉफ़्टवेयर एप्लिकेशन कोड शामिल है जो रिमोट अपग्रेड सिस्टम डिज़ाइन को नियंत्रित करता है। Nios II सॉफ़्टवेयर एप्लिकेशन कोड विशिष्ट निर्देशों को निष्पादित करके UART के माध्यम से होस्ट टर्मिनल पर प्रतिक्रिया करता है।

दूरस्थ रूप से एप्लिकेशन छवियों को अपडेट करना

• आपके द्वारा प्रोग्रामिंग बिट स्ट्रीम प्रेषित करने के बाद file रिमोट टर्मिनल का उपयोग करते हुए, Nios II सॉफ्टवेयर एप्लिकेशन को निम्नलिखित कार्य करने के लिए डिज़ाइन किया गया है:

1. CFM1 और 2 सेक्टर को अ-संरक्षित करने के लिए Altera ऑन-चिप फ्लैश आईपी कोर नियंत्रण रजिस्टर सेट करें।
2. CFM1 और CFM2 पर सेक्टर मिटाने का ऑपरेशन करें। सॉफ़्टवेयर Altera ऑन-चिप फ़्लैश IP कोर के स्टेटस रजिस्टर को पोल करता है ताकि यह सुनिश्चित हो सके कि मिटाने का काम सफलतापूर्वक पूरा हो गया है।
3. stdin से एक बार में 4 बाइट्स की बिट स्ट्रीम प्राप्त करें। होस्ट टर्मिनल से सीधे डेटा प्राप्त करने और उस पर आउटपुट प्रिंट करने के लिए मानक इनपुट और आउटपुट का उपयोग किया जा सकता है। Nios II Eclipse Build टूल में BSP संपादक के माध्यम से मानक इनपुट और आउटपुट विकल्प के प्रकार सेट किए जा सकते हैं।
4. प्रत्येक बाइट के लिए बिट क्रम को उलट देता है।
   • टिप्पणी: अल्टेरा ऑन-चिप फ्लैश आईपी कोर के कॉन्फ़िगरेशन के कारण, सीएफएम में लिखने से पहले डेटा के प्रत्येक बाइट को उलटना पड़ता है।
5. CFM4 और CFM1 में एक बार में 2 बाइट्स डेटा लिखना शुरू करें। यह प्रक्रिया प्रोग्रामिंग बिट स्ट्रीम के अंत तक जारी रहती है।
6. सफल लेखन ऑपरेशन सुनिश्चित करने के लिए Altera ऑन-चिप फ्लैश आईपी के स्टेटस रजिस्टर को पोल करता है। ट्रांसमिशन पूरा होने का संकेत देने के लिए एक संदेश भेजता है।
   • टिप्पणी: यदि लेखन कार्य विफल हो जाता है, तो टर्मिनल बिट स्ट्रीम भेजने की प्रक्रिया को रोक देगा और एक त्रुटि संदेश उत्पन्न करेगा।
7. किसी भी अवांछित लेखन कार्य को रोकने के लिए CFM1 और CFM2 को पुनः संरक्षित करने के लिए नियंत्रण रजिस्टर को सेट करता है।

संबंधित जानकारी

• कन्वर्ट प्रोग्रामिंग के माध्यम से pof पीढ़ी Fileपर
• आरपीडी बनाने के बारे में जानकारी प्रदान करता है fileकन्वर्ट प्रोग्रामिंग के दौरान files.

दूर से पुनर्संरचना ट्रिगर करना

• जब आप होस्ट रिमोट टर्मिनल में ट्रिगर पुनर्संरचना ऑपरेशन का चयन करते हैं, तो Nios II सॉफ्टवेयर एप्लिकेशन निम्नलिखित कार्य करेगा:

1. मानक इनपुट से कमांड प्राप्त करें.
2. निम्नलिखित दो लेखन कार्यों के साथ पुनर्संरचना प्रारंभ करें:

• डुअल कॉन्फ़िगरेशन IP कोर में 0x03 के ऑफ़सेट पते पर 0x01 लिखें। यह ऑपरेशन भौतिक CONFIG_SEL पिन को अधिलेखित करता है और इमेज 1 को अगली बूट कॉन्फ़िगरेशन इमेज के रूप में सेट करता है।
• डुअल कॉन्फ़िगरेशन IP कोर में 0x01 के ऑफ़सेट पते पर 0x00 लिखें। यह ऑपरेशन CFM1 और CFM2 में एप्लिकेशन इमेज के लिए पुनः कॉन्फ़िगरेशन को ट्रिगर करता है

संदर्भ डिजाइन पूर्वाभ्यास

प्रोग्रामिंग उत्पन्न करना Files

• आपको निम्नलिखित प्रोग्रामिंग तैयार करनी होगी fileMAX 10 FPGA डेवलपमेंट किट पर रिमोट सिस्टम अपग्रेड का उपयोग करने में सक्षम होने से पहले:

QSPI प्रोग्रामिंग के लिए:

• सॉफ—उपयोग संदर्भ डिज़ाइन में शामिल pfl.sof या आप अपना स्वयं का PFL डिज़ाइन युक्त एक अलग .sof बनाना चुन सकते हैं
• pof—कॉन्फ़िगरेशन file .hex से उत्पन्न और QSPI फ़्लैश में प्रोग्राम किया गया।
• के लिए दूरस्थ सिस्टम अपग्रेड:
• pof—कॉन्फ़िगरेशन file .sof से उत्पन्न और आंतरिक फ्लैश में प्रोग्राम किया गया।
• आरपीडी—इसमें शामिल है आंतरिक फ़्लैश के लिए डेटा जिसमें ICB सेटिंग्स, CFM0, CFM1 और UFM शामिल हैं।
• नक्शा—रखता है आईसीबी सेटिंग्स, सीएफएम0, सीएफएम1 और यूएफएम के प्रत्येक मेमोरी सेक्टर के लिए पता।

उत्पादक fileQSPI प्रोग्रामिंग के लिए

.pof उत्पन्न करने के लिए file QSPI प्रोग्रामिंग के लिए, निम्नलिखित चरण निष्पादित करें:

1. Nios II प्रोजेक्ट बनाएं और HEX उत्पन्न करें file.
   • टिप्पणी: Nios II प्रोजेक्ट बनाने और HEX जनरेट करने के बारे में जानकारी के लिए AN730: MAX 10 डिवाइस में Nios II प्रोसेसर बूट करने के तरीके देखें file.
2. पर File मेनू में, कन्वर्ट प्रोग्रामिंग पर क्लिक करें Files.
3. आउटपुट प्रोग्रामिंग के अंतर्गत file, प्रोग्रामर ऑब्जेक्ट का चयन करें File प्रोग्रामिंग में (.pof) file प्रकार सूची.
4. मोड सूची में, 1-बिट पैसिव सीरियल का चयन करें।
5. कॉन्फ़िगरेशन डिवाइस सूची में, CFI_512Mb का चयन करें.
6. में File नाम बॉक्स में, निर्दिष्ट करें file प्रोग्रामिंग के लिए नाम file आप बनाना चाहते हैं।
7. इनपुट में fileसूची को बदलने के लिए, विकल्प और SOF डेटा पंक्ति को हटाएँ। हेक्स डेटा जोड़ें पर क्लिक करें और एक हेक्स डेटा जोड़ें संवाद बॉक्स दिखाई देगा। हेक्स डेटा जोड़ें बॉक्स में, एब्सोल्यूट एड्रेसिंग चुनें और .hex डालें file Nios II EDS बिल्ड टूल्स से उत्पन्न।
8. सभी सेटिंग्स सेट हो जाने के बाद, संबंधित प्रोग्रामिंग उत्पन्न करने के लिए जनरेट पर क्लिक करें file.

संबंधित जानकारी

AN730: MAX 10 FPGA डिवाइस में Nios II प्रोसेसर बूट करने के तरीके
उत्पादक fileरिमोट सिस्टम अपग्रेड के लिए

.pof, .map और .rpd उत्पन्न करने के लिए fileदूरस्थ सिस्टम अपग्रेड के लिए, निम्नलिखित चरण निष्पादित करें:

1. Factory_image, application_image_1 और application_image_2 को पुनर्स्थापित करें, और तीनों डिज़ाइनों को संकलित करें।
2. दो .pof उत्पन्न करें fileनिम्नलिखित तालिका में वर्णित है:
   • टिप्पणी: कन्वर्ट प्रोग्रामिंग के माध्यम से .pof जनरेशन देखें File.pof बनाने के चरणों के लिए s files.
3. किसी भी हेक्स एडिटर का उपयोग करके app2.rpd खोलें।
4. हेक्स संपादक में, .map का संदर्भ लेकर प्रारंभ और अंत ऑफसेट के आधार पर बाइनरी डेटा ब्लॉक का चयन करें file10M50 डिवाइस के लिए आरंभ और अंत ऑफ़सेट क्रमशः 0x12000 और 0xB9FFF है। इस ब्लॉक को नए में कॉपी करें file और इसे एक अलग .rpd में सेव करें file. यह नया .rpd file इसमें केवल अनुप्रयोग छवि 2 शामिल है.

कन्वर्ट प्रोग्रामिंग के माध्यम से pof पीढ़ी Files

.sof को परिवर्तित करने के लिए files से .pof fileएस, इन चरणों का पालन करें:

1. पर File मेनू में, कन्वर्ट प्रोग्रामिंग पर क्लिक करें Files.
2. आउटपुट प्रोग्रामिंग के अंतर्गत file, प्रोग्रामर ऑब्जेक्ट का चयन करें File प्रोग्रामिंग में (.pof) file प्रकार सूची.
3. मोड सूची में, आंतरिक कॉन्फ़िगरेशन का चयन करें.
4. में File नाम बॉक्स में, निर्दिष्ट करें file प्रोग्रामिंग के लिए नाम file आप बनाना चाहते हैं।
5. मेमोरी मैप बनाने के लिए File (.map), मेमोरी मैप बनाएं चालू करें File (स्वतः आउटपुट उत्पन्न करें_file.map)। .map में CFM और UFM का पता ICB सेटिंग के साथ होता है जिसे आप विकल्प/बूट जानकारी विकल्प के माध्यम से सेट करते हैं।
6.  रॉ प्रोग्रामिंग डेटा (.rpd) उत्पन्न करने के लिए, Create config data RPD (Generate output_) चालू करेंfile_ऑटो.आरपीडी).
   मेमोरी मैप की सहायता से File, आप आसानी से .rpd में प्रत्येक कार्यात्मक ब्लॉक के लिए डेटा की पहचान कर सकते हैं fileआप तीसरे पक्ष के प्रोग्रामिंग टूल के लिए फ्लैश डेटा भी निकाल सकते हैं या अल्टेरा ऑन-चिप फ्लैश आईपी के माध्यम से कॉन्फ़िगरेशन या उपयोगकर्ता डेटा को अपडेट कर सकते हैं।
7. .sof को इनपुट के माध्यम से जोड़ा जा सकता है files का उपयोग सूची में परिवर्तन करने के लिए किया जा सकता है और आप अधिकतम दो .sof जोड़ सकते हैं files.
   • दूरस्थ सिस्टम अपग्रेड उद्देश्यों के लिए, आप .pof में मूल पृष्ठ 0 डेटा को बनाए रख सकते हैं, और पृष्ठ 1 डेटा को नए .sof से बदल सकते हैं fileऐसा करने के लिए, आपको .pof जोड़ना होगा file पृष्ठ 0 में, फिर
     .sof पेज जोड़ें, फिर नया .sof जोड़ें file को
8. सभी सेटिंग्स सेट हो जाने के बाद, संबंधित प्रोग्रामिंग उत्पन्न करने के लिए जनरेट पर क्लिक करें file.

QSPI प्रोग्रामिंग

Nios II अनुप्रयोग कोड को QSPI फ़्लैश में प्रोग्राम करने के लिए, निम्नलिखित चरणों का पालन करें:

1. MAX 10 FPGA डेवलपमेंट किट पर, ऑन-बोर्ड VTAP (MAX II) डिवाइस को बायपास करने के लिए MAX10_BYPASSn को 0 पर स्विच करें।
2. इंटेल FPGA डाउनलोड केबल (पूर्व में USB ब्लास्टर) को J से कनेक्ट करेंTAG हेडर.
3. प्रोग्रामर विंडो में, हार्डवेयर सेटअप पर क्लिक करें और USB ब्लास्टर का चयन करें।
4. मोड सूची में, J चुनेंTAG.
5. बाएँ फलक पर स्वतः पता लगाएँ बटन पर क्लिक करें।
6. प्रोग्राम किए जाने वाले डिवाइस का चयन करें, और जोड़ें पर क्लिक करें File.
7. pfl.sof का चयन करें.
8. प्रोग्रामिंग शुरू करने के लिए प्रारंभ पर क्लिक करें।
9. प्रोग्रामिंग सफल होने के बाद, बोर्ड को बंद किए बिना, बाएं पैन पर ऑटो डिटेक्ट बटन पर फिर से क्लिक करें। आपको प्रोग्रामर विंडो में QSPI_512Mb फ़्लैश दिखाई देगा।
10. QSPI डिवाइस का चयन करें, और जोड़ें पर क्लिक करें File.
11. .pof का चयन करें file .hex से पहले से उत्पन्न file.
12. QSPI फ़्लैश प्रोग्रामिंग शुरू करने के लिए प्रारंभ पर क्लिक करें।

J का उपयोग करके प्रारंभिक छवि के साथ FPGA प्रोग्रामिंगTAG

आपको FPGA में app1.pof को डिवाइस की आरंभिक छवि के रूप में प्रोग्राम करना होगा। FPGA में app1.pof को प्रोग्राम करने के लिए, निम्न चरणों का पालन करें:

1. प्रोग्रामर विंडो में, हार्डवेयर सेटअप पर क्लिक करें और USB ब्लास्टर का चयन करें।
2. मोड सूची में, J चुनेंTAG.
3. बाएँ फलक पर स्वतः पता लगाएँ बटन पर क्लिक करें।
4. प्रोग्राम किए जाने वाले डिवाइस का चयन करें, और जोड़ें पर क्लिक करें File.
5. app1.pof का चयन करें.
6. प्रोग्रामिंग शुरू करने के लिए प्रारंभ पर क्लिक करें।

UART का उपयोग करके छवि को अद्यतन करना और पुनः कॉन्फ़िगरेशन को ट्रिगर करना

अपने MAX10 FPGA विकास किट को दूरस्थ रूप से कॉन्फ़िगर करने के लिए, निम्नलिखित चरणों का पालन करें:

1. टिप्पणी: शुरू करने से पहले, निम्नलिखित सुनिश्चित करें:
   • बोर्ड पर CONFIG_SEL पिन 0 पर सेट है
   • आपके बोर्ड का UART पोर्ट आपके कंप्यूटर से जुड़ा हुआ है
   • Remote Terminal.exe खोलें और Remote Terminal इंटरफ़ेस खुल जाएगा।
2. सेटिंग्स पर क्लिक करें और सीरियल पोर्ट सेटिंग्स विंडो दिखाई देगी।
3. क्वार्टस II UART IP कोर में चयनित UART सेटिंग्स से मेल खाने के लिए रिमोट टर्मिनल के पैरामीटर सेट करें। सेटिंग पूरी होने के बाद, OK पर क्लिक करें।
4. डेवलपमेंट किट पर nCONFIG बटन दबाएँ या भेजें टेक्स्ट बॉक्स में 1 कुंजी दबाएँ, और फिर Enter दबाएँ।
   • टर्मिनल पर ऑपरेशन विकल्पों की एक सूची दिखाई देगी, जैसा कि नीचे दिखाया गया है:
   • टिप्पणी: किसी ऑपरेशन का चयन करने के लिए, भेजें टेक्स्ट बॉक्स में संख्या दर्ज करें, और फिर एंटर दबाएं।
5. एप्लिकेशन छवि 1 को एप्लिकेशन छवि 2 के साथ अपडेट करने के लिए, ऑपरेशन 2 का चयन करें। आपको CFM1 और CFM2 का आरंभिक और अंतिम पता डालने के लिए कहा जाएगा।
   • टिप्पणी: मानचित्र में दिखाया गया पता file इसमें ICB सेटिंग्स, CFM और UFM शामिल हैं लेकिन Altera ऑन-चिप
   • फ्लैश आईपी केवल सीएफएम और यूएफएम तक पहुंच सकता है। इसलिए, मानचित्र में दिखाए गए पते के बीच एक पता ऑफसेट है file और अल्टेरा ऑन-चिप फ्लैश आईपी पैरामीटर विंडो।
6. अल्टेरा ऑन-चिप फ्लैश आईपी पैरामीटर विंडो द्वारा निर्दिष्ट पते के आधार पर पता दर्ज करें।
   • आपके द्वारा अंतिम पता दर्ज करने के बाद मिटाने की प्रक्रिया स्वतः ही शुरू हो जाएगी।
7. मिटाने के सफल होने के बाद, आपको प्रोग्रामिंग .rpd दर्ज करने के लिए कहा जाएगा file आवेदन छवि 2 के लिए.
   • छवि अपलोड करने के लिए, भेजें पर क्लिक करेंFile बटन पर क्लिक करें, और फिर केवल एप्लीकेशन छवि 2 वाले .rpd का चयन करें और खोलें पर क्लिक करें।
   • टिप्पणी: एप्लिकेशन छवि 2 के अलावा, आप किसी भी नई छवि का उपयोग कर सकते हैं जिसे आप डिवाइस में अपडेट करना चाहते हैं।
   • अपडेट प्रक्रिया सीधे शुरू हो जाएगी और आप टर्मिनल के माध्यम से प्रगति की निगरानी कर सकते हैं। ऑपरेशन मेनू संपन्न होने का संकेत देगा और अब आप अगला ऑपरेशन चुन सकते हैं।
8. पुनः कॉन्फ़िगरेशन को सक्रिय करने के लिए, ऑपरेशन 4 का चयन करें। आप डिवाइस में लोड की गई भिन्न छवि को इंगित करने वाले एलईडी व्यवहार का निरीक्षण कर सकते हैं।

छवि	एलईडी स्थिति (सक्रिय कम)
फैक्टरी छवि	01010
आवेदन छवि 1	10101
आवेदन छवि 2	01110

दस्तावेज़ संशोधन इतिहास

तारीख	संस्करण	परिवर्तन
फ़रवरी 2017	2017.02.21	इंटेल के रूप में पुनः ब्रांडेड।
जून 2015	2015.06.15	प्रारंभिक रिहाई।

दस्तावेज़ / संसाधन

Nios II प्रोसेसर के साथ UART पर इंटेल MAX 10 FPGA डिवाइस [पीडीएफ] उपयोगकर्ता गाइड Nios II प्रोसेसर के साथ UART पर अधिकतम 10 FPGA डिवाइस, Nios II प्रोसेसर के साथ UART पर अधिकतम 10 FPGA डिवाइस, Nios II प्रोसेसर UART पर, Nios II प्रोसेसर UART पर, Nios II, प्रोसेसर UART

संदर्भ

• उपयोगकर्ता पुस्तिका