intel MAX 10 FPGA įrenginiai per UART su Nios II procesoriumi

Informacija apie produktą

Etaloninis dizainas suteikia paprastą programą, kuri įgyvendina pagrindines nuotolinės konfigūracijos funkcijas Nios II pagrįstose sistemose, skirtose MAX 10 FPGA įrenginiams. UART sąsaja, įtraukta į MAX 10 FPGA plėtros rinkinį, naudojama kartu su Altera UART IP šerdimi, kad būtų galima atlikti nuotolinio konfigūravimo funkciją. MAX10 FPGA įrenginiai suteikia galimybę išsaugoti iki dviejų konfigūracijos vaizdų, kurie dar labiau pagerina nuotolinio sistemos atnaujinimo funkciją.

Santrumpos

Santrumpa	Aprašymas
Avalon-MM	Avalon Memory-Mapped Configuration Flash atmintis
CFM	Grafinė vartotojo sąsaja
ICB	Inicijuojimo konfigūracijos bitas
ŽEMĖLAPIS/.žemėlapis	Atminties žemėlapis File
Nios II EDS	„Nios II Embedded Design Suite“ palaikymas
PFL	Parallel Flash Loader IP branduolys
POF/.pof	Programuotojo objektas File
QSPI	Keturkampė nuoseklioji periferinė sąsaja
RPD/.rpd	Neapdoroti programavimo duomenys
SBT	Programinės įrangos kūrimo įrankiai
SOF/.sof	SRAM objektas File
KREPŠELIS	Universalus asinchroninis imtuvas/siųstuvas
UFM	Vartotojo „flash“ atmintis

Produkto naudojimo instrukcijos

Būtina sąlyga

Norint taikyti šį etaloninį dizainą, turite turėti nurodyto lygio žinių ar patirties šiose srityse:

Reikalavimai:

Toliau pateikiami etaloninio dizaino techninės ir programinės įrangos reikalavimai:

Nuorodų dizainas Files

File Vardas	Aprašymas
Gamyklos_vaizdas	Dviejų konfigūracijų vaizdų konfigūracijos režimu CFM1 ir CFM2 yra sujungti į vieną CFM saugyklą.
app_image_1	Quartus II techninės įrangos dizainas file kuris pakeičia app_image_2 nuotolinio sistemos atnaujinimo metu.
app_image_2	Nios II programinės įrangos kodas veikia kaip valdiklis nuotolinio atnaujinimo sistemos dizainas.
Remote_system_upgrade.c
gamyklos_programa1.pof	Quartus II programavimas file kurį sudaro gamyklos vaizdas ir 1 programos vaizdas, kuris turi būti užprogramuotas į CFM0 ir CFM1 ir CFM2 atitinkamai ties pradine stage.
factory_application1.rpd
Application_image_1.rpd
Application_image_2.rpd
Nios_application.pof

Etaloninis dizainas suteikia paprastą programą, kuri įgyvendina pagrindines nuotolinės konfigūracijos funkcijas Nios II pagrįstose sistemose, skirtose MAX 10 FPGA įrenginiams. UART sąsaja, įtraukta į MAX 10 FPGA plėtros rinkinį, naudojama kartu su Altera UART IP šerdimi, kad būtų galima atlikti nuotolinio konfigūravimo funkciją.

Susijusi informacija

Nuorodų dizainas Files

Nuotolinis sistemos atnaujinimas naudojant MAX 10 FPGA daugiauview

Naudojant nuotolinio sistemos atnaujinimo funkciją, FPGA įrenginių patobulinimus ir klaidų taisymus galima atlikti nuotoliniu būdu. Įterptosios sistemos aplinkoje programinė įranga turi būti dažnai atnaujinama naudojant įvairių tipų protokolus, pvz., UART, Ethernet ir I2C. Kai įterptojoje sistemoje yra FPGA, programinės įrangos naujinimai gali apimti FPGA aparatinės įrangos vaizdo atnaujinimus.
MAX10 FPGA įrenginiai suteikia galimybę išsaugoti iki dviejų konfigūracijos vaizdų, kurie dar labiau pagerina nuotolinio sistemos atnaujinimo funkciją. Vienas iš vaizdų bus atsarginis vaizdas, kuris įkeliamas, jei dabartiniame vaizde įvyks klaida.

Santrumpos

1 lentelė: Santrumpų sąrašas

Santrumpos aprašymas
Avalon-MM	„Avalon“ atminties žemėlapis
CFM	Konfigūracijos „flash“ atmintis
GUI	Grafinė vartotojo sąsaja
ICB	Inicijuojimo konfigūracijos bitas
ŽEMĖLAPIS/.žemėlapis	Atminties žemėlapis File
Nios II EDS	„Nios II Embedded Design Suite“ palaikymas
PFL	Parallel Flash Loader IP branduolys
POF/.pof	Programuotojo objektas File

• Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas, „Altera“, „Arria“, „Cyclone“, „Enpirion“, „MAX“, „Nios“, „Quartus“ ir „Stratix“ žodžiai ir logotipai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai JAV ir (arba) kitose šalyse. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
• Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Būtina sąlyga

Santrumpa QSPI	Aprašymas Keturkampė nuoseklioji periferinė sąsaja
RPD/.rpd	Neapdoroti programavimo duomenys
SBT	Programinės įrangos kūrimo įrankiai
SOF/.sof	SRAM objektas File
UART	Universalus asinchroninis imtuvas/siųstuvas
UFM	Vartotojo „flash“ atmintis

Būtina sąlyga

• Norint taikyti šį etaloninį dizainą, turite turėti nurodyto lygio žinių ar patirties šiose srityse:
• Darbo žinios apie Nios II sistemas ir įrankius joms kurti. Šios sistemos ir įrankiai apima Quartus® II programinę įrangą, Qsys ir Nios II EDS.
• Intel FPGA konfigūravimo metodikų ir įrankių, tokių kaip MAX 10 FPGA vidinė konfigūracija, nuotolinio sistemos atnaujinimo funkcija ir PFL, išmanymas.

Reikalavimai

• Toliau pateikiami etaloninio dizaino techninės ir programinės įrangos reikalavimai:
• MAX 10 FPGA kūrimo rinkinys
• Quartus II versija 15.0 su Nios II EDS
• Kompiuteris su veikiančia UART tvarkykle ir sąsaja
• Bet koks dvejetainis / šešioliktainis file redaktorius

Nuorodų dizainas Files

2 lentelė: Dizainas Files Įtraukta į pamatinį dizainą

File Vardas Gamyklos_vaizdas	Aprašymas • Quartus II techninės įrangos dizainas file turi būti saugomi CFM0. • Atsarginis vaizdas / gamyklinis vaizdas, kuris bus naudojamas, kai atsisiunčiant programos vaizdą įvyksta klaida.
app_image_1	• Quartus II techninės įrangos dizainas file turi būti saugomi CFM1 ir CFM2.(1) • Į įrenginį įkeltas pradinis programos vaizdas.

1. Dviejų konfigūracijų vaizdų konfigūracijos režimu CFM1 ir CFM2 sujungiami į vieną CFM saugyklą.

File Vardas app_image_2	Aprašymas Quartus II techninės įrangos dizainas file kuris pakeičia app_image_2 nuotolinio sistemos atnaujinimo metu.
Remote_system_ upgrade.c	Nios II programinės įrangos kodas, veikiantis kaip nuotolinio atnaujinimo sistemos projektavimo valdiklis.
Nuotolinis terminalas.exe	• Vykdomas file su GUI. • Veikia kaip terminalas, skirtas pagrindiniam kompiuteriui sąveikauti su MAX 10 FPGA kūrimo rinkiniu. • Siunčia programavimo duomenis per UART. • Įtrauktas šio terminalo šaltinio kodas.

3 lentelė: Meistras Files Įtraukta į pamatinį dizainą

Galite naudoti šiuos meistrus files etaloniniam projektui nesudarant projekto files.

File Vardas   factory_application1.pof factory_application1.rpd	Aprašymas Quartus II programavimas file kurį sudaro gamyklinis vaizdas ir programos vaizdas 1, kurie turi būti programuojami atitinkamai į CFM0 ir CFM1 ir CFM2 pradiniais stage.
factory_application2.pof factory_application2.rpd	• Quartus II programavimas file kurį sudaro gamyklinis vaizdas ir programos vaizdas 2. • 2 programos vaizdas bus ištrauktas vėliau, kad būtų pakeistas 1 programos vaizdas nuotolinio sistemos atnaujinimo metu, toliau pavadintas application_ image_2.rpd.
Application_image_1.rpd	Quartus II neapdoroti programavimo duomenys file kuriose yra tik 1 programos vaizdas.
Application_image_2.rpd	Quartus II neapdoroti programavimo duomenys file kuriame yra tik 2 programos vaizdas.
Nios_application.pof	• Programavimas file kurią sudaro Nios II procesoriaus programinė įranga .hex file tik. • Užprogramuoti išorinei QSPI blykstei.
pfl.sof	• Quartus II .sof kurių sudėtyje yra PFL. • Suprogramuota į QSPI blykstę MAX 10 FPGA kūrimo rinkinyje.

Nuoroda Projekto Funkcinis aprašymas

Nios II Gen2 procesorius

• Etaloninio dizaino Nios II Gen2 procesorius turi šias funkcijas:
• Magistralės valdiklis, kuris atlieka visas sąsajos operacijas su „Altera On-Chip Flash“ IP šerdimi, įskaitant skaitymą, rašymą ir trynimą.
• Programinėje įrangoje pateikiamas algoritmas, skirtas gauti programavimo bitų srautą iš pagrindinio kompiuterio ir suaktyvinti perkonfigūraciją per dvigubos konfigūracijos IP branduolį.
• Atitinkamai turite nustatyti procesoriaus atstatymo vektorių. Taip siekiama užtikrinti, kad procesorius įkeltų teisingą programos kodą iš UFM arba išorinės QSPI blykstės.
• Pastaba: Jei „Nios II“ programos kodas yra didelis, „Intel“ rekomenduoja programos kodą saugoti išorinėje QSPI blykstėje. Šiame pamatiniame projekte atstatymo vektorius nukreiptas į išorinę QSPI blykstę, kurioje saugomas Nios II programos kodas.

Susijusi informacija

• Nios II Gen2 aparatinės įrangos kūrimo pamoka
• Pateikiama daugiau informacijos apie Nios II Gen2 procesoriaus kūrimą.

Altera On-Chip Flash IP Core

• „Altera On-Chip Flash“ IP branduolys veikia kaip Nios II procesoriaus sąsaja, leidžianti nuskaityti, rašyti arba ištrinti CFM ir UFM. „Altera On-Chip Flash“ IP branduolys suteikia galimybę pasiekti, ištrinti ir atnaujinti CFM naudojant naują konfigūracijos bitų srautą. „Altera On-Chip Flash“ IP parametrų rengyklė rodo iš anksto nustatytą adresų diapazoną kiekvienam atminties sektoriui.

Susijusi informacija

• Altera On-Chip Flash IP Core
• Pateikiama daugiau informacijos apie Altera On-Chip Flash IP Core.

Altera dvigubos konfigūracijos IP branduolys

• Galite naudoti „Altera Dual Configuration“ IP branduolį, kad pasiektumėte nuotolinio sistemos naujinimo bloką MAX 10 FPGA įrenginiuose. „Altera Dual Configuration“ IP branduolys leidžia suaktyvinti perkonfigūraciją, kai atsisiunčiamas naujas vaizdas.

Susijusi informacija

• Altera dvigubos konfigūracijos IP branduolys
• Suteikia daugiau informacijos apie Altera Dual Configuration IP Core

Altera UART IP branduolys

• UART IP šerdis leidžia perduoti nuosekliuosius simbolių srautus tarp MAX 10 FPGA įterptosios sistemos ir išorinio įrenginio. Kaip pagrindinis „Avalon-MM“ procesorius, „Nios II“ procesorius palaiko ryšį su UART IP šerdimi, kuri yra „Avalon-MM“ vergas. Ši komunikacija vykdoma skaitymo ir rašymo valdymo bei duomenų registrų pagalba.
• Šerdis įgyvendina RS-232 protokolo laiką ir suteikia šias funkcijas:
• reguliuojamas perdavimo sparta, paritetas, sustabdymas ir duomenų bitai
• pasirenkami RTS/CTS srauto valdymo signalai

Susijusi informacija

• UART branduolys
• Suteikia daugiau informacijos apie UART Core.

Bendras keturių SPI valdiklio IP branduolys

• Generic Quad SPI Controller IP branduolys veikia kaip sąsaja tarp MAX 10 FPGA, išorinės blykstės ir integruotos QSPI blykstės. Šerdis suteikia prieigą prie QSPI blykstės per skaitymo, rašymo ir trynimo operacijas.
  Kai „Nios II“ programa išsiplečia su daugiau instrukcijų, file šešiakampio dydis file sugeneruotas iš Nios II programos bus didesnis. Viršijus tam tikrą dydžio ribą, UFM neturės pakankamai vietos šešioliktainei programai saugoti file. Norėdami tai išspręsti, galite naudoti išorinę QSPI blykstę, esančią MAX 10 FPGA kūrimo rinkinyje, kad išsaugotumėte programos šešiakampį. file.

Nios II EDS programinės įrangos programų dizainas

• Pamatinis dizainas apima Nios II programinės įrangos kodą, kuris valdo nuotolinio atnaujinimo sistemos dizainą. Nios II programinės įrangos kodas atsako į pagrindinį terminalą per UART vykdydamas konkrečias instrukcijas.

Programų vaizdų atnaujinimas nuotoliniu būdu

• Perdavus programavimo bitų srautą file naudojant nuotolinį terminalą, Nios II programinė įranga sukurta taip:

1. Nustatykite Altera On-Chip Flash IP branduolio valdymo registrą, kad panaikintumėte CFM1 ir 2 sektorių apsaugą.
2. Atlikite sektoriaus trynimo operaciją CFM1 ir CFM2. Programinė įranga apklausia „Altera On-Chip Flash“ IP branduolio būsenos registrą, kad užtikrintų sėkmingą ištrynimą.
3. Vienu metu gaukite 4 baitus bitų srauto iš stdin. Standartinė įvestis ir išvestis gali būti naudojamos norint gauti duomenis tiesiai iš pagrindinio terminalo ir spausdinti išvestį į jį. Standartinių įvesties ir išvesties parinkčių tipus galima nustatyti naudojant BSP redaktorių Nios II Eclipse Build įrankyje.
4. Pakeičia kiekvieno baito bitų tvarką.
   • Pastaba: Dėl „Altera On-Chip Flash IP Core“ konfigūracijos kiekvieną duomenų baitą reikia apversti prieš įrašant juos į CFM.
5. Pradėkite rašyti 4 baitus duomenų vienu metu į CFM1 ir CFM2. Šis procesas tęsiasi iki programavimo bitų srauto pabaigos.
6. Apklausa Altera On-Chip Flash IP būsenos registrą, kad užtikrintų sėkmingą rašymo veikimą. Ragina pranešimą, nurodantį, kad siuntimas baigtas.
   • Pastaba: Jei įrašymo operacija nepavyksta, terminalas sustabdo bitų srauto siuntimo procesą ir generuoja klaidos pranešimą.
7. Nustato valdymo registrą, kad iš naujo apsaugotų CFM1 ir CFM2, kad būtų išvengta nepageidaujamų įrašymo veiksmų.

Susijusi informacija

• pof generavimas per konvertavimo programavimą Files įjungta
• Pateikiama informacija apie rpd kūrimą files konvertavimo programavimo metu files.

Perkonfigūracijos suaktyvinimas nuotoliniu būdu

• Pasirinkę aktyviklio perkonfigūravimo operaciją pagrindiniame nuotoliniame terminale, Nios II programinė įranga atliks šiuos veiksmus:

1. Gaukite komandą iš standartinės įvesties.
2. Pradėkite perkonfigūravimą atlikdami šias dvi rašymo operacijas:

• Įrašykite 0x03 į 0x01 poslinkio adresą dvigubos konfigūracijos IP šerdyje. Ši operacija perrašo fizinį CONFIG_SEL kaištį ir nustato 1 vaizdą kaip kitą įkrovos konfigūracijos vaizdą.
• Įrašykite 0x01 į 0x00 poslinkio adresą dvigubos konfigūracijos IP šerdyje. Ši operacija suaktyvina perkonfigūravimą į programos vaizdą CFM1 ir CFM2

Nuorodų dizaino apžvalga

Programavimo generavimas Files

• Turite sugeneruoti tokį programavimą files prieš pradedant naudoti nuotolinį sistemos naujinimą MAX 10 FPGA plėtros rinkinyje:

QSPI programavimui:

• sof-naudoti pfl.sof, įtrauktas į orientacinį dizainą, arba galite pasirinkti sukurti kitą .sof su savo PFL dizainu
• pof – konfigūracija file sugeneruotas iš .hex ir užprogramuotas į QSPI blykstę.
• Už nuotolinis sistemos atnaujinimas:
• pof – konfigūracija file sugeneruotas iš .sof ir užprogramuotas į vidinę blykstę.
• rpd – yra vidinės blykstės duomenys, įskaitant ICB nustatymus, CFM0, CFM1 ir UFM.
• žemėlapis – laikosi kiekvieno ICB nustatymų atminties sektoriaus adresas CFM0, CFM1 ir UFM.

Generavimas files skirtas QSPI programavimui

Norėdami sugeneruoti .pof file QSPI programavimui atlikite šiuos veiksmus:

1. Sukurkite Nios II projektą ir generuokite HEX file.
   • Pastaba: Norėdami gauti informacijos apie Nios II projekto kūrimą ir HEX generavimą, žr. AN730: Nios II procesoriaus įkrovos metodai MAX 10 įrenginiuose file.
2. Ant File meniu spustelėkite Konvertuoti programavimą Files.
3. Dalyje Išvesties programavimas file, pasirinkite Programuotojo objektas File (.pof) programoje file tipų sąrašas.
4. Sąraše Mode pasirinkite 1-bit Passive Serial.
5. Konfigūravimo įrenginių sąraše pasirinkite CFI_512Mb.
6. Į File vardo laukelyje nurodykite file programavimo pavadinimas file norite sukurti.
7. Įvestyje fileNorėdami konvertuoti sąrašą, pašalinkite parinkčių ir SOF duomenų eilutę. Spustelėkite Pridėti šešioliktainius duomenis ir pasirodys dialogo langas Pridėti šešioliktainius duomenis. Lauke Add Hex Data pasirinkite Absolute addressing ir įterpkite .hex file sukurta naudojant Nios II EDS Build Tools.
8. Kai visi nustatymai bus nustatyti, spustelėkite Generuoti, kad sukurtumėte susijusį programavimą file.

Susijusi informacija

AN730: Nios II procesoriaus įkrovos metodai MAX 10 FPGA įrenginiuose
Generavimas files nuotoliniam sistemos atnaujinimui

Norėdami sukurti .pof, .map ir .rpd files, norėdami atnaujinti sistemą nuotoliniu būdu, atlikite šiuos veiksmus:

1. Atkurkite Factory_image, application_image_1 ir application_image_2 ir sukompiliuokite visus tris dizainus.
2. Sukurkite du .pof files aprašyta šioje lentelėje:
   • Pastaba: Žr. .pof generavimas per konvertavimo programavimą Files veiksmams generuoti .pof files.
3. Atidarykite app2.rpd naudodami bet kurį šešioliktainį redaktorių.
4. Šešioliktainiame rengyklėje pasirinkite dvejetainių duomenų bloką pagal pradžios ir pabaigos poslinkį, vadovaudamiesi .map. file. 10M50 įrenginio pradžios ir pabaigos poslinkis yra atitinkamai 0x12000 ir 0xB9FFF. Nukopijuokite šį bloką į naują file ir išsaugokite jį kitame .rpd faile file. Šis naujas .rpd file yra tik 2 programos vaizdas.

pof generavimas per konvertavimo programavimą Files

Norėdami konvertuoti .sof files į .pof files, atlikite šiuos veiksmus:

1. Ant File meniu spustelėkite Konvertuoti programavimą Files.
2. Dalyje Išvesties programavimas file, pasirinkite Programuotojo objektas File (.pof) programoje file tipų sąrašas.
3. Sąraše Režimas pasirinkite Vidinė konfigūracija.
4. Į File vardo laukelyje nurodykite file programavimo pavadinimas file norite sukurti.
5. Norėdami sukurti atminties žemėlapį File (.map), įjunkite Sukurti atminties žemėlapį File (Automatiškai generuoti išvestį_file.žemėlapis). .map yra CFM ir UFM adresas su ICB nustatymu, kurį nustatėte pasirinkę Parinktis/Įkrovos informacija.
6.  Norėdami generuoti neapdorotus programavimo duomenis (.rpd), įjunkite Sukurti konfigūracijos duomenis RPD (Generuoti išvestį_file_auto.rpd).
   Su atminties žemėlapio pagalba File, galite lengvai nustatyti kiekvieno funkcinio bloko duomenis .rpd file. Taip pat galite išgauti „flash“ duomenis trečiųjų šalių programavimo įrankiams arba atnaujinti konfigūraciją ar vartotojo duomenis naudodami „Altera On-Chip Flash“ IP.
7. .sof galima pridėti per įvestį files norėdami konvertuoti sąrašą ir galite pridėti iki dviejų .sof files.
   • Nuotolinio sistemos atnaujinimo tikslais galite išsaugoti pradinius 0 puslapio duomenis .pof ir pakeisti 1 puslapio duomenis naujais .sof. file. Norėdami tai padaryti, turite pridėti .pof file 0 puslapyje, tada
     pridėkite .sof puslapį, tada pridėkite naują .sof file į
8. Kai visi nustatymai bus nustatyti, spustelėkite Generuoti, kad sukurtumėte susijusį programavimą file.

QSPI programavimas

Norėdami užprogramuoti Nios II programos kodą į QSPI blykstę, atlikite šiuos veiksmus:

1. MAX 10 FPGA plėtros rinkinyje perjunkite MAX10_BYPASSn į 0, kad apeitumėte borto VTAP (MAX II) įrenginį.
2. Prijunkite Intel FPGA atsisiuntimo kabelį (anksčiau USB Blaster) prie JTAG antraštę.
3. Programuotojo lange spustelėkite Hardware Setup ir pasirinkite USB Blaster.
4. Režimų sąraše pasirinkite JTAG.
5. Kairiojoje srityje spustelėkite mygtuką Automatinis aptikimas.
6. Pasirinkite įrenginį, kurį norite programuoti, ir spustelėkite Pridėti File.
7. Pasirinkite pfl.sof.
8. Spustelėkite Pradėti, kad pradėtumėte programuoti.
9. Sėkmingai suprogramavus, neišjungę plokštės, dar kartą spustelėkite mygtuką Auto Detect kairėje srityje. Programuotojo lange pamatysite QSPI_512Mb blykstę.
10. Pasirinkite QSPI įrenginį ir spustelėkite Pridėti File.
11. Pasirinkite .pof file anksčiau sugeneruota iš .hex file.
12. Spustelėkite Pradėti, kad pradėtumėte programuoti QSPI blykstę.

FPGA programavimas su pradiniu vaizdu naudojant JTAG

Turite programuoti app1.pof į FPGA kaip įrenginio pradinį vaizdą. Norėdami programuoti app1.pof į FPGA, atlikite šiuos veiksmus:

1. Programuotojo lange spustelėkite Hardware Setup ir pasirinkite USB Blaster.
2. Režimų sąraše pasirinkite JTAG.
3. Kairiojoje srityje spustelėkite mygtuką Automatinis aptikimas.
4. Pasirinkite įrenginį, kurį norite programuoti, ir spustelėkite Pridėti File.
5. Pasirinkite programą1.pof.
6. Spustelėkite Pradėti, kad pradėtumėte programuoti.

Vaizdo atnaujinimas ir pakartotinės konfigūracijos suaktyvinimas naudojant UART

Norėdami nuotoliniu būdu sukonfigūruoti MAX10 FPGA kūrimo rinkinį, atlikite šiuos veiksmus:

1. Pastaba: Prieš pradėdami įsitikinkite, kad:
   • CONFIG_SEL kaištis plokštėje nustatytas į 0
   • plokštės UART prievadas prijungtas prie kompiuterio
   • Atidarykite Remote Terminal.exe ir atsidarys nuotolinio terminalo sąsaja.
2. Spustelėkite Nustatymai ir pasirodys nuosekliojo prievado nustatymų langas.
3. Nustatykite nuotolinio terminalo parametrus, kad jie atitiktų UART nustatymus, pasirinktus Quartus II UART IP branduolyje. Baigę nustatymą, spustelėkite Gerai.
4. Paspauskite kūrimo rinkinio mygtuką nCONFIG arba įveskite 1 teksto laukelyje Siųsti, tada paspauskite Enter.
   • Terminale pasirodys operacijų pasirinkimo sąrašas, kaip parodyta žemiau:
   • Pastaba: Norėdami pasirinkti operaciją, teksto laukelyje Siųsti įveskite numerį ir paspauskite Enter.
5. Norėdami atnaujinti 1 programos vaizdą su 2 programos vaizdu, pasirinkite 2 veiksmą. Būsite paraginti įterpti CFM1 ir CFM2 pradžios ir pabaigos adresus.
   • Pastaba: Žemėlapyje nurodytas adresas file apima ICB nustatymus, CFM ir UFM, bet Altera On-Chip
   • „Flash IP“ gali pasiekti tik CFM ir UFM. Taigi, yra adreso poslinkis tarp adreso, rodomo žemėlapyje file ir Altera On-Chip Flash IP parametrų langas.
6. Įveskite adresą pagal adresą, nurodytą „Altera On-Chip Flash“ IP parametrų lange.
   • Įvedus pabaigos adresą, trynimas prasidės automatiškai.
7. Sėkmingai ištrynus būsite paraginti įvesti programavimo .rpd file 2 programos vaizdui.
   • Norėdami įkelti vaizdą, spustelėkite SiųstiFile mygtuką, tada pasirinkite .rpd, kuriame yra tik 2 programos vaizdas, ir spustelėkite Atidaryti.
   • Pastaba: Išskyrus 2 programos vaizdą, galite naudoti bet kurį naują vaizdą, kurį norite atnaujinti įrenginyje.
   • Atnaujinimo procesas prasidės tiesiogiai ir galėsite stebėti eigą per terminalą. Operacijų meniu pasirodys pranešimas Atlikta ir dabar galėsite pasirinkti kitą operaciją.
8. Norėdami suaktyvinti perkonfigūraciją, pasirinkite 4 veiksmą. Galite stebėti šviesos diodo veikimą, nurodantį skirtingą į įrenginį įkeltą vaizdą.

Vaizdas	LED būsena (aktyvus žemas)
Gamyklos vaizdas	01010
1 programos vaizdas	10101
2 programos vaizdas	01110

Dokumento taisymo istorija

Data	Versija	Pakeitimai
2017 m. vasario mėn	2017.02.21	Pervadintas į Intel.
2015 m. birželio mėn	2015.06.15	Pradinis išleidimas.

Dokumentai / Ištekliai

intel MAX 10 FPGA įrenginiai per UART su Nios II procesoriumi [pdfVartotojo vadovas MAX 10 FPGA įrenginiai per UART su Nios II procesoriumi, MAX 10 FPGA įrenginiai, per UART su Nios II procesoriumi, per UART, Nios II procesorius UART, Nios II, procesorius UART

Nuorodos

• Vartotojo vadovas