intel MAX 10 FPGA მოწყობილობები UART-ზე Nios II პროცესორით

პროდუქტის ინფორმაცია

საცნობარო დიზაინი უზრუნველყოფს მარტივ აპლიკაციას, რომელიც ახორციელებს დისტანციური კონფიგურაციის ძირითად ფუნქციებს Nios II-ზე დაფუძნებულ სისტემებში MAX 10 FPGA მოწყობილობებისთვის. UART ინტერფეისი, რომელიც შედის MAX 10 FPGA განვითარების კომპლექტში, გამოიყენება Altera UART IP ბირთვთან ერთად დისტანციური კონფიგურაციის ფუნქციონირების უზრუნველსაყოფად. MAX10 FPGA მოწყობილობები უზრუნველყოფენ ორი კონფიგურაციის სურათის შენახვის შესაძლებლობას, რაც კიდევ უფრო აძლიერებს დისტანციური სისტემის განახლების ფუნქციას.

აბრევიატურები

აბრევიატურა	აღწერა
ავალონი-მმ	Avalon Memory-Mapped Configuration Flash მეხსიერება
CFM	გრაფიკული მომხმარებლის ინტერფეისი
ICB	ინიციალიზაციის კონფიგურაციის ბიტი
რუქა/.რუკა	მეხსიერების რუკა File
Nios II EDS	Nios II ჩაშენებული დიზაინის კომპლექტის მხარდაჭერა
PFL	პარალელური Flash Loader IP ბირთვი
POF/.ფოფ	პროგრამისტის ობიექტი File
QSPI	ოთხ სერიული პერიფერიული ინტერფეისი
RPD/.rpd	პროგრამირების ნედლეული მონაცემები
SBT	პროგრამული უზრუნველყოფის ინსტრუმენტები
SOF/.სოფ	SRAM ობიექტი File
კალათა	უნივერსალური ასინქრონული მიმღები/გადამცემი
UFM	მომხმარებლის ფლეშ მეხსიერება

პროდუქტის გამოყენების ინსტრუქცია

წინაპირობა

ამ საცნობარო დიზაინის გამოყენებისათვის საჭიროა გქონდეთ მითითებული დონის ცოდნა ან გამოცდილება შემდეგ სფეროებში:

მოთხოვნები:

შემდეგი არის ტექნიკისა და პროგრამული უზრუნველყოფის მოთხოვნები საცნობარო დიზაინისთვის:

საცნობარო დიზაინი Files

File სახელი	აღწერა
Factory_image	ორმაგი კონფიგურაციის სურათების კონფიგურაციის რეჟიმში, CFM1 და CFM2 გაერთიანებულია ერთ CFM საცავში.
app_image_1	Quartus II ტექნიკის დიზაინი file რომელიც ანაცვლებს app_image_2-ს დისტანციური სისტემის განახლების დროს.
app_image_2	Nios II პროგრამული აპლიკაციის კოდი მოქმედებს როგორც კონტროლერი დისტანციური განახლების სისტემის დიზაინი.
Remote_system_upgrade.c
factory_application1.pof	Quartus II პროგრამირება file რომელიც შედგება ქარხნული გამოსახულებისგან და განაცხადის სურათი 1, უნდა დაპროგრამდეს CFM0 და CFM1 & CFM2 შესაბამისად საწყის სtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

საცნობარო დიზაინი უზრუნველყოფს მარტივ აპლიკაციას, რომელიც ახორციელებს დისტანციური კონფიგურაციის ძირითად ფუნქციებს Nios II-ზე დაფუძნებულ სისტემებში MAX 10 FPGA მოწყობილობებისთვის. UART ინტერფეისი, რომელიც შედის MAX 10 FPGA განვითარების კომპლექტში, გამოიყენება Altera UART IP ბირთვთან ერთად დისტანციური კონფიგურაციის ფუნქციონირების უზრუნველსაყოფად.

დაკავშირებული ინფორმაცია

საცნობარო დიზაინი Files

სისტემის დისტანციური განახლება MAX 10 FPGA-ითview

დისტანციური სისტემის განახლების ფუნქციით, FPGA მოწყობილობების გაუმჯობესებები და შეცდომების გამოსწორება შესაძლებელია დისტანციურად. ჩაშენებული სისტემის გარემოში, firmware ხშირად უნდა განახლდეს სხვადასხვა ტიპის პროტოკოლით, როგორიცაა UART, Ethernet და I2C. როდესაც ჩაშენებული სისტემა მოიცავს FPGA-ს, firmware განახლებები შეიძლება მოიცავდეს FPGA-ზე ტექნიკის გამოსახულების განახლებებს.
MAX10 FPGA მოწყობილობები უზრუნველყოფენ ორი კონფიგურაციის სურათის შენახვის შესაძლებლობას, რაც კიდევ უფრო აძლიერებს დისტანციური სისტემის განახლების ფუნქციას. ერთ-ერთი სურათი იქნება სარეზერვო სურათი, რომელიც იტვირთება, თუ შეცდომა მოხდება მიმდინარე სურათზე.

აბრევიატურები

ცხრილი 1: აბრევიატურების სია

აბრევიატურის აღწერა
ავალონი-მმ	Avalon Memory-Mapped
CFM	კონფიგურაციის ფლეშ მეხსიერება
GUI	გრაფიკული მომხმარებლის ინტერფეისი
ICB	ინიციალიზაციის კონფიგურაციის ბიტი
რუქა/.რუკა	მეხსიერების რუკა File
Nios II EDS	Nios II ჩაშენებული დიზაინის კომპლექტის მხარდაჭერა
PFL	პარალელური Flash Loader IP ბირთვი
POF/.ფოფ	პროგრამისტის ობიექტი File

• ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus და Stratix სიტყვები და ლოგოები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები აშშ-ში და/ან სხვა ქვეყნებში. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.
• სხვა სახელები და ბრენდები შეიძლება მოითხოვონ, როგორც სხვების საკუთრება.

წინაპირობა

აბრევიატურა QSPI	აღწერა ოთხ სერიული პერიფერიული ინტერფეისი
RPD/.rpd	პროგრამირების ნედლეული მონაცემები
SBT	პროგრამული უზრუნველყოფის ინსტრუმენტები
SOF/.სოფ	SRAM ობიექტი File
UART	უნივერსალური ასინქრონული მიმღები/გადამცემი
UFM	მომხმარებლის ფლეშ მეხსიერება

წინაპირობა

• ამ საცნობარო დიზაინის გამოყენებისათვის საჭიროა გქონდეთ მითითებული დონის ცოდნა ან გამოცდილება შემდეგ სფეროებში:
• Nios II სისტემების სამუშაო ცოდნა და მათი აგების ინსტრუმენტები. ეს სისტემები და ინსტრუმენტები მოიცავს Quartus® II პროგრამულ უზრუნველყოფას, Qsys და Nios II EDS.
• Intel FPGA კონფიგურაციის მეთოდოლოგიებისა და ხელსაწყოების ცოდნა, როგორიცაა MAX 10 FPGA შიდა კონფიგურაცია, დისტანციური სისტემის განახლების ფუნქცია და PFL.

მოთხოვნები

• შემდეგი არის ტექნიკისა და პროგრამული უზრუნველყოფის მოთხოვნები საცნობარო დიზაინისთვის:
• MAX 10 FPGA განვითარების ნაკრები
• Quartus II ვერსია 15.0 Nios II EDS-ით
• კომპიუტერი მოქმედი UART დრაივერით და ინტერფეისით
• ნებისმიერი ორობითი/თექვსმეტობითი file რედაქტორი

საცნობარო დიზაინი Files

ცხრილი 2: დიზაინი Files შედის საცნობარო დიზაინში

File სახელი Factory_image	აღწერა • Quartus II ტექნიკის დიზაინი file შესანახად CFM0-ში. • სარეზერვო გამოსახულება/ქარხნული სურათი, რომელიც გამოიყენება აპლიკაციის სურათის ჩამოტვირთვისას შეცდომა.
app_image_1	• Quartus II ტექნიკის დიზაინი file შესანახად CFM1 და CFM2.(1) • მოწყობილობაში ჩატვირთული აპლიკაციის საწყისი სურათი.

1. ორმაგი კონფიგურაციის სურათების კონფიგურაციის რეჟიმში, CFM1 და CFM2 გაერთიანებულია ერთ CFM საცავში.

File სახელი app_image_2	აღწერა Quartus II ტექნიკის დიზაინი file რომელიც ცვლის app_image_2-ს დისტანციური სისტემის განახლების დროს.
Remote_system_ upgrade.c	Nios II პროგრამული აპლიკაციის კოდი მოქმედებს როგორც კონტროლერი დისტანციური განახლების სისტემის დიზაინისთვის.
დისტანციური Terminal.exe	• შესრულებადი file GUI-ით. • ფუნქციონირებს როგორც ტერმინალი მასპინძლისთვის MAX 10 FPGA განვითარების კომპლექტთან ურთიერთობისთვის. • აგზავნის პროგრამირების მონაცემებს UART-ის საშუალებით. • მოყვება ამ ტერმინალის წყაროს კოდი.

ცხრილი 3: ოსტატი Files შედის საცნობარო დიზაინში

თქვენ შეგიძლიათ გამოიყენოთ ეს ოსტატი files საცნობარო დიზაინისთვის დიზაინის შედგენის გარეშე files.

File სახელი   factory_application1.pof factory_application1.rpd	აღწერა Quartus II პროგრამირება file რომელიც შედგება ქარხნული გამოსახულებისგან და აპლიკაციის გამოსახულების 1-ისგან, დაპროგრამებული უნდა იყოს CFM0 და CFM1 და CFM2 შესაბამისად საწყის s-ებში.tage.
factory_application2.pof factory_application2.rpd	• Quartus II პროგრამირება file რომელიც შედგება ქარხნის სურათისა და აპლიკაციის სურათისგან 2. • განაცხადის სურათი 2 მოგვიანებით იქნება ამოღებული, რათა ჩაანაცვლოს აპლიკაციის სურათი 1 დისტანციური სისტემის განახლების დროს, სახელწოდებით application_ image_2.rpd ქვემოთ.
application_image_1.rpd	Quartus II პროგრამირების ნედლეული მონაცემები file რომელიც შეიცავს მხოლოდ აპლიკაციის სურათს 1.
application_image_2.rpd	Quartus II პროგრამირების ნედლეული მონაცემები file რომელიც შეიცავს მხოლოდ აპლიკაციის სურათს 2.
Nios_application.pof	• პროგრამირება file რომელიც შედგება Nios II პროცესორის პროგრამული აპლიკაციის .ჰექს file მხოლოდ. • დაპროგრამდეს გარე QSPI ფლეშში.
პფლ.სოფ	• Quartus II . სოფ შეიცავს PFL. • დაპროგრამებულია QSPI ფლეშში MAX 10 FPGA განვითარების კომპლექტზე.

საცნობარო დიზაინის ფუნქციური აღწერა

Nios II Gen2 პროცესორი

• Nios II Gen2 პროცესორს საცნობარო დიზაინში აქვს შემდეგი ფუნქციები:
• ავტობუსის ოსტატი, რომელიც ამუშავებს ყველა ინტერფეისის ოპერაციას Altera On-Chip Flash IP ბირთვით, წაკითხვის, ჩაწერისა და წაშლის ჩათვლით.
• უზრუნველყოფს ალგორითმს პროგრამულ უზრუნველყოფაში, რათა მიიღოს პროგრამირების ბიტის ნაკადი მასპინძელი კომპიუტერიდან და გამოიწვიოს ხელახალი კონფიგურაცია ორმაგი კონფიგურაციის IP ბირთვის მეშვეობით.
• თქვენ უნდა დააყენოთ პროცესორის გადატვირთვის ვექტორი შესაბამისად. ეს არის იმის უზრუნველსაყოფად, რომ პროცესორი ჩაიტვირთება აპლიკაციის სწორი კოდი UFM ან გარე QSPI ფლეშიდან.
• შენიშვნა: თუ Nios II აპლიკაციის კოდი დიდია, Intel გირჩევთ შეინახოთ აპლიკაციის კოდი გარე QSPI ფლეშში. ამ საცნობარო დიზაინში გადატვირთვის ვექტორი მიუთითებს გარე QSPI ფლეშზე, სადაც ინახება Nios II აპლიკაციის კოდი.

დაკავშირებული ინფორმაცია

• Nios II Gen2 ტექნიკის განვითარების გაკვეთილი
• გთავაზობთ მეტ ინფორმაციას Nios II Gen2 პროცესორის შემუშავების შესახებ.

Altera On-Chip Flash IP Core

• Altera On-Chip Flash IP ბირთვი ფუნქციონირებს როგორც ინტერფეისი Nios II პროცესორისთვის CFM და UFM ოპერაციების წაკითხვის, ჩაწერის ან წაშლის მიზნით. Altera On-Chip Flash IP ბირთვი გაძლევთ საშუალებას შეხვიდეთ, წაშალოთ და განაახლოთ CFM ახალი კონფიგურაციის ბიტის ნაკადით. Altera On-Chip Flash IP პარამეტრის რედაქტორი აჩვენებს წინასწარ განსაზღვრულ მისამართების დიაპაზონს მეხსიერების თითოეული სექტორისთვის.

დაკავშირებული ინფორმაცია

• Altera On-Chip Flash IP Core
• გთავაზობთ მეტ ინფორმაციას Altera On-Chip Flash IP Core-ის შესახებ.

Altera Dual Configuration IP Core

• თქვენ შეგიძლიათ გამოიყენოთ Altera Dual Configuration IP ბირთვი დისტანციური სისტემის განახლების ბლოკზე წვდომისთვის MAX 10 FPGA მოწყობილობებში. Altera Dual Configuration IP ბირთვი საშუალებას გაძლევთ ჩართოთ ხელახალი კონფიგურაცია ახალი სურათის ჩამოტვირთვის შემდეგ.

დაკავშირებული ინფორმაცია

• Altera Dual Configuration IP Core
• გთავაზობთ მეტ ინფორმაციას Altera Dual Configuration IP Core-ის შესახებ

Altera UART IP Core

• UART IP ბირთვი იძლევა სერიული სიმბოლოების ნაკადების კომუნიკაციას MAX 10 FPGA-ში ჩაშენებულ სისტემასა და გარე მოწყობილობას შორის. როგორც Avalon-MM ოსტატი, Nios II პროცესორი აკავშირებს UART IP ბირთვს, რომელიც არის Avalon-MM slave. ეს კომუნიკაცია ხდება კონტროლისა და მონაცემთა რეგისტრების წაკითხვისა და ჩაწერის გზით.
• ბირთვი ახორციელებს RS-232 პროტოკოლის ვადებს და უზრუნველყოფს შემდეგ მახასიათებლებს:
• რეგულირებადი ბაუდის სიხშირე, პარიტეტი, გაჩერება და მონაცემთა ბიტები
• სურვილისამებრ RTS/CTS ნაკადის კონტროლის სიგნალები

დაკავშირებული ინფორმაცია

• UART ბირთვი
• გთავაზობთ მეტ ინფორმაციას UART Core-ის შესახებ.

Generic Quad SPI Controller IP Core

• Generic Quad SPI Controller IP core ფუნქციონირებს, როგორც ინტერფეისი MAX 10 FPGA-ს, გარე ფლეშსა და ბორტ QSPI ფლეშს შორის. ბირთვი უზრუნველყოფს QSPI ფლეშის წვდომას წაკითხვის, ჩაწერის და წაშლის ოპერაციების მეშვეობით.
  როდესაც Nios II აპლიკაცია გაფართოვდება მეტი ინსტრუქციებით, file ჰექსის ზომა file Nios II აპლიკაციიდან გენერირებული იქნება უფრო დიდი. გარკვეული ზომის ლიმიტის მიღმა, UFM-ს არ ექნება საკმარისი ადგილი აპლიკაციის თექვსმეტობითი შესანახად file. ამის გადასაჭრელად, შეგიძლიათ გამოიყენოთ გარე QSPI ფლეშ, რომელიც ხელმისაწვდომია MAX 10 FPGA განვითარების კომპლექტზე, აპლიკაციის თექვსმეტობით შესანახად. file.

Nios II EDS პროგრამული აპლიკაციის დიზაინი

• საცნობარო დიზაინი მოიცავს Nios II პროგრამული აპლიკაციის კოდს, რომელიც აკონტროლებს სისტემის დისტანციური განახლების დიზაინს. Nios II პროგრამული აპლიკაციის კოდი პასუხობს მასპინძელ ტერმინალს UART-ის მეშვეობით კონკრეტული ინსტრუქციების შესრულებით.

აპლიკაციის სურათების დისტანციურად განახლება

• მას შემდეგ რაც გადაიცემა პროგრამირების ბიტის ნაკადი file დისტანციური ტერმინალის გამოყენებით, Nios II პროგრამული აპლიკაცია შექმნილია შემდეგნაირად:

1. დააყენეთ Altera On-Chip Flash IP ბირთვის კონტროლის რეგისტრაცია CFM1 & 2 სექტორის დასაცავად.
2. შეასრულეთ სექტორის წაშლის ოპერაცია CFM1 და CFM2-ზე. პროგრამული უზრუნველყოფა გამოკითხავს Altera On-Chip Flash IP ბირთვის სტატუსის რეესტრს, რათა უზრუნველყოს წარმატებული წაშლა.
3. მიიღეთ 4 ბაიტი ბიტის ნაკადი ერთდროულად stdin-ისგან. სტანდარტული შეყვანა და გამომავალი შეიძლება გამოყენებულ იქნას მონაცემების პირდაპირ ჰოსტის ტერმინალიდან და მასზე დაბეჭდვისთვის. სტანდარტული შეყვანის და გამომავალი ოფციების ტიპების დაყენება შესაძლებელია BSP რედაქტორის მეშვეობით Nios II Eclipse Build ინსტრუმენტში.
4. აბრუნებს ბიტების თანმიმდევრობას თითოეული ბაიტისთვის.
   • შენიშვნა: Altera On-Chip Flash IP Core-ის კონფიგურაციის გამო, მონაცემთა ყოველი ბაიტი უნდა შეიცვალოს CFM-ში ჩაწერამდე.
5. დაიწყეთ 4 ბაიტი მონაცემთა ერთდროულად ჩაწერა CFM1 და CFM2-ში. ეს პროცესი გრძელდება პროგრამირების ბიტის ნაკადის დასრულებამდე.
6. გამოკითხავს Altera On-Chip Flash IP-ის სტატუსის რეესტრს წარმატებული ჩაწერის ოპერაციის უზრუნველსაყოფად. ითხოვს შეტყობინებას იმის შესახებ, რომ გადაცემა დასრულებულია.
   • შენიშვნა: თუ ჩაწერის ოპერაცია ვერ მოხერხდება, ტერმინალი შეაჩერებს ბიტის ნაკადის გაგზავნის პროცესს და შექმნის შეცდომის შეტყობინებას.
7. აყენებს საკონტროლო რეესტრს CFM1 და CFM2 ხელახლა დასაცავად, რათა თავიდან აიცილოს ჩაწერის არასასურველი ოპერაცია.

დაკავშირებული ინფორმაცია

• pof თაობა Convert Programming-ის საშუალებით Files on
• გვაწვდის ინფორმაციას rpd-ის შექმნის შესახებ files კონვერტაციის პროგრამირების დროს files.

ხელახალი კონფიგურაციის გააქტიურება დისტანციურად

• მას შემდეგ რაც აირჩევთ ტრიგერის ხელახალი კონფიგურაციის ოპერაციას ჰოსტის დისტანციურ ტერმინალში, Nios II პროგრამული აპლიკაცია გააკეთებს შემდეგს:

1. მიიღეთ ბრძანება სტანდარტული შეყვანიდან.
2. დაიწყეთ ხელახალი კონფიგურაცია შემდეგი ორი ჩაწერის ოპერაციით:

• ჩაწერეთ 0x03 0x01 ოფსეტური მისამართით Dual Configuration IP ბირთვში. ეს ოპერაცია გადაწერს ფიზიკურ CONFIG_SEL პინს და აყენებს Image 1-ს ჩატვირთვის კონფიგურაციის შემდეგ სურათად.
• ჩაწერეთ 0x01 ოფსეტური მისამართით 0x00 ორმაგი კონფიგურაციის IP ბირთვში. ეს ოპერაცია იწვევს CFM1 და CFM2 აპლიკაციის გამოსახულების ხელახლა კონფიგურაციას

საცნობარო დიზაინის გზამკვლევი

პროგრამირების გენერირება Files

• თქვენ უნდა შექმნათ შემდეგი პროგრამირება fileწამით, სანამ შეძლებთ გამოიყენოთ დისტანციური სისტემის განახლება MAX 10 FPGA განვითარების კომპლექტზე:

QSPI პროგრამირებისთვის:

• soft-გამოყენება pfl.sof ჩართულია საცნობარო დიზაინში ან შეგიძლიათ შექმნათ სხვა .sof, რომელიც შეიცავს თქვენს PFL დიზაინს
• pof - კონფიგურაცია file გენერირებულია .hex-დან და დაპროგრამებულია QSPI ფლეშში.
• ამისთვის სისტემის დისტანციური განახლება:
• pof - კონფიგურაცია file გენერირდება .SOF-დან და დაპროგრამებულია შიდა ფლეშში.
• rpd - შეიცავს შიდა ფლეშის მონაცემები, რომელიც მოიცავს ICB პარამეტრებს, CFM0, CFM1 და UFM.
• რუკა - ფლობს მისამართი ICB პარამეტრების თითოეული მეხსიერების სექტორისთვის, CFM0, CFM1 და UFM.

გენერირება files QSPI პროგრამირებისთვის

გენერირება .pof file QSPI პროგრამირებისთვის, შეასრულეთ შემდეგი ნაბიჯები:

1. შექმენით Nios II პროექტი და შექმენით HEX file.
   • შენიშვნა: იხილეთ AN730: Nios II პროცესორის ჩატვირთვის მეთოდები MAX 10 მოწყობილობაში ინფორმაციისთვის Nios II პროექტის აშენებისა და HEX-ის გენერირების შესახებ file.
2. შესახებ File მენიუში დააწკაპუნეთ პროგრამირების კონვერტაციაზე Files.
3. გამომავალი პროგრამირების ქვეშ fileაირჩიეთ პროგრამისტის ობიექტი File (.pof) პროგრამირებაში file ტიპის სია.
4. რეჟიმის სიაში აირჩიეთ 1-ბიტიანი პასიური სერია.
5. კონფიგურაციის მოწყობილობების სიაში აირჩიეთ CFI_512Mb.
6. ში File სახელის ველი, მიუთითეთ file პროგრამირების სახელი file შენ გინდა შექმნა.
7. Input-ში files სიის კონვერტაციისთვის, ამოიღეთ Options და SOF მონაცემთა მწკრივი. დააწკაპუნეთ Hex Data-ის დამატებაზე და გამოჩნდება ექვსკუთხედი მონაცემების დამატება დიალოგური ფანჯარა. ველში Add Hex Data აირჩიეთ Absolute addressing და ჩადეთ .hex file გენერირებული Nios II EDS Build Tools-დან.
8. ყველა პარამეტრის დაყენების შემდეგ დააწკაპუნეთ გენერირებაზე შესაბამისი პროგრამირების გენერირებისთვის file.

დაკავშირებული ინფორმაცია

AN730: Nios II პროცესორის ჩატვირთვის მეთოდები MAX 10 FPGA მოწყობილობებში
გენერირება files დისტანციური სისტემის განახლებისთვის

.pof, .map და .rpd გენერირებისათვის files დისტანციური სისტემის განახლებისთვის, შეასრულეთ შემდეგი ნაბიჯები:

1. აღადგინეთ Factory_image, application_image_1 და application_image_2 და შეადგინეთ სამივე დიზაინი.
2. გენერირება ორი .pof files აღწერილია შემდეგ ცხრილში:
   • შენიშვნა: იხილეთ .pof Generation მეშვეობით Convert Programming Files for ნაბიჯები გენერირება .pof files.
3. გახსენით app2.rpd ნებისმიერი hex რედაქტორის გამოყენებით.
4. თექვსმეტობითი რედაქტორში აირჩიეთ ორობითი მონაცემთა ბლოკი დაწყების და დასრულების ოფსეტურიდან გამომდინარე .map-ზე მითითებით file. 10M50 მოწყობილობის საწყისი და დასასრული ოფსეტი არის 0x12000 და 0xB9FFF შესაბამისად. დააკოპირეთ ეს ბლოკი ახალში file და შეინახეთ იგი სხვა .rpd-ში file. ეს ახალი .rpd file შეიცავს მხოლოდ განაცხადის სურათს 2.

pof თაობა Convert Programming-ის საშუალებით Files

გადაქცევა .სოფ fileს-მდე .ფოფ files, მიჰყევით ამ ნაბიჯებს:

1. შესახებ File მენიუში დააწკაპუნეთ პროგრამირების კონვერტაციაზე Files.
2. გამომავალი პროგრამირების ქვეშ fileაირჩიეთ პროგრამისტის ობიექტი File (.pof) პროგრამირებაში file ტიპის სია.
3. რეჟიმის სიაში აირჩიეთ შიდა კონფიგურაცია.
4. ში File სახელის ველი, მიუთითეთ file პროგრამირების სახელი file შენ გინდა შექმნა.
5. მეხსიერების რუკის გენერირება File (.map), ჩართეთ მეხსიერების რუკის შექმნა File (გამომავალი ავტომატური გენერირება_file.რუკა). .რუკა შეიცავს CFM-ისა და UFM-ის მისამართს ICB პარამეტრით, რომელიც თქვენ დააყენეთ Option/Boot Info პარამეტრის მეშვეობით.
6.  ნედლეული პროგრამირების მონაცემების (.rpd) გენერირებისთვის ჩართეთ კონფიგურაციის მონაცემების შექმნა RPD (გამომავალი_ გენერირებაfile_ auto.rpd).
   მეხსიერების რუქის დახმარებით File, თქვენ შეგიძლიათ მარტივად ამოიცნოთ მონაცემები თითოეული ფუნქციური ბლოკისთვის .rpd-ში file. თქვენ ასევე შეგიძლიათ ამოიღოთ ფლეშ მონაცემები მესამე მხარის პროგრამირების ხელსაწყოებისთვის ან განაახლოთ კონფიგურაცია ან მომხმარებლის მონაცემები Altera On-Chip Flash IP-ის მეშვეობით.
7. .sof შეიძლება დაემატოს შეყვანის საშუალებით files კონვერტაციის სიაში და შეგიძლიათ დაამატოთ ორი .sof files.
   • სისტემის დისტანციური განახლების მიზნით, შეგიძლიათ შეინახოთ ორიგინალი გვერდი 0 მონაცემები .pof-ში და შეცვალოთ 1 გვერდის მონაცემები ახალი .sof-ით file. ამისათვის თქვენ უნდა დაამატოთ .pof file შემდეგ 0 გვერდზე
     დაამატეთ .sof გვერდი, შემდეგ დაამატეთ ახალი .sof file რომ
8. ყველა პარამეტრის დაყენების შემდეგ დააწკაპუნეთ გენერირებაზე შესაბამისი პროგრამირების გენერირებისთვის file.

QSPI-ს პროგრამირება

Nios II აპლიკაციის კოდის QSPI ფლეშში დასაპროგრამებლად, შეასრულეთ შემდეგი ნაბიჯები:

1. MAX 10 FPGA განვითარების კომპლექტზე გადართეთ MAX10_BYPASSn 0-ზე ბორტ VTAP (MAX II) მოწყობილობის გვერდის ავლით.
2. შეაერთეთ Intel FPGA ჩამოტვირთვის კაბელი (ყოფილი USB Blaster) JTAG სათაური.
3. პროგრამისტის ფანჯარაში დააჭირეთ Hardware Setup და აირჩიეთ USB Blaster.
4. რეჟიმის სიაში აირჩიეთ JTAG.
5. დააჭირეთ ღილაკს Auto Detect მარცხენა პანელზე.
6. აირჩიეთ მოწყობილობა, რომელიც უნდა დაპროგრამდეს და დააწკაპუნეთ დამატება File.
7. აირჩიეთ pfl.sof.
8. დააწკაპუნეთ დაწყებაზე პროგრამირების დასაწყებად.
9. პროგრამირების წარმატებით დასრულების შემდეგ, დაფის გამორთვის გარეშე, კვლავ დააჭირეთ ღილაკს Auto Detect მარცხენა პანელზე. პროგრამისტის ფანჯარაში ნახავთ QSPI_512Mb ფლეშს.
10. აირჩიეთ QSPI მოწყობილობა და დააწკაპუნეთ დამატება File.
11. აირჩიეთ .pof file გენერირებული ადრე .hex file.
12. დააწკაპუნეთ დაწყებაზე QSPI flash-ის პროგრამირების დასაწყებად.

FPGA-ის დაპროგრამება საწყისი გამოსახულების გამოყენებით JTAG

თქვენ უნდა დააპროგრამოთ app1.pof FPGA-ში, როგორც მოწყობილობის საწყისი სურათი. app1.pof-ის FPGA-ში დასაპროგრამებლად, შეასრულეთ შემდეგი ნაბიჯები:

1. პროგრამისტის ფანჯარაში დააჭირეთ Hardware Setup და აირჩიეთ USB Blaster.
2. რეჟიმის სიაში აირჩიეთ JTAG.
3. დააჭირეთ ღილაკს Auto Detect მარცხენა პანელზე.
4. აირჩიეთ მოწყობილობა, რომელიც უნდა დაპროგრამდეს და დააწკაპუნეთ დამატება File.
5. აირჩიეთ app1.pof.
6. დააწკაპუნეთ დაწყებაზე პროგრამირების დასაწყებად.

სურათის განახლება და ხელახალი კონფიგურაციის გააქტიურება UART-ის გამოყენებით

თქვენი MAX10 FPGA განვითარების ნაკრების დისტანციურად კონფიგურაციისთვის, შეასრულეთ შემდეგი ნაბიჯები:

1. შენიშვნა: სანამ დაიწყებთ, დარწმუნდით, რომ შემდეგი:
   • დაფაზე CONFIG_SEL პინი დაყენებულია 0-ზე
   • თქვენი დაფის UART პორტი დაკავშირებულია თქვენს კომპიუტერთან
   • გახსენით Remote Terminal.exe და იხსნება Remote Terminal ინტერფეისი.
2. დააჭირეთ პარამეტრებს და გამოჩნდება სერიული პორტის პარამეტრების ფანჯარა.
3. დააყენეთ დისტანციური ტერმინალის პარამეტრები Quartus II UART IP ბირთვში არჩეულ UART პარამეტრებთან შესატყვისად. პარამეტრების დასრულების შემდეგ დააჭირეთ OK.
4. დააჭირეთ nCONFIG ღილაკს განვითარების კომპლექტზე ან კლავიშზე 1 ტექსტის გაგზავნის ველში და შემდეგ დააჭირეთ Enter.
   • ტერმინალზე გამოჩნდება ოპერაციის არჩევანის სია, როგორც ნაჩვენებია ქვემოთ:
   • შენიშვნა: ოპერაციის შესარჩევად ჩაწერეთ ნომერი Send ტექსტის ველში და შემდეგ დააჭირეთ Enter.
5. განაცხადის სურათი 1 განაცხადის სურათი 2-ით განახლებისთვის აირჩიეთ ოპერაცია 2. თქვენ მოგეთხოვებათ ჩასვათ CFM1 და CFM2-ის საწყისი და დასრულების მისამართი.
   • შენიშვნა: მისამართი ნაჩვენებია რუკაზე file მოიცავს ICB პარამეტრებს, CFM და UFM, მაგრამ Altera On-Chip
   • Flash IP-ს შეუძლია მხოლოდ CFM და UFM წვდომა. აქედან გამომდინარე, არსებობს მისამართის ოფსეტური რუკაზე ნაჩვენები მისამართი file და Altera On-Chip Flash IP პარამეტრის ფანჯარა.
6. შეიყვანეთ მისამართი Altera On-Chip Flash IP პარამეტრის ფანჯარაში მითითებულ მისამართზე დაყრდნობით.
   • წაშლა ავტომატურად დაიწყება დასრულების მისამართის შეყვანის შემდეგ.
7. წარმატებული წაშლის შემდეგ, მოგეთხოვებათ შეიყვანოთ პროგრამირება .rpd file განაცხადის სურათისთვის 2.
   • სურათის ასატვირთად დააჭირეთ გაგზავნასFile აირჩიეთ .rpd, რომელიც შეიცავს მხოლოდ აპლიკაციის სურათს 2 და დააჭირეთ გახსნას.
   • შენიშვნა: აპლიკაციის სურათი 2-ის გარდა, შეგიძლიათ გამოიყენოთ ნებისმიერი ახალი სურათი, რომლის განახლებაც გსურთ მოწყობილობაში.
   • განახლების პროცესი პირდაპირ დაიწყება და თქვენ შეგიძლიათ აკონტროლოთ პროგრესი ტერმინალის მეშვეობით. ოპერაციის მენიუ მოგთხოვთ შესრულებულია და ახლა შეგიძლიათ აირჩიოთ შემდეგი ოპერაცია.
8. ხელახალი კონფიგურაციის გასააქტიურებლად, აირჩიეთ ოპერაცია 4. შეგიძლიათ დააკვირდეთ LED ქცევას, რომელიც მიუთითებს მოწყობილობაში ჩატვირთულ სხვადასხვა სურათზე.

გამოსახულება	LED სტატუსი (აქტიური დაბალი)
ქარხნის სურათი	01010
განაცხადის სურათი 1	10101
განაცხადის სურათი 2	01110

დოკუმენტის რევიზიის ისტორია

თარიღი	ვერსია	ცვლილებები
2017 წლის თებერვალი	2017.02.21	რებრენდირებულია როგორც Intel.
2015 წლის ივნისი	2015.06.15	თავდაპირველი გამოშვება.

დოკუმენტები / რესურსები

intel MAX 10 FPGA მოწყობილობები UART-ზე Nios II პროცესორით [pdf] მომხმარებლის სახელმძღვანელო MAX 10 FPGA მოწყობილობები UART-ზე Nios II პროცესორით, MAX 10 FPGA მოწყობილობები, UART-ზე მეტი Nios II პროცესორით, UART-ზე მეტი, Nios II პროცესორი UART, Nios II, პროცესორი UART

ცნობები

• მომხმარებლის სახელმძღვანელო