Peranti FPGA intel MAX 10 Lebih UART dengan Pemproses Nios II

Maklumat Produk

Reka bentuk rujukan menyediakan aplikasi ringkas yang melaksanakan ciri konfigurasi jauh asas dalam sistem berasaskan Nios II untuk peranti MAX 10 FPGA. Antara muka UART yang disertakan dalam Kit Pembangunan FPGA MAX 10 digunakan bersama-sama dengan teras IP Altera UART untuk menyediakan fungsi konfigurasi jauh. Peranti FPGA MAX10 menyediakan keupayaan untuk menyimpan sehingga dua imej konfigurasi yang meningkatkan lagi ciri peningkatan sistem jauh.

Singkatan

Singkatan	Penerangan
Avalon-MM	Memori kilat Konfigurasi Peta-Memori Avalon
CFM	Antara muka pengguna grafik
ICB	Bit Konfigurasi Permulaan
PETA/.peta	Peta Ingatan File
Nios II EDS	Sokongan Suite Reka Bentuk Terbenam Nios II
PFL	Teras IP Pemuat Flash Selari
POF/.pof	Objek Pengaturcara File
QSPI	Antara muka persisian bersiri empat
RPD/.rpd	Data pengaturcaraan mentah
SBT	Alat Binaan Perisian
SOF/.sof	Objek SRAM File
KERETA	Penerima/pemancar tak segerak sejagat
UFM	Memori kilat pengguna

Arahan Penggunaan Produk

Prasyarat

Aplikasi reka bentuk rujukan ini memerlukan anda mempunyai tahap pengetahuan atau pengalaman yang dinyatakan dalam bidang berikut:

Keperluan:

Berikut ialah keperluan perkakasan dan perisian untuk reka bentuk rujukan:

Reka Bentuk Rujukan Files

File Nama	Penerangan
Imej_kilang	Dalam mod konfigurasi imej konfigurasi dwi, ​​CFM1 dan CFM2 digabungkan menjadi storan CFM tunggal.
app_image_1	Reka bentuk perkakasan Quartus II file yang menggantikan app_image_2 semasa naik taraf sistem jauh.
app_image_2	Kod aplikasi perisian Nios II bertindak sebagai pengawal untuk reka bentuk sistem naik taraf jauh.
Naiktaraf_sistem_jauh.c
aplikasi_kilang1.pof	pengaturcaraan Quartus II file yang terdiri daripada imej kilang dan imej aplikasi 1, untuk diprogramkan ke dalam CFM0 dan CFM1 & CFM2 masing-masing pada s awaltage.
aplikasi_kilang1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Reka bentuk rujukan menyediakan aplikasi ringkas yang melaksanakan ciri konfigurasi jauh asas dalam sistem berasaskan Nios II untuk peranti MAX 10 FPGA. Antara muka UART yang disertakan dalam Kit Pembangunan FPGA MAX 10 digunakan bersama dengan teras IP Altera UART untuk menyediakan fungsi konfigurasi jauh.

Maklumat Berkaitan

Reka Bentuk Rujukan Files

Naik Taraf Sistem Jauh dengan MAX 10 FPGA Overview

Dengan ciri naik taraf sistem jauh, peningkatan dan pembetulan pepijat untuk peranti FPGA boleh dilakukan dari jauh. Dalam persekitaran sistem terbenam, perisian tegar perlu dikemas kini dengan kerap melalui pelbagai jenis protokol, seperti UART, Ethernet dan I2C. Apabila sistem terbenam termasuk FPGA, kemas kini perisian tegar boleh menyertakan kemas kini imej perkakasan pada FPGA.
Peranti FPGA MAX10 menyediakan keupayaan untuk menyimpan sehingga dua imej konfigurasi yang meningkatkan lagi ciri peningkatan sistem jauh. Salah satu imej akan menjadi imej sandaran yang dimuatkan jika ralat berlaku dalam imej semasa.

Singkatan

Jadual 1: Senarai Singkatan

Keterangan Singkatan
Avalon-MM	Dipetakan Memori Avalon
CFM	Konfigurasi memori kilat
GUI	Antara muka pengguna grafik
ICB	Bit Konfigurasi Permulaan
PETA/.peta	Peta Ingatan File
Nios II EDS	Sokongan Suite Reka Bentuk Terbenam Nios II
PFL	Teras IP Pemuat Flash Selari
POF/.pof	Objek Pengaturcara File

• Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus dan Stratix perkataan dan logo ialah tanda dagangan Intel Corporation atau anak syarikatnya di AS dan/atau negara lain. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan.
• Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.

Prasyarat

Singkatan QSPI	Penerangan Antara muka persisian bersiri empat
RPD/.rpd	Data pengaturcaraan mentah
SBT	Alat Binaan Perisian
SOF/.sof	Objek SRAM File
UART	Penerima/pemancar tak segerak sejagat
UFM	Memori kilat pengguna

Prasyarat

• Aplikasi reka bentuk rujukan ini memerlukan anda mempunyai tahap pengetahuan atau pengalaman yang dinyatakan dalam bidang berikut:
• Pengetahuan kerja sistem Nios II dan alat untuk membinanya. Sistem dan alatan ini termasuk perisian Quartus® II, Qsys, dan Nios II EDS.
• Pengetahuan tentang metodologi dan alatan konfigurasi Intel FPGA, seperti konfigurasi dalaman MAX 10 FPGA, ciri peningkatan sistem jauh dan PFL.

Keperluan

• Berikut ialah keperluan perkakasan dan perisian untuk reka bentuk rujukan:
• Kit pembangunan FPGA MAX 10
• Quartus II versi 15.0 dengan Nios II EDS
• Komputer dengan pemacu dan antara muka UART yang berfungsi
• Mana-mana binari/perenambelasan file editor

Reka Bentuk Rujukan Files

Jadual 2: Reka bentuk Files Termasuk dalam Reka Bentuk Rujukan

File Nama Imej_kilang	Penerangan • Reka bentuk perkakasan Quartus II file untuk disimpan dalam CFM0. • Imej sandaran/imej kilang untuk digunakan apabila ralat berlaku dalam muat turun imej aplikasi.
app_image_1	• Reka bentuk perkakasan Quartus II file untuk disimpan dalam CFM1 dan CFM2.(1) • Imej aplikasi awal dimuatkan dalam peranti.

1. Dalam mod konfigurasi imej konfigurasi dwi, ​​CFM1 dan CFM2 digabungkan kepada storan CFM tunggal.

File Nama app_image_2	Penerangan Reka bentuk perkakasan Quartus II file yang menggantikan app_image_2 semasa naik taraf sistem jauh.
Naik taraf_sistem_jauh.c	Kod aplikasi perisian Nios II bertindak sebagai pengawal untuk reka bentuk sistem naik taraf jauh.
Terminal Jauh.exe	• Boleh laksana file dengan GUI. • Berfungsi sebagai terminal untuk hos berinteraksi dengan kit pembangunan FPGA MAX 10. • Menghantar data pengaturcaraan melalui UART. • Kod sumber untuk terminal ini disertakan.

Jadual 3: Guru Besar Files Termasuk dalam Reka Bentuk Rujukan

Anda boleh menggunakan master ini files untuk reka bentuk rujukan tanpa menyusun reka bentuk files.

File Nama   aplikasi_kilang1.permohonan_kilangpof1.rpd	Penerangan pengaturcaraan Quartus II file yang terdiri daripada imej kilang dan imej aplikasi 1, untuk diprogramkan ke dalam CFM0 dan CFM1 & CFM2 masing-masing pada s permulaantage.
aplikasi_kilang2.permohonan_kilangpof2.rpd	• Pengaturcaraan Quartus II file yang terdiri daripada imej kilang dan imej aplikasi 2. • Imej aplikasi 2 akan diekstrak kemudian untuk menggantikan imej aplikasi 1 semasa naik taraf sistem jauh, dinamakan application_ image_2.rpd di bawah.
application_image_1.rpd	Data pengaturcaraan mentah Quartus II file yang mengandungi imej aplikasi 1 sahaja.
application_image_2.rpd	Data pengaturcaraan mentah Quartus II file yang mengandungi imej aplikasi 2 sahaja.
Nios_application.pof	• Pengaturcaraan file yang terdiri daripada aplikasi perisian pemproses Nios II .hex file sahaja. • Untuk diprogramkan ke dalam denyar QSPI luaran.
pfl.sof	• Quartus II .sof mengandungi PFL. • Diprogramkan ke dalam denyar QSPI pada kit Pembangunan FPGA MAX 10.

Penerangan Fungsi Reka Bentuk Rujukan

Pemproses Nios II Gen2

• Pemproses Nios II Gen2 dalam reka bentuk rujukan mempunyai fungsi berikut:
• Induk bas yang mengendalikan semua operasi antara muka dengan teras IP Flash Altera On-Chip termasuk baca, tulis dan padam.
• Menyediakan algoritma dalam perisian untuk menerima aliran bit pengaturcaraan daripada komputer hos dan mencetuskan konfigurasi semula melalui teras IP Konfigurasi Dwi.
• Anda perlu menetapkan vektor set semula pemproses dengan sewajarnya. Ini adalah untuk memastikan pemproses but kod aplikasi yang betul daripada sama ada UFM atau denyar QSPI luaran.
• Nota: Jika kod aplikasi Nios II adalah besar, Intel mengesyorkan agar anda menyimpan kod aplikasi dalam denyar QSPI luaran. Dalam reka bentuk rujukan ini, vektor tetapan semula menghala ke denyar QSPI luaran tempat kod aplikasi Nios II disimpan.

Maklumat Berkaitan

• Tutorial Pembangunan Perkakasan Nios II Gen2
• Menyediakan maklumat lanjut tentang membangunkan Pemproses Nios II Gen2.

Teras IP Flash Pada Cip Altera

• Teras IP Flash Altera On-Chip berfungsi sebagai antara muka untuk pemproses Nios II untuk melakukan operasi membaca, menulis atau memadam kepada CFM dan UFM. Teras IP Flash Altera On-Chip menyediakan membolehkan anda mengakses, memadam dan mengemas kini CFM dengan aliran bit konfigurasi baharu. Editor parameter Altera On-Chip Flash IP menunjukkan julat alamat yang telah ditetapkan untuk setiap sektor memori.

Maklumat Berkaitan

• Teras IP Flash Pada Cip Altera
• Menyediakan maklumat lanjut tentang Altera On-Chip Flash IP Core.

Teras IP Konfigurasi Dwi Altera

• Anda boleh menggunakan teras IP Konfigurasi Dwi Altera untuk mengakses blok peningkatan sistem jauh dalam peranti MAX 10 FPGA. Teras IP Konfigurasi Dwi Altera membolehkan anda mencetuskan konfigurasi semula sebaik sahaja imej baharu dimuat turun.

Maklumat Berkaitan

• Teras IP Konfigurasi Dwi Altera
• Menyediakan maklumat lanjut tentang Altera Dual Configuration IP Core

Teras IP UART Altera

• Teras IP UART membenarkan komunikasi aliran aksara bersiri antara sistem terbenam dalam MAX 10 FPGA dan peranti luaran. Sebagai induk Avalon-MM, pemproses Nios II berkomunikasi dengan teras IP UART, yang merupakan hamba Avalon-MM. Komunikasi ini dilakukan dengan membaca dan menulis kawalan dan daftar data.
• Teras melaksanakan pemasaan protokol RS-232 dan menyediakan ciri berikut:
• kadar baud boleh laras, pariti, hentian dan bit data
• isyarat kawalan aliran RTS/CTS pilihan

Maklumat Berkaitan

• Teras UART
• Menyediakan maklumat lanjut tentang Teras UART.

Teras IP Pengawal Quad SPI Generik

• Teras IP Pengawal Quad SPI Generik berfungsi sebagai antara muka antara MAX 10 FPGA, denyar luaran dan denyar QSPI on-board. Teras menyediakan akses kepada kilat QSPI melalui operasi baca, tulis dan padam.
  Apabila aplikasi Nios II berkembang dengan lebih banyak arahan, file saiz heks file yang dihasilkan daripada aplikasi Nios II akan menjadi lebih besar. Melebihi had saiz tertentu, UFM tidak akan mempunyai ruang yang mencukupi untuk menyimpan hex aplikasi file. Untuk menyelesaikannya, anda boleh menggunakan denyar QSPI luaran yang tersedia pada kit Pembangunan MAX 10 FPGA untuk menyimpan heks aplikasi file.

Reka Bentuk Aplikasi Perisian Nios II EDS

• Reka bentuk rujukan termasuk kod aplikasi perisian Nios II yang mengawal reka bentuk sistem naik taraf jauh. Kod aplikasi perisian Nios II bertindak balas kepada terminal hos melalui UART dengan melaksanakan arahan khusus.

Mengemas kini Imej Aplikasi Dari Jauh

• Selepas anda telah menghantar aliran bit pengaturcaraan file menggunakan Terminal Jauh, aplikasi perisian Nios II direka bentuk dengan melakukan perkara berikut:

1. Tetapkan Daftar Kawalan teras IP Flash Altera On-Chip untuk menyahlindung sektor CFM1 & 2.
2. Lakukan operasi pemadaman sektor pada CFM1 dan CFM2. Perisian meninjau daftar status teras IP Flash Altera On-Chip untuk memastikan pemadaman berjaya telah selesai.
3. Terima 4 bait aliran bit pada satu masa daripada stdin. Input dan output standard boleh digunakan untuk menerima data terus dari terminal hos dan mencetak output padanya. Jenis pilihan input dan output standard boleh ditetapkan melalui Editor BSP dalam alat Nios II Eclipse Build.
4. Membalikkan susunan bit untuk setiap bait.
   • Nota: Oleh kerana konfigurasi Altera On-Chip Flash IP Core, setiap bait data perlu diterbalikkan sebelum menulisnya ke dalam CFM.
5. Mula menulis 4 bait data pada satu masa ke dalam CFM1 dan CFM2. Proses ini berterusan sehingga tamat aliran bit pengaturcaraan.
6. Tinjau daftar status Altera On-Chip Flash IP untuk memastikan operasi tulis berjaya. Menggesa mesej untuk menunjukkan penghantaran telah selesai.
   • Nota: Jika operasi tulis gagal, terminal akan menghentikan proses penghantaran aliran bit dan menjana mesej ralat.
7. Tetapkan Daftar Kawalan untuk melindungi semula CFM1 dan CFM2 untuk mengelakkan sebarang operasi tulis yang tidak diingini.

Maklumat Berkaitan

• Penjanaan pof melalui Pengaturcaraan Tukar Files on
• Menyediakan maklumat tentang membuat rpd files semasa menukar pengaturcaraan files.

Mencetuskan Konfigurasi Semula Dari Jauh

• Selepas anda memilih operasi konfigurasi semula pencetus dalam Terminal Jauh hos, aplikasi perisian Nios II akan melakukan perkara berikut:

1. Terima arahan daripada input standard.
2. Mulakan konfigurasi semula dengan dua operasi tulis berikut:

• Tulis 0x03 ke alamat offset 0x01 dalam teras IP Konfigurasi Dwi. Operasi ini menimpa pin CONFIG_SEL fizikal dan menetapkan Imej 1 sebagai imej konfigurasi but seterusnya.
• Tulis 0x01 ke alamat offset 0x00 dalam teras IP Konfigurasi Dwi. Operasi ini mencetuskan konfigurasi semula kepada imej aplikasi dalam CFM1 dan CFM2

Panduan Reka Bentuk Rujukan

Menjana Pengaturcaraan Files

• Anda perlu menjana pengaturcaraan berikut files sebelum boleh menggunakan peningkatan sistem jauh pada kit Pembangunan MAX 10 FPGA:

Untuk Pengaturcaraan QSPI:

• sof—guna pfl.sof termasuk dalam reka bentuk rujukan atau anda boleh memilih untuk mencipta .sof berbeza yang mengandungi reka bentuk PFL anda sendiri
• pof—konfigurasi file dijana daripada .hex dan diprogramkan ke dalam denyar QSPI.
• Untuk Naik Taraf Sistem jauh:
• pof—konfigurasi file dijana daripada .sof dan diprogramkan ke dalam denyar dalaman.
• rpd—mengandungi data untuk denyar dalaman yang termasuk tetapan ICB, CFM0, CFM1 dan UFM.
• peta—memegang alamat untuk setiap sektor memori tetapan ICB, CFM0, CFM1 dan UFM.

Menjana files untuk Pengaturcaraan QSPI

Untuk menjana .pof file untuk pengaturcaraan QSPI, lakukan langkah berikut:

1. Bina Projek Nios II dan jana HEX file.
   • Nota: Rujuk AN730: Kaedah But Pemproses Nios II Dalam Peranti MAX 10 untuk maklumat tentang membina projek Nios II dan menjana HEX file.
2. pada File menu, klik Tukar Pengaturcaraan Files.
3. Di bawah pengaturcaraan Output file, pilih Objek Pengaturcara File (.pof) dalam Pengaturcaraan file senarai taip.
4. Dalam senarai Mod, pilih Serial Pasif 1-bit.
5. Dalam senarai peranti Konfigurasi, pilih CFI_512Mb.
6. Dalam File kotak nama, nyatakan file nama untuk pengaturcaraan file anda mahu mencipta.
7. Dalam Input files untuk menukar senarai, alih keluar baris data Pilihan dan SOF. Klik Tambah Data Hex dan kotak dialog Tambah Data Hex muncul. Dalam kotak Tambah Data Hex, pilih Pengalamatan mutlak dan masukkan .hex file dihasilkan daripada Nios II EDS Build Tools.
8. Selepas semua tetapan ditetapkan, klik Jana untuk menjana pengaturcaraan yang berkaitan file.

Maklumat Berkaitan

AN730: Kaedah But Pemproses Nios II Dalam MAX 10 Peranti FPGA
Menjana files untuk Naik Taraf Sistem Jauh

Untuk menjana .pof, .map dan .rpd files untuk naik taraf sistem jauh, lakukan langkah berikut:

1. Pulihkan Factory_image, application_image_1 dan application_image_2, dan susun ketiga-tiga reka bentuk.
2. Hasilkan dua .pof files diterangkan dalam jadual berikut:
   • Nota: Rujuk Penjanaan .pof melalui Pengaturcaraan Tukar Files untuk langkah menjana .pof files.
3. Buka app2.rpd menggunakan mana-mana editor hex.
4. Dalam editor hex, pilih blok data binari berdasarkan offset mula dan akhir dengan merujuk kepada .map file. Offset mula dan tamat untuk peranti 10M50 ialah 0x12000 dan 0xB9FFF masing-masing. Salin blok ini kepada blok baharu file dan simpan dalam .rpd yang berbeza file. .rpd baharu ini file mengandungi imej aplikasi 2 sahaja.

Penjanaan pof melalui Pengaturcaraan Tukar Files

Untuk menukar .sof files to .pof files, ikuti langkah berikut:

1. pada File menu, klik Tukar Pengaturcaraan Files.
2. Di bawah pengaturcaraan Output file, pilih Objek Pengaturcara File (.pof) dalam Pengaturcaraan file senarai taip.
3. Dalam senarai Mod, pilih Konfigurasi Dalaman.
4. Dalam File kotak nama, nyatakan file nama untuk pengaturcaraan file anda mahu mencipta.
5. Untuk menjana Peta Memori File (.map), hidupkan Cipta Peta Memori File (Auto jana output_file.peta). .map mengandungi alamat CFM dan UFM dengan tetapan ICB yang anda tetapkan melalui pilihan Option/Boot Info.
6.  Untuk menjana Data Pengaturcaraan Mentah (.rpd), hidupkan Cipta data konfigurasi RPD (Jana output_file_auto.rpd).
   Dengan bantuan Peta Memori File, anda boleh mengenal pasti data untuk setiap blok berfungsi dengan mudah dalam .rpd file. Anda juga boleh mengekstrak data denyar untuk alatan pengaturcaraan pihak ketiga atau mengemas kini konfigurasi atau data pengguna melalui IP Flash Altera On-Chip.
7. .sof boleh ditambah melalui Input files untuk menukar senarai dan anda boleh menambah sehingga dua .sof files.
   • Untuk tujuan peningkatan sistem jauh, anda boleh mengekalkan data halaman 0 asal dalam .pof, dan menggantikan data halaman 1 dengan .sof baharu file. Untuk melakukan ini, anda perlu menambah .pof file dalam halaman 0, kemudian
     tambah halaman .sof, kemudian tambah .sof baharu file kepada
8. Selepas semua tetapan ditetapkan, klik Jana untuk menjana pengaturcaraan yang berkaitan file.

Memprogramkan QSPI

Untuk memprogramkan kod aplikasi Nios II ke dalam denyar QSPI, lakukan langkah berikut:

1. Pada Kit Pembangunan FPGA MAX 10, tukar MAX10_BYPASSn kepada 0 untuk memintas peranti VTAP (MAX II) on-board.
2. Sambungkan Kabel Muat Turun FPGA Intel (dahulunya USB Blaster) ke JTAG pengepala.
3. Dalam tetingkap Pengaturcara, klik Persediaan Perkakasan dan pilih USB Blaster.
4. Dalam senarai Mod, pilih JTAG.
5. Klik butang Auto Detect pada anak tetingkap kiri.
6. Pilih peranti untuk diprogramkan, dan klik Tambah File.
7. Pilih pfl.sof.
8. Klik Mula untuk memulakan pengaturcaraan.
9. Selepas pengaturcaraan berjaya, tanpa mematikan papan, klik butang Auto Detect pada anak tetingkap kiri sekali lagi. Anda akan melihat denyar QSPI_512Mb muncul dalam tetingkap pengaturcara.
10. Pilih peranti QSPI dan klik Tambah File.
11. Pilih .pof file dijana sebelum ini daripada .hex file.
12. Klik Mula untuk memulakan pengaturcaraan denyar QSPI.

Memprogramkan FPGA dengan Imej Permulaan menggunakan JTAG

Anda perlu memprogramkan app1.pof ke dalam FPGA sebagai imej awal peranti. Untuk memprogramkan app1.pof ke dalam FPGA, lakukan langkah berikut:

1. Dalam tetingkap Pengaturcara, klik Persediaan Perkakasan dan pilih USB Blaster.
2. Dalam senarai Mod, pilih JTAG.
3. Klik butang Auto Detect pada anak tetingkap kiri.
4. Pilih peranti untuk diprogramkan, dan klik Tambah File.
5. Pilih app1.pof.
6. Klik Mula untuk memulakan pengaturcaraan.

Mengemas kini Imej dan Mencetuskan Konfigurasi Semula menggunakan UART

Untuk mengkonfigurasi kit pembangunan MAX10 FPGA anda dari jauh, lakukan langkah berikut:

1. Nota: Sebelum anda memulakan, pastikan perkara berikut:
   • pin CONFIG_SEL pada papan ditetapkan kepada 0
   • port UART papan anda disambungkan ke komputer anda
   • Buka Terminal Jauh.exe dan antara muka Terminal Jauh dibuka.
2. Klik Tetapan dan tetingkap tetapan port bersiri akan muncul.
3. Tetapkan parameter terminal jauh agar sepadan dengan tetapan UART yang dipilih dalam teras IP UART Quartus II. Selepas tetapan selesai, klik OK.
4. Tekan butang nCONFIG pada kit pembangunan atau masukkan 1 dalam kotak teks Hantar, dan kemudian tekan Enter.
   • Senarai pilihan operasi akan muncul pada terminal, seperti ditunjukkan di bawah:
   • Nota: Untuk memilih operasi, masukkan nombor dalam kotak teks Hantar, dan kemudian tekan Enter.
5. Untuk mengemas kini imej aplikasi 1 dengan imej aplikasi 2, pilih operasi 2. Anda akan digesa untuk memasukkan alamat mula dan tamat CFM1 dan CFM2.
   • Nota: Alamat yang ditunjukkan dalam peta file termasuk tetapan ICB, CFM dan UFM tetapi Altera On-Chip
   • IP Flash boleh mengakses CFM dan UFM sahaja. Oleh itu, terdapat pengimbangan alamat antara alamat yang ditunjukkan dalam peta file dan tetingkap parameter IP Flash Altera On-Chip.
6. Masukkan alamat berdasarkan alamat yang ditentukan oleh tetingkap parameter IP Flash Altera On-Chip.
   • Padam akan bermula secara automatik selepas anda memasukkan alamat penamat.
7. Selepas pemadaman berjaya, anda akan digesa untuk memasuki pengaturcaraan .rpd file untuk imej aplikasi 2.
   • Untuk memuat naik imej, klik HantarFile butang, dan kemudian pilih .rpd yang mengandungi imej aplikasi 2 sahaja dan klik Buka.
   • Nota: Selain daripada imej aplikasi 2, anda boleh menggunakan mana-mana imej baharu yang anda ingin kemas kini ke dalam peranti.
   • Proses kemas kini akan bermula secara langsung dan anda boleh memantau kemajuan melalui terminal. Menu operasi akan menggesa Selesai dan anda kini boleh memilih operasi seterusnya.
8. Untuk mencetuskan konfigurasi semula, pilih operasi 4. Anda boleh memerhatikan gelagat LED yang menunjukkan imej berbeza yang dimuatkan ke dalam peranti.

Imej	Status LED (Aktif Rendah)
Imej Kilang	01010
Imej Aplikasi 1	10101
Imej Aplikasi 2	01110

Sejarah Semakan Dokumen

tarikh	Versi	Perubahan
Februari 2017	2017.02.21	Dijenamakan semula sebagai Intel.
Jun 2015	2015.06.15	Keluaran awal.

Dokumen / Sumber

Peranti FPGA intel MAX 10 Lebih UART dengan Pemproses Nios II [pdf] Panduan Pengguna MAX 10 Peranti FPGA Lebih UART dengan Pemproses Nios II, MAX 10 Peranti FPGA, Lebih UART dengan Pemproses Nios II, Lebih UART, Pemproses Nios II UART, Nios II, UART Pemproses

Rujukan

• Manual Pengguna