Nios II પ્રોસેસર સાથે UART પર intel MAX 10 FPGA ઉપકરણો

ઉત્પાદન માહિતી

સંદર્ભ ડિઝાઇન એક સરળ એપ્લિકેશન પ્રદાન કરે છે જે MAX 10 FPGA ઉપકરણો માટે Nios II- આધારિત સિસ્ટમ્સમાં મૂળભૂત રીમોટ રૂપરેખાંકન સુવિધાઓનો અમલ કરે છે. MAX 10 FPGA ડેવલપમેન્ટ કિટમાં સમાવિષ્ટ UART ઇન્ટરફેસનો ઉપયોગ રિમોટ રૂપરેખાંકન કાર્યક્ષમતા પ્રદાન કરવા માટે Altera UART IP કોર સાથે થાય છે. MAX10 FPGA ઉપકરણો બે રૂપરેખાંકન ઇમેજ સુધી સંગ્રહિત કરવાની ક્ષમતા પ્રદાન કરે છે જે રિમોટ સિસ્ટમ અપગ્રેડ સુવિધાને વધુ વિસ્તૃત કરે છે.

સંક્ષેપ

સંક્ષેપ	વર્ણન
એવલોન-એમએમ	એવલોન મેમરી-મેપ્ડ કન્ફિગરેશન ફ્લેશ મેમરી
CFM	ગ્રાફિકલ યુઝર ઇન્ટરફેસ
ICB	પ્રારંભિક રૂપરેખાંકન બીટ
MAP/.નકશો	મેમરી નકશો File
Nios II EDS	Nios II એમ્બેડેડ ડિઝાઇન સ્યુટ સપોર્ટ
પીએફએલ	સમાંતર ફ્લેશ લોડર IP કોર
POF/.pof	પ્રોગ્રામર ઑબ્જેક્ટ File
QSPI	ક્વાડ સીરીયલ પેરિફેરલ ઈન્ટરફેસ
RPD/.rpd	કાચો પ્રોગ્રામિંગ ડેટા
SBT	સોફ્ટવેર બિલ્ડ ટૂલ્સ
SOF/.sof	SRAM ઑબ્જેક્ટ File
કાર્ટ	યુનિવર્સલ અસિંક્રોનસ રીસીવર/ટ્રાન્સમીટર
યુએફએમ	વપરાશકર્તા ફ્લેશ મેમરી

ઉત્પાદન વપરાશ સૂચનાઓ

પૂર્વશરત

આ સંદર્ભ ડિઝાઇનના ઉપયોગ માટે તમારી પાસે નીચેના ક્ષેત્રોમાં જ્ઞાન અથવા અનુભવનું દર્શાવેલ સ્તર હોવું જરૂરી છે:

આવશ્યકતાઓ:

સંદર્ભ ડિઝાઇન માટે નીચેની હાર્ડવેર અને સૉફ્ટવેર આવશ્યકતાઓ છે:

સંદર્ભ ડિઝાઇન Files

File નામ	વર્ણન
ફેક્ટરી_ઇમેજ	દ્વિ રૂપરેખાંકન છબીઓ રૂપરેખાંકન મોડમાં, CFM1 અને CFM2 એક જ CFM સ્ટોરેજમાં જોડવામાં આવે છે.
app_image_1	ક્વાર્ટસ II હાર્ડવેર ડિઝાઇન file જે app_image_2 ને બદલે છે રીમોટ સિસ્ટમ અપગ્રેડ દરમિયાન.
app_image_2	Nios II સોફ્ટવેર એપ્લિકેશન કોડ માટે નિયંત્રક તરીકે કાર્ય કરે છે રીમોટ અપગ્રેડ સિસ્ટમ ડિઝાઇન.
રીમોટ_સિસ્ટમ_અપગ્રેડ.સી
factory_application1.pof	ક્વાર્ટસ II પ્રોગ્રામિંગ file જેમાં ફેક્ટરી ઇમેજ અને એપ્લિકેશન છબી 1, CFM0 અને CFM1 અને CFM2 માં પ્રોગ્રામ કરવા માટે અનુક્રમે પ્રારંભિક s પરtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

સંદર્ભ ડિઝાઇન એક સરળ એપ્લિકેશન પ્રદાન કરે છે જે MAX 10 FPGA ઉપકરણો માટે Nios II- આધારિત સિસ્ટમ્સમાં મૂળભૂત રીમોટ રૂપરેખાંકન સુવિધાઓનો અમલ કરે છે. MAX 10 FPGA ડેવલપમેન્ટ કિટમાં સમાવિષ્ટ UART ઇન્ટરફેસનો ઉપયોગ રિમોટ રૂપરેખાંકન કાર્યક્ષમતા પ્રદાન કરવા માટે Altera UART IP કોર સાથે થાય છે.

સંબંધિત માહિતી

સંદર્ભ ડિઝાઇન Files

MAX 10 FPGA ઓવર સાથે રિમોટ સિસ્ટમ અપગ્રેડview

રિમોટ સિસ્ટમ અપગ્રેડ સુવિધા સાથે, FPGA ઉપકરણો માટે ઉન્નત્તિકરણો અને બગ ફિક્સ દૂરથી કરી શકાય છે. એમ્બેડેડ સિસ્ટમ પર્યાવરણમાં, ફર્મવેરને વિવિધ પ્રકારના પ્રોટોકોલ પર વારંવાર અપડેટ કરવાની જરૂર છે, જેમ કે UART, Ethernet, અને I2C. જ્યારે એમ્બેડેડ સિસ્ટમમાં FPGA નો સમાવેશ થાય છે, ત્યારે ફર્મવેર અપડેટ્સમાં FPGA પર હાર્ડવેર ઈમેજના અપડેટ્સનો સમાવેશ થઈ શકે છે.
MAX10 FPGA ઉપકરણો બે રૂપરેખાંકન ઇમેજ સુધી સંગ્રહિત કરવાની ક્ષમતા પ્રદાન કરે છે જે રિમોટ સિસ્ટમ અપગ્રેડ સુવિધાને વધુ વિસ્તૃત કરે છે. છબીઓમાંથી એક બેકઅપ ઇમેજ હશે જે લોડ થાય છે જો વર્તમાન છબીમાં કોઈ ભૂલ થાય છે.

સંક્ષેપ

કોષ્ટક 1: સંક્ષિપ્ત શબ્દોની સૂચિ

સંક્ષિપ્ત વર્ણન
એવલોન-એમએમ	એવલોન મેમરી-મેપ્ડ
CFM	રૂપરેખાંકન ફ્લેશ મેમરી
GUI	ગ્રાફિકલ યુઝર ઇન્ટરફેસ
ICB	પ્રારંભિક રૂપરેખાંકન બીટ
MAP/.નકશો	મેમરી નકશો File
Nios II EDS	Nios II એમ્બેડેડ ડિઝાઇન સ્યુટ સપોર્ટ
પીએફએલ	સમાંતર ફ્લેશ લોડર IP કોર
POF/.pof	પ્રોગ્રામર ઑબ્જેક્ટ File

• ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. Intel, Intel લોગો, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus અને Stratix શબ્દો અને લોગો એ US અને/અથવા અન્ય દેશોમાં Intel Corporation અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
• અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.

પૂર્વશરત

સંક્ષેપ QSPI	વર્ણન ક્વાડ સીરીયલ પેરિફેરલ ઈન્ટરફેસ
RPD/.rpd	કાચો પ્રોગ્રામિંગ ડેટા
SBT	સોફ્ટવેર બિલ્ડ ટૂલ્સ
SOF/.sof	SRAM ઑબ્જેક્ટ File
UART	યુનિવર્સલ અસિંક્રોનસ રીસીવર/ટ્રાન્સમીટર
યુએફએમ	વપરાશકર્તા ફ્લેશ મેમરી

પૂર્વશરત

• આ સંદર્ભ ડિઝાઇનના ઉપયોગ માટે તમારી પાસે નીચેના ક્ષેત્રોમાં જ્ઞાન અથવા અનુભવનું દર્શાવેલ સ્તર હોવું જરૂરી છે:
• Nios II સિસ્ટમ્સ અને તેને બનાવવા માટેના સાધનોનું કાર્યકારી જ્ઞાન. આ સિસ્ટમો અને સાધનોમાં Quartus® II સોફ્ટવેર, Qsys અને Nios II EDS નો સમાવેશ થાય છે.
• Intel FPGA રૂપરેખાંકન પદ્ધતિઓ અને સાધનોનું જ્ઞાન, જેમ કે MAX 10 FPGA આંતરિક ગોઠવણી, રિમોટ સિસ્ટમ અપગ્રેડ સુવિધા અને PFL.

જરૂરીયાતો

• સંદર્ભ ડિઝાઇન માટે નીચેની હાર્ડવેર અને સૉફ્ટવેર આવશ્યકતાઓ છે:
• MAX 10 FPGA વિકાસ કીટ
• Nios II EDS સાથે Quartus II સંસ્કરણ 15.0
• કાર્યરત UART ડ્રાઇવર અને ઇન્ટરફેસ સાથેનું કમ્પ્યુટર
• કોઈપણ દ્વિસંગી/હેક્ઝાડેસિમલ file સંપાદક

સંદર્ભ ડિઝાઇન Files

કોષ્ટક 2: ડિઝાઇન Files સંદર્ભ ડિઝાઇનમાં સમાવેશ થાય છે

File નામ ફેક્ટરી_ઇમેજ	વર્ણન • ક્વાર્ટસ II હાર્ડવેર ડિઝાઇન file CFM0 માં સંગ્રહિત કરવું. • જ્યારે એપ્લિકેશન ઈમેજ ડાઉનલોડમાં ભૂલ થાય ત્યારે ઉપયોગમાં લેવાતી ફોલબેક ઈમેજ/ફેક્ટરી ઈમેજ.
app_image_1	• ક્વાર્ટસ II હાર્ડવેર ડિઝાઇન file CFM1 અને CFM2 માં સંગ્રહિત કરવું.(1) • ઉપકરણમાં લોડ થયેલ પ્રારંભિક એપ્લિકેશન છબી.

1. ડ્યુઅલ રૂપરેખાંકન ઈમેજીસ રૂપરેખાંકન મોડમાં, CFM1 અને CFM2 એક જ CFM સ્ટોરેજ સાથે જોડવામાં આવે છે.

File નામ app_image_2	વર્ણન ક્વાર્ટસ II હાર્ડવેર ડિઝાઇન file જે રિમોટ સિસ્ટમ અપગ્રેડ દરમિયાન app_image_2 ને બદલે છે.
રીમોટ_સિસ્ટમ_અપગ્રેડ.સી	Nios II સોફ્ટવેર એપ્લિકેશન કોડ રિમોટ અપગ્રેડ સિસ્ટમ ડિઝાઇન માટે નિયંત્રક તરીકે કામ કરે છે.
રીમોટ Terminal.exe	• એક્ઝિક્યુટેબલ file GUI સાથે. • MAX 10 FPGA ડેવલપમેન્ટ કિટ સાથે ક્રિયાપ્રતિક્રિયા કરવા માટે યજમાન માટે ટર્મિનલ તરીકેના કાર્યો. • UART દ્વારા પ્રોગ્રામિંગ ડેટા મોકલે છે. • આ ટર્મિનલ માટે સોર્સ કોડ શામેલ છે.

કોષ્ટક 3: માસ્ટર Files સંદર્ભ ડિઝાઇનમાં સમાવેશ થાય છે

તમે આ માસ્ટરનો ઉપયોગ કરી શકો છો fileડિઝાઇનનું સંકલન કર્યા વિના સંદર્ભ ડિઝાઇન માટે s files.

File નામ   factory_application1.pof factory_application1.rpd	વર્ણન ક્વાર્ટસ II પ્રોગ્રામિંગ file જેમાં ફેક્ટરી ઈમેજ અને એપ્લિકેશન ઈમેજ 1 નો સમાવેશ થાય છે, જે અનુક્રમે CFM0 અને CFM1 અને CFM2 માં પ્રોગ્રામ કરી શકાય છે.tage.
factory_application2.pof factory_application2.rpd	• ક્વાર્ટસ II પ્રોગ્રામિંગ file જેમાં ફેક્ટરી ઈમેજ અને એપ્લિકેશન ઈમેજ 2 હોય છે. • રીમોટ સિસ્ટમ અપગ્રેડ દરમિયાન એપ્લિકેશન ઇમેજ 2 ને બદલવા માટે એપ્લિકેશન ઇમેજ 1 પછીથી કાઢવામાં આવશે, જેનું નામ નીચે application_ image_2.rpd છે.
application_image_1.rpd	ક્વાર્ટસ II કાચો પ્રોગ્રામિંગ ડેટા file જેમાં માત્ર એપ્લિકેશન ઈમેજ 1 હોય છે.
application_image_2.rpd	ક્વાર્ટસ II કાચો પ્રોગ્રામિંગ ડેટા file જેમાં માત્ર એપ્લિકેશન ઈમેજ 2 છે.
Nios_application.pof	• પ્રોગ્રામિંગ file જેમાં Nios II પ્રોસેસર સોફ્ટવેર એપ્લીકેશન .hex નો સમાવેશ થાય છે file માત્ર • બાહ્ય QSPI ફ્લેશમાં પ્રોગ્રામ કરવા માટે.
pfl.sof	• ક્વાર્ટસ II .સોફ જેમાં પીએફએલ છે. • MAX 10 FPGA ડેવલપમેન્ટ કીટ પર QSPI ફ્લેશમાં પ્રોગ્રામ કરેલ.

સંદર્ભ ડિઝાઇન કાર્યાત્મક વર્ણન

Nios II Gen2 પ્રોસેસર

• સંદર્ભ ડિઝાઇનમાં Nios II Gen2 પ્રોસેસર નીચેના કાર્યો ધરાવે છે:
• એક બસ માસ્ટર કે જે વાંચવા, લખવા અને ભૂંસી નાખવા સહિત અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી કોર સાથે તમામ ઈન્ટરફેસ કામગીરી સંભાળે છે.
• હોસ્ટ કોમ્પ્યુટરમાંથી પ્રોગ્રામિંગ બીટ સ્ટ્રીમ મેળવવા માટે સોફ્ટવેરમાં અલ્ગોરિધમ પ્રદાન કરે છે અને ડ્યુઅલ કન્ફિગરેશન IP કોર દ્વારા પુનઃરૂપરેખાંકન ટ્રિગર કરે છે.
• તમારે તે મુજબ પ્રોસેસરના રીસેટ વેક્ટરને સેટ કરવાની જરૂર છે. આ ખાતરી કરવા માટે છે કે પ્રોસેસર UFM અથવા બાહ્ય QSPI ફ્લેશમાંથી સાચો એપ્લિકેશન કોડ બૂટ કરે છે.
• નોંધ: જો Nios II એપ્લિકેશન કોડ મોટો હોય, તો Intel ભલામણ કરે છે કે તમે એપ્લિકેશન કોડને બાહ્ય QSPI ફ્લેશમાં સંગ્રહિત કરો. આ સંદર્ભ ડિઝાઇનમાં, રીસેટ વેક્ટર બાહ્ય QSPI ફ્લેશ તરફ નિર્દેશ કરે છે જ્યાં Nios II એપ્લિકેશન કોડ સંગ્રહિત છે.

સંબંધિત માહિતી

• Nios II Gen2 હાર્ડવેર ડેવલપમેન્ટ ટ્યુટોરીયલ
• Nios II Gen2 પ્રોસેસર વિકસાવવા વિશે વધુ માહિતી પ્રદાન કરે છે.

અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી કોર

• અલ્ટેરા ઓન-ચિપ ફ્લેશ આઇપી કોર Nios II પ્રોસેસર માટે CFM અને UFM ને વાંચવા, લખવા અથવા ભૂંસી નાખવાની કામગીરી કરવા માટે ઇન્ટરફેસ તરીકે કાર્ય કરે છે. અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી કોર તમને નવા રૂપરેખાંકન બીટ સ્ટ્રીમ સાથે CFM ને ઍક્સેસ કરવા, ભૂંસી નાખવા અને અપડેટ કરવાની મંજૂરી આપે છે. અલ્ટેરા ઓન-ચિપ ફ્લેશ આઇપી પેરામીટર એડિટર દરેક મેમરી સેક્ટર માટે પૂર્વનિર્ધારિત સરનામા શ્રેણી દર્શાવે છે.

સંબંધિત માહિતી

• અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી કોર
• Altera On-Chip Flash IP Core વિશે વધુ માહિતી પ્રદાન કરે છે.

અલ્ટેરા ડ્યુઅલ કન્ફિગરેશન આઈપી કોર

• તમે MAX 10 FPGA ઉપકરણોમાં રિમોટ સિસ્ટમ અપગ્રેડ બ્લોકને ઍક્સેસ કરવા માટે Altera Dual Configuration IP કોરનો ઉપયોગ કરી શકો છો. અલ્ટેરા ડ્યુઅલ કન્ફિગરેશન આઈપી કોર તમને નવી ઈમેજ ડાઉનલોડ થઈ ગયા પછી પુનઃરૂપરેખાંકનને ટ્રિગર કરવાની મંજૂરી આપે છે.

સંબંધિત માહિતી

• અલ્ટેરા ડ્યુઅલ કન્ફિગરેશન આઈપી કોર
• Altera Dual Configuration IP Core વિશે વધુ માહિતી પ્રદાન કરે છે

અલ્ટેરા UART IP કોર

• UART IP કોર MAX 10 FPGA માં એમ્બેડેડ સિસ્ટમ અને બાહ્ય ઉપકરણ વચ્ચે સીરીયલ કેરેક્ટર સ્ટ્રીમ્સના સંચારને મંજૂરી આપે છે. Avalon-MM માસ્ટર તરીકે, Nios II પ્રોસેસર UART IP કોર સાથે વાતચીત કરે છે, જે Avalon-MM સ્લેવ છે. આ સંદેશાવ્યવહાર નિયંત્રણ અને ડેટા રજીસ્ટર વાંચન અને લેખન દ્વારા કરવામાં આવે છે.
• કોર RS-232 પ્રોટોકોલ સમયનો અમલ કરે છે અને નીચેની સુવિધાઓ પ્રદાન કરે છે:
• એડજસ્ટેબલ બાઉડ રેટ, પેરિટી, સ્ટોપ અને ડેટા બિટ્સ
• વૈકલ્પિક RTS/CTS પ્રવાહ નિયંત્રણ સંકેતો

સંબંધિત માહિતી

• UART કોર
• UART કોર વિશે વધુ માહિતી પૂરી પાડે છે.

જેનરિક ક્વાડ SPI કંટ્રોલર IP કોર

• જેનરિક ક્વાડ SPI કંટ્રોલર IP કોર MAX 10 FPGA, બાહ્ય ફ્લેશ અને ઑન-બોર્ડ QSPI ફ્લેશ વચ્ચેના ઇન્ટરફેસ તરીકે કાર્ય કરે છે. કોર વાંચવા, લખવા અને ભૂંસી નાખવાની કામગીરી દ્વારા QSPI ફ્લેશની ઍક્સેસ પ્રદાન કરે છે.
  જ્યારે Nios II એપ્લિકેશન વધુ સૂચનાઓ સાથે વિસ્તરે છે, ત્યારે file હેક્સનું કદ file Nios II એપ્લિકેશનમાંથી જનરેટ થયેલો મોટો હશે. ચોક્કસ કદની મર્યાદાથી આગળ, યુએફએમ પાસે એપ્લિકેશન હેક્સને સંગ્રહિત કરવા માટે પૂરતી જગ્યા નહીં હોય file. આને ઉકેલવા માટે, તમે એપ્લિકેશન હેક્સ સ્ટોર કરવા માટે MAX 10 FPGA ડેવલપમેન્ટ કીટ પર ઉપલબ્ધ બાહ્ય QSPI ફ્લેશનો ઉપયોગ કરી શકો છો. file.

આ Nios II EDS સોફ્ટવેર એપ્લિકેશન ડિઝાઇન

• સંદર્ભ ડિઝાઇનમાં Nios II સોફ્ટવેર એપ્લિકેશન કોડનો સમાવેશ થાય છે જે રિમોટ અપગ્રેડ સિસ્ટમ ડિઝાઇનને નિયંત્રિત કરે છે. Nios II સોફ્ટવેર એપ્લિકેશન કોડ ચોક્કસ સૂચનાઓનું અમલીકરણ કરીને UART દ્વારા હોસ્ટ ટર્મિનલને પ્રતિસાદ આપે છે.

એપ્લિકેશન છબીઓ દૂરસ્થ અપડેટ કરી રહ્યા છીએ

• તમે પ્રોગ્રામિંગ બીટ સ્ટ્રીમ ટ્રાન્સમિટ કર્યા પછી file રિમોટ ટર્મિનલનો ઉપયોગ કરીને, Nios II સૉફ્ટવેર એપ્લિકેશન નીચે પ્રમાણે ડિઝાઇન કરવામાં આવી છે:

1. CFM1 અને 2 સેક્ટરને અન-સુરક્ષિત કરવા માટે અલ્ટેરા ઓન-ચિપ ફ્લેશ આઇપી કોર કંટ્રોલ રજિસ્ટર સેટ કરો.
2. CFM1 અને CFM2 પર સેક્ટર ઇરેઝ ઑપરેશન કરો. સફળતાપૂર્વક ભૂંસી નાખવાની પ્રક્રિયા પૂર્ણ થઈ ગઈ છે તેની ખાતરી કરવા માટે સોફ્ટવેર અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી કોરના સ્ટેટસ રજિસ્ટરનું મતદાન કરે છે.
3. stdin થી એક સમયે 4 બાઇટ્સ બીટ સ્ટ્રીમ મેળવો. સ્ટાન્ડર્ડ ઇનપુટ અને આઉટપુટનો ઉપયોગ સીધા હોસ્ટ ટર્મિનલમાંથી ડેટા મેળવવા અને તેના પર આઉટપુટ પ્રિન્ટ કરવા માટે થઈ શકે છે. નિઓસ II એક્લિપ્સ બિલ્ડ ટૂલમાં BSP એડિટર દ્વારા પ્રમાણભૂત ઇનપુટ અને આઉટપુટ વિકલ્પના પ્રકારો સેટ કરી શકાય છે.
4. દરેક બાઈટ માટે બીટ ઓર્ડરને ઉલટાવે છે.
   • નોંધ: અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી કોરના રૂપરેખાંકનને કારણે, ડેટાના દરેક બાઈટને CFM માં લખતા પહેલા તેને રિવર્સ કરવાની જરૂર છે.
5. CFM4 અને CFM1 માં એક સમયે 2 બાઇટ્સ ડેટા લખવાનું શરૂ કરો. આ પ્રક્રિયા પ્રોગ્રામિંગ બીટ સ્ટ્રીમના અંત સુધી ચાલુ રહે છે.
6. સફળ લેખન કામગીરી સુનિશ્ચિત કરવા માટે અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપીના સ્ટેટસ રજિસ્ટરનું મતદાન કરો. ટ્રાન્સમિશન પૂર્ણ થયું છે તે દર્શાવવા માટે સંદેશો પૂછે છે.
   • નોંધ: જો લખવાની કામગીરી નિષ્ફળ જાય, તો ટર્મિનલ બીટ સ્ટ્રીમ મોકલવાની પ્રક્રિયાને અટકાવશે અને ભૂલ સંદેશો જનરેટ કરશે.
7. કોઈપણ અનિચ્છનીય લેખન કામગીરીને રોકવા માટે CFM1 અને CFM2 ને ફરીથી સુરક્ષિત કરવા માટે નિયંત્રણ રજિસ્ટર સેટ કરે છે.

સંબંધિત માહિતી

• કન્વર્ટ પ્રોગ્રામિંગ દ્વારા pof જનરેશન Files ચાલુ
• આરપીડી બનાવવા વિશે માહિતી પ્રદાન કરે છે fileકન્વર્ટ પ્રોગ્રામિંગ દરમિયાન s files.

રિકોન્ફિગરેશન રિમોટલી ટ્રિગર કરી રહ્યું છે

• તમે હોસ્ટ રિમોટ ટર્મિનલમાં ટ્રિગર રિકોન્ફિગરેશન ઑપરેશન પસંદ કર્યા પછી, Nios II સૉફ્ટવેર ઍપ્લિકેશન નીચે મુજબ કરશે:

1. માનક ઇનપુટમાંથી આદેશ પ્રાપ્ત કરો.
2. નીચેના બે લેખન કામગીરી સાથે પુનઃરૂપરેખાંકન શરૂ કરો:

• ડ્યુઅલ રૂપરેખાંકન IP કોરમાં 0x03 ના ઑફસેટ સરનામાં પર 0x01 લખો. આ ઑપરેશન ભૌતિક CONFIG_SEL પિન પર ફરીથી લખે છે અને ઇમેજ 1 ને આગલી બૂટ કન્ફિગરેશન ઇમેજ તરીકે સેટ કરે છે.
• ડ્યુઅલ કન્ફિગરેશન IP કોરમાં 0x01 ના ઑફસેટ સરનામાં પર 0x00 લખો. આ ઑપરેશન CFM1 અને CFM2 માં એપ્લિકેશન ઇમેજ માટે પુનઃરૂપરેખાંકનને ટ્રિગર કરે છે

સંદર્ભ ડિઝાઇન વૉકથ્રુ

જનરેટીંગ પ્રોગ્રામિંગ Files

• તમારે નીચેનું પ્રોગ્રામિંગ જનરેટ કરવું પડશે fileMAX 10 FPGA ડેવલપમેન્ટ કિટ પર રિમોટ સિસ્ટમ અપગ્રેડનો ઉપયોગ કરવામાં સક્ષમ થવા પહેલાં:

QSPI પ્રોગ્રામિંગ માટે:

• સોફ-ઉપયોગ સંદર્ભ ડિઝાઇનમાં સમાવિષ્ટ pfl.sof અથવા તમે તમારી પોતાની PFL ડિઝાઇન ધરાવતી અલગ .sof બનાવવાનું પસંદ કરી શકો છો.
• pof-રૂપરેખાંકન file .hex થી જનરેટ અને QSPI ફ્લેશમાં પ્રોગ્રામ કરેલ.
• માટે રીમોટ સિસ્ટમ અપગ્રેડ:
• pof-રૂપરેખાંકન file .sof થી જનરેટ અને આંતરિક ફ્લેશમાં પ્રોગ્રામ કરેલ.
• rpd - સમાવે છે આંતરિક ફ્લેશ માટેનો ડેટા જેમાં ICB સેટિંગ્સ, CFM0, CFM1 અને UFMનો સમાવેશ થાય છે.
• નકશો - ધરાવે છે ICB સેટિંગ્સ, CFM0, CFM1 અને UFM ના દરેક મેમરી સેક્ટર માટેનું સરનામું.

જનરેટ કરી રહ્યું છે fileQSPI પ્રોગ્રામિંગ માટે s

.pof જનરેટ કરવા માટે file QSPI પ્રોગ્રામિંગ માટે, નીચેના પગલાંઓ કરો:

1. Nios II પ્રોજેક્ટ બનાવો અને HEX જનરેટ કરો file.
   • નોંધ: AN730 નો સંદર્ભ લો: Nios II પ્રોજેક્ટ બનાવવા અને HEX જનરેટ કરવા વિશેની માહિતી માટે MAX 10 ઉપકરણોમાં Nios II પ્રોસેસર બુટીંગ પદ્ધતિઓ file.
2. પર File મેનુ, કન્વર્ટ પ્રોગ્રામિંગ પર ક્લિક કરો Files.
3. આઉટપુટ પ્રોગ્રામિંગ હેઠળ file, પ્રોગ્રામર ઑબ્જેક્ટ પસંદ કરો File (.pof) પ્રોગ્રામિંગમાં file પ્રકાર યાદી.
4. મોડ સૂચિમાં, 1-બીટ નિષ્ક્રિય સીરીયલ પસંદ કરો.
5. રૂપરેખાંકન ઉપકરણ સૂચિમાં, CFI_512Mb પસંદ કરો.
6. માં File નામ બોક્સ, સ્પષ્ટ કરો file પ્રોગ્રામિંગ માટે નામ file તમે બનાવવા માંગો છો.
7. ઇનપુટમાં fileસૂચિને કન્વર્ટ કરવા માટે s, વિકલ્પો અને SOF ડેટા પંક્તિ દૂર કરો. હેક્સ ડેટા ઉમેરો પર ક્લિક કરો અને હેક્સ ડેટા ઉમેરો સંવાદ બોક્સ દેખાય છે. હેક્સ ડેટા ઉમેરો બોક્સમાં, સંપૂર્ણ સરનામું પસંદ કરો અને .hex દાખલ કરો file Nios II EDS બિલ્ડ ટૂલ્સમાંથી બનાવેલ.
8. બધી સેટિંગ્સ સેટ થઈ ગયા પછી, સંબંધિત પ્રોગ્રામિંગ જનરેટ કરવા માટે જનરેટ કરો પર ક્લિક કરો file.

સંબંધિત માહિતી

AN730: MAX 10 FPGA ઉપકરણોમાં Nios II પ્રોસેસર બુટીંગ પદ્ધતિઓ
જનરેટ કરી રહ્યું છે fileરિમોટ સિસ્ટમ અપગ્રેડ માટે s

.pof, .નકશો અને .rpd જનરેટ કરવા માટે files દૂરસ્થ સિસ્ટમ અપગ્રેડ માટે, નીચેના પગલાંઓ કરો:

1. Factory_image, application_image_1 અને application_image_2 પુનઃસ્થાપિત કરો, અને ત્રણેય ડિઝાઇન કમ્પાઇલ કરો.
2. બે .pof જનરેટ કરો fileનીચેના કોષ્ટકમાં વર્ણવેલ છે:
   • નોંધ: કન્વર્ટ પ્રોગ્રામિંગ દ્વારા .pof જનરેશન નો સંદર્ભ લો File.pof જનરેટ કરવાના પગલાં માટે s files.
3. કોઈપણ હેક્સ એડિટરનો ઉપયોગ કરીને app2.rpd ખોલો.
4. હેક્સ એડિટરમાં, .નકશાનો સંદર્ભ લઈને શરૂઆત અને અંત ઑફસેટના આધારે બાઈનરી ડેટા બ્લોક પસંદ કરો. file. 10M50 ઉપકરણ માટે શરૂઆત અને અંતની ઑફસેટ અનુક્રમે 0x12000 અને 0xB9FFF છે. આ બ્લોકને નવામાં કૉપિ કરો file અને તેને અલગ .rpd માં સાચવો file. આ નવી .rpd file ફક્ત એપ્લિકેશન ઇમેજ 2 સમાવે છે.

કન્વર્ટ પ્રોગ્રામિંગ દ્વારા pof જનરેશન Files

કન્વર્ટ કરવા માટે .sof files થી .pof files, આ પગલાં અનુસરો:

1. પર File મેનુ, કન્વર્ટ પ્રોગ્રામિંગ પર ક્લિક કરો Files.
2. આઉટપુટ પ્રોગ્રામિંગ હેઠળ file, પ્રોગ્રામર ઑબ્જેક્ટ પસંદ કરો File (.pof) પ્રોગ્રામિંગમાં file પ્રકાર યાદી.
3. મોડ સૂચિમાં, આંતરિક રૂપરેખાંકન પસંદ કરો.
4. માં File નામ બોક્સ, સ્પષ્ટ કરો file પ્રોગ્રામિંગ માટે નામ file તમે બનાવવા માંગો છો.
5. મેમરી મેપ જનરેટ કરવા માટે File (.નકશો), બનાવો મેમરી મેપ ચાલુ કરો File (ઓટો જનરેટ આઉટપુટ_file.નકશો). .નકશામાં ICB સેટિંગ સાથે CFM અને UFM નું સરનામું છે જે તમે વિકલ્પ/બૂટ માહિતી વિકલ્પ દ્વારા સેટ કરો છો.
6.  કાચો પ્રોગ્રામિંગ ડેટા (.rpd) જનરેટ કરવા માટે, રૂપરેખા ડેટા RPD બનાવો ચાલુ કરો (આઉટપુટ જનરેટ કરો_file_auto.rpd).
   મેમરી મેપની મદદથી File, તમે .rpd માં દરેક કાર્યાત્મક બ્લોક માટે ડેટા સરળતાથી ઓળખી શકો છો file. તમે તૃતીય પક્ષ પ્રોગ્રામિંગ ટૂલ્સ માટે ફ્લેશ ડેટા પણ કાઢી શકો છો અથવા અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી દ્વારા રૂપરેખાંકન અથવા વપરાશકર્તા ડેટા અપડેટ કરી શકો છો.
7. .sof ઇનપુટ દ્વારા ઉમેરી શકાય છે files ને લિસ્ટ કન્વર્ટ કરવા માટે અને તમે બે .sof સુધી ઉમેરી શકો છો files.
   • રિમોટ સિસ્ટમ અપગ્રેડ હેતુઓ માટે, તમે મૂળ પૃષ્ઠ 0 ડેટાને .pof માં જાળવી શકો છો અને પૃષ્ઠ 1 ડેટાને નવા .sof સાથે બદલી શકો છો. file. આ કરવા માટે, તમારે .pof ઉમેરવાની જરૂર છે file પૃષ્ઠ 0 માં, પછી
     .sof પૃષ્ઠ ઉમેરો, પછી નવું .sof ઉમેરો file થી
8. બધી સેટિંગ્સ સેટ થઈ ગયા પછી, સંબંધિત પ્રોગ્રામિંગ જનરેટ કરવા માટે જનરેટ કરો પર ક્લિક કરો file.

QSPI પ્રોગ્રામિંગ

Nios II એપ્લિકેશન કોડને QSPI ફ્લેશમાં પ્રોગ્રામ કરવા માટે, નીચેના પગલાંઓ કરો:

1. MAX 10 FPGA ડેવલપમેન્ટ કિટ પર, ઓન-બોર્ડ VTAP (MAX II) ઉપકરણને બાયપાસ કરવા માટે MAX10_BYPASSn ને 0 પર સ્વિચ કરો.
2. ઇન્ટેલ FPGA ડાઉનલોડ કેબલ (અગાઉનું યુએસબી બ્લાસ્ટર) ને J સાથે કનેક્ટ કરોTAG હેડર
3. પ્રોગ્રામર વિન્ડોમાં, હાર્ડવેર સેટઅપ પર ક્લિક કરો અને USB બ્લાસ્ટર પસંદ કરો.
4. મોડ સૂચિમાં, J પસંદ કરોTAG.
5. ડાબી તકતી પર સ્વતઃ શોધ બટન પર ક્લિક કરો.
6. પ્રોગ્રામ કરવા માટે ઉપકરણ પસંદ કરો અને ઉમેરો પર ક્લિક કરો File.
7. pfl.sof પસંદ કરો.
8. પ્રોગ્રામિંગ શરૂ કરવા માટે પ્રારંભ પર ક્લિક કરો.
9. પ્રોગ્રામિંગ સફળ થયા પછી, બોર્ડને બંધ કર્યા વિના, ફરીથી ડાબી તકતી પર સ્વતઃ શોધ બટન પર ક્લિક કરો. પ્રોગ્રામર વિન્ડોમાં તમે QSPI_512Mb ફ્લેશ દેખાશે.
10. QSPI ઉપકરણ પસંદ કરો અને ઉમેરો પર ક્લિક કરો File.
11. .pof પસંદ કરો file .hex થી અગાઉ જનરેટ કરેલ file.
12. QSPI ફ્લેશનું પ્રોગ્રામિંગ શરૂ કરવા માટે સ્ટાર્ટ પર ક્લિક કરો.

J નો ઉપયોગ કરીને પ્રારંભિક છબી સાથે FPGA ને પ્રોગ્રામિંગTAG

તમારે ઉપકરણ પ્રારંભિક છબી તરીકે FPGA માં app1.pof ને પ્રોગ્રામ કરવું પડશે. FPGA માં app1.pof ને પ્રોગ્રામ કરવા માટે, નીચેના પગલાંઓ કરો:

1. પ્રોગ્રામર વિન્ડોમાં, હાર્ડવેર સેટઅપ પર ક્લિક કરો અને USB બ્લાસ્ટર પસંદ કરો.
2. મોડ સૂચિમાં, J પસંદ કરોTAG.
3. ડાબી તકતી પર સ્વતઃ શોધ બટન પર ક્લિક કરો.
4. પ્રોગ્રામ કરવા માટે ઉપકરણ પસંદ કરો અને ઉમેરો પર ક્લિક કરો File.
5. app1.pof પસંદ કરો.
6. પ્રોગ્રામિંગ શરૂ કરવા માટે પ્રારંભ પર ક્લિક કરો.

UART નો ઉપયોગ કરીને છબી અપડેટ કરવી અને પુનઃરૂપરેખાંકન ટ્રિગર કરવું

તમારી MAX10 FPGA ડેવલપમેન્ટ કીટને દૂરસ્થ રીતે ગોઠવવા માટે, નીચેના પગલાંઓ કરો:

1. નોંધ: તમે પ્રારંભ કરો તે પહેલાં, નીચેની ખાતરી કરો:
   • બોર્ડ પર CONFIG_SEL પિન 0 પર સેટ છે
   • તમારા બોર્ડનું UART પોર્ટ તમારા કમ્પ્યુટર સાથે જોડાયેલ છે
   • Remote Terminal.exe ખોલો અને રીમોટ ટર્મિનલ ઈન્ટરફેસ ખુલે છે.
2. સેટિંગ્સ પર ક્લિક કરો અને સીરીયલ પોર્ટ સેટિંગ્સ વિન્ડો દેખાશે.
3. Quartus II UART IP કોરમાં પસંદ કરેલ UART સેટિંગ્સ સાથે મેચ કરવા માટે રિમોટ ટર્મિનલના પરિમાણો સેટ કરો. સેટિંગ પૂર્ણ થયા પછી, બરાબર ક્લિક કરો.
4. ડેવલપમેન્ટ કીટ પર nCONFIG બટન દબાવો અથવા ટેક્સ્ટ મોકલો બોક્સમાં કી-ઇન 1 દબાવો, અને પછી એન્ટર દબાવો.
   • ઓપરેશન પસંદગીની યાદી ટર્મિનલ પર દેખાશે, નીચે બતાવ્યા પ્રમાણે:
   • નોંધ: ઑપરેશન પસંદ કરવા માટે, ટેક્સ્ટ મોકલો બૉક્સમાં નંબર કી કરો અને પછી Enter દબાવો.
5. એપ્લિકેશન ઇમેજ 1 ને એપ્લિકેશન ઇમેજ 2 સાથે અપડેટ કરવા માટે, ઓપરેશન 2 પસંદ કરો. તમને CFM1 અને CFM2 ના પ્રારંભ અને અંતિમ સરનામું દાખલ કરવા માટે સંકેત આપવામાં આવશે.
   • નોંધ: નકશામાં બતાવેલ સરનામું file ICB સેટિંગ્સ, CFM અને UFM પરંતુ અલ્ટેરા ઓન-ચિપનો સમાવેશ થાય છે
   • Flash IP માત્ર CFM અને UFM ઍક્સેસ કરી શકે છે. તેથી, નકશામાં દર્શાવેલ સરનામા વચ્ચે સરનામું સરનામું છે file અને અલ્ટેરા ઓન-ચિપ ફ્લેશ આઈપી પેરામીટર વિન્ડો.
6. Altera On-Chip Flash IP પેરામીટર વિન્ડો દ્વારા ઉલ્લેખિત સરનામાના આધારે સરનામામાં કી.
   • તમે અંતિમ સરનામું દાખલ કરો તે પછી આપમેળે ભૂંસી નાખવાનું શરૂ થશે.
7. સફળ ભૂંસી નાખ્યા પછી, તમને પ્રોગ્રામિંગ .rpd દાખલ કરવા માટે સંકેત આપવામાં આવશે file એપ્લિકેશન છબી 2 માટે.
   • છબી અપલોડ કરવા માટે, મોકલો ક્લિક કરોFile બટન, અને પછી ફક્ત એપ્લિકેશન ઈમેજ 2 ધરાવતી .rpd પસંદ કરો અને ઓપન પર ક્લિક કરો.
   • નોંધ: એપ્લિકેશન ઈમેજ 2 સિવાય, તમે કોઈપણ નવી ઈમેજનો ઉપયોગ કરી શકો છો જેને તમે ઉપકરણમાં અપડેટ કરવા માંગો છો.
   • અપડેટ પ્રક્રિયા સીધી શરૂ થશે અને તમે ટર્મિનલ દ્વારા પ્રગતિનું નિરીક્ષણ કરી શકો છો. ઑપરેશન મેનૂ થઈ ગયું પૂછશે અને હવે તમે આગળનું ઑપરેશન પસંદ કરી શકો છો.
8. પુનઃરૂપરેખાંકનને ટ્રિગર કરવા માટે, ઑપરેશન 4 પસંદ કરો. તમે ઉપકરણમાં લોડ કરેલી વિવિધ ઇમેજને દર્શાવતી LED વર્તણૂકનું અવલોકન કરી શકો છો.

છબી	એલઇડી સ્થિતિ (સક્રિય ઓછી)
ફેક્ટરી છબી	01010
એપ્લિકેશન છબી 1	10101
એપ્લિકેશન છબી 2	01110

દસ્તાવેજ પુનરાવર્તન ઇતિહાસ

તારીખ	સંસ્કરણ	ફેરફારો
ફેબ્રુઆરી 2017	2017.02.21	ઇન્ટેલ તરીકે પુનઃબ્રાંડેડ.
જૂન 2015	2015.06.15	પ્રારંભિક પ્રકાશન.

દસ્તાવેજો / સંસાધનો

Nios II પ્રોસેસર સાથે UART પર intel MAX 10 FPGA ઉપકરણો [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા Nios II પ્રોસેસર સાથે UART પર MAX 10 FPGA ઉપકરણો, MAX 10 FPGA ઉપકરણો, Nios II પ્રોસેસર સાથે UART પર, UART પર, Nios II પ્રોસેસર UART, Nios II, પ્રોસેસર UART

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા