intel MAX 10 Awọn ẹrọ FPGA Lori UART pẹlu Nios II Processor

ọja Alaye

Apẹrẹ itọkasi pese ohun elo ti o rọrun ti o ṣe imuse awọn ẹya iṣeto isakoṣo latọna jijin ni awọn eto ipilẹ Nios II fun awọn ẹrọ MAX 10 FPGA. Ni wiwo UART ti o wa ninu Apo Idagbasoke MAX 10 FPGA ni a lo papọ pẹlu Altera UART IP mojuto lati pese iṣẹ ṣiṣe iṣeto latọna jijin. Awọn ẹrọ MAX10 FPGA n pese agbara lati ṣafipamọ to awọn aworan iṣeto ni meji eyiti o mu ẹya ilọsiwaju eto isakoṣo siwaju siwaju sii.

Awọn kukuru

Kukuru	Apejuwe
Avalon-MM	Avalon Memory-Mapped iṣeto ni Flash iranti
CFM	Ni wiwo olumulo ayaworan
ICB	Ipilẹṣẹ iṣeto ni Bit
MAP/. maapu	Map Iranti File
Nios II EDS	Nios II Ifibọ Design Suite Support
PFL	Parallel Flash agberu IP mojuto
POF / .pof	Nkan olupilẹṣẹ File
QSPI	Quad ni tẹlentẹle agbeegbe ni wiwo
RPD/.rpd	Aise siseto data
SBT	Awọn irinṣẹ Kọ Software
SOF / .sof	Ohun SRAM File
CART	Gbogbo asynchronous olugba/ Atagba
UFM	Olumulo filasi iranti

Awọn ilana Lilo ọja

Ibeere pataki

Ohun elo ti apẹrẹ itọkasi yii nilo ki o ni ipele itọkasi ti imọ tabi iriri ni awọn agbegbe atẹle:

Awọn ibeere:

Atẹle ni ohun elo hardware ati awọn ibeere sọfitiwia fun apẹrẹ itọkasi:

Apẹrẹ itọkasi Files

File Oruko	Apejuwe
Aworan_Factory	Ni ipo iṣeto awọn aworan iṣeto meji, CFM1 ati CFM2 ti wa ni idapo sinu kan nikan CFM ipamọ.
app_image_1	Quartus II hardware design file ti o rọpo app_image_2 nigba kan latọna eto igbesoke.
app_image_2	Nios II software ohun elo koodu ìgbésẹ bi awọn oludari fun awọn latọna igbesoke eto design.
Remote_system_upgrade.c
factory_application1.pof	Quartus II siseto file ti o oriširiši factory image ati aworan ohun elo 1, lati ṣe eto sinu CFM0 ati CFM1 & CFM2 lẹsẹsẹ ni ibẹrẹ stage.
factory_application1.rpd
app_image_1.rpd
app_image_2.rpd
Nios_application.pof

Apẹrẹ itọkasi pese ohun elo ti o rọrun ti o ṣe imuse awọn ẹya iṣeto isakoṣo latọna jijin ni awọn eto ipilẹ Nios II fun awọn ẹrọ MAX 10 FPGA. Ni wiwo UART ti o wa ninu Apo Idagbasoke MAX 10 FPGA ni a lo papọ pẹlu Altera UART IP mojuto lati pese iṣẹ ṣiṣe iṣeto latọna jijin.

Alaye ti o jọmọ

Apẹrẹ itọkasi Files

Igbesoke System Latọna jijin pẹlu Max 10 FPGA Loriview

Pẹlu ẹya igbesoke eto latọna jijin, awọn imudara ati awọn atunṣe kokoro fun awọn ẹrọ FPGA le ṣee ṣe latọna jijin. Ni agbegbe eto ifibọ, famuwia nilo lati ni imudojuiwọn nigbagbogbo lori ọpọlọpọ iru ilana, gẹgẹbi UART, Ethernet, ati I2C. Nigbati eto ifibọ ba pẹlu FPGA kan, awọn imudojuiwọn famuwia le pẹlu awọn imudojuiwọn ti aworan ohun elo lori FPGA.
Awọn ẹrọ MAX10 FPGA n pese agbara lati ṣafipamọ to awọn aworan iṣeto ni meji eyiti o mu ẹya ilọsiwaju eto isakoṣo siwaju siwaju sii. Ọkan ninu awọn aworan yoo jẹ aworan afẹyinti ti o jẹ ti kojọpọ ti aṣiṣe ba waye ninu aworan lọwọlọwọ.

Awọn kukuru

Table 1: Akojọ ti awọn kuru

Apejuwe Abbreviation
Avalon-MM	Avalon Memory-Mapped
CFM	Filasi iranti atunto
GUI	Ni wiwo olumulo ayaworan
ICB	Ipilẹṣẹ iṣeto ni Bit
MAP/. maapu	Map Iranti File
Nios II EDS	Nios II Ifibọ Design Suite Support
PFL	Parallel Flash agberu IP mojuto
POF / .pof	Nkan olupilẹṣẹ File

• Intel Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Intel, aami Intel, Altera, Arria, Cyclone, Enpion, MAX, Nios, Quartus ati Stratix ọrọ ati awọn aami jẹ aami-iṣowo ti Intel Corporation tabi awọn ẹka rẹ ni AMẸRIKA ati/tabi awọn orilẹ-ede miiran. Intel ṣe atilẹyin iṣẹ ṣiṣe ti FPGA rẹ ati awọn ọja semikondokito si awọn pato lọwọlọwọ ni ibamu pẹlu atilẹyin ọja boṣewa Intel, ṣugbọn ni ẹtọ lati ṣe awọn ayipada si eyikeyi awọn ọja ati iṣẹ nigbakugba laisi akiyesi. Intel ko gba ojuse tabi layabiliti ti o dide lati inu ohun elo tabi lilo eyikeyi alaye, ọja, tabi iṣẹ ti a ṣalaye ninu rẹ ayafi bi a ti gba ni kikun si kikọ nipasẹ Intel. A gba awọn alabara Intel nimọran lati gba ẹya tuntun ti awọn pato ẹrọ ṣaaju gbigbekele eyikeyi alaye ti a tẹjade ati ṣaaju gbigbe awọn aṣẹ fun awọn ọja tabi awọn iṣẹ.
• Awọn orukọ miiran ati awọn ami iyasọtọ le jẹ ẹtọ bi ohun-ini ti awọn miiran.

Ibeere pataki

Kukuru QSPI	Apejuwe Quad ni tẹlentẹle agbeegbe ni wiwo
RPD/.rpd	Aise siseto data
SBT	Awọn irinṣẹ Kọ Software
SOF / .sof	Ohun SRAM File
UART	Gbogbo asynchronous olugba/ Atagba
UFM	Olumulo filasi iranti

Ibeere pataki

• Ohun elo ti apẹrẹ itọkasi yii nilo ki o ni ipele itọkasi ti imọ tabi iriri ni awọn agbegbe atẹle:
• Imọ iṣẹ ti awọn eto Nios II ati awọn irinṣẹ lati kọ wọn. Awọn ọna ṣiṣe ati awọn irinṣẹ wọnyi pẹlu sọfitiwia Quartus® II, Qsys, ati Nios II EDS.
• Imọ ti awọn ilana atunto Intel FPGA ati awọn irinṣẹ, gẹgẹbi iṣeto inu inu MAX 10 FPGA, ẹya igbesoke eto latọna jijin ati PFL.

Awọn ibeere

• Atẹle ni ohun elo hardware ati awọn ibeere sọfitiwia fun apẹrẹ itọkasi:
• MAX 10 FPGA idagbasoke ohun elo
• Quartus II version 15.0 pẹlu Nios II EDS
• Kọmputa kan pẹlu awakọ UART ti n ṣiṣẹ ati wiwo
• Eyikeyi alakomeji/hexadesimal file olootu

Apẹrẹ itọkasi Files

Tabili 2: Apẹrẹ Files To wa ninu awọn Reference Design

File Oruko Aworan_Factory	Apejuwe • Quartus II hardware design file lati wa ni fipamọ ni CFM0. • Aworan ifẹhinti/aworan ile-iṣẹ lati ṣee lo nigbati aṣiṣe ba waye ninu igbasilẹ aworan ohun elo.
app_image_1	• Quartus II hardware design file lati wa ni ipamọ ni CFM1 ati CFM2.(1) • Aworan ohun elo akọkọ ti kojọpọ ninu ẹrọ naa.

1. Ni ipo iṣeto awọn aworan atunto meji, CFM1 ati CFM2 ni idapo si ibi ipamọ CFM kan.

File Oruko app_image_2	Apejuwe Quartus II hardware design file ti o rọpo app_image_2 lakoko igbesoke eto latọna jijin.
Remote_system_ upgrade.c	Nios II koodu ohun elo sọfitiwia ti n ṣiṣẹ bi oludari fun apẹrẹ eto igbesoke latọna jijin.
Latọna jijin Terminal.exe	• Executable file pẹlu GUI. • Awọn iṣẹ bii ebute fun agbalejo lati ṣe ajọṣepọ pẹlu ohun elo idagbasoke-ment MAX 10 FPGA. • Firanṣẹ data siseto nipasẹ UART. Koodu orisun fun ebute yii wa ninu.

Table 3: Titunto Files To wa ninu awọn Reference Design

O le lo oluwa wọnyi files fun apẹrẹ itọkasi lai ṣe akopọ apẹrẹ files.

File Oruko   factory_application1.pof factory_application1.rpd	Apejuwe Quartus II siseto file ti o ni aworan ile-iṣẹ ati aworan ohun elo 1, lati ṣe eto sinu CFM0 ati CFM1 & CFM2 ni atele ni ibẹrẹ s.tage.
factory_application2.pof factory_application2.rpd	• Quartus II siseto file ti o ni aworan ile-iṣẹ ati aworan ohun elo 2. • Aworan ohun elo 2 yoo jade nigbamii lati rọpo aworan ohun elo 1 lakoko igbesoke eto latọna jijin, ti a fun ni app_ image_2.rpd ni isalẹ.
app_image_1.rpd	Quartus II data siseto aise file ti o ni aworan ohun elo 1 nikan ninu.
app_image_2.rpd	Quartus II data siseto aise file ti o ni aworan ohun elo 2 nikan ninu.
Nios_application.pof	• siseto file ti o oriširiši Nios II isise software applicion .hex file nikan. • Lati ṣe eto sinu filasi QSPI ita.
pfl.sof	• kuotisi II .oso ti o ni PFL. • Ti ṣe eto sinu filasi QSPI lori ohun elo Idagbasoke MAX 10 FPGA.

Reference Design Apejuwe iṣẹ-ṣiṣe

Nios II Gen2 isise

• Nios II Gen2 Processor ninu apẹrẹ itọkasi ni awọn iṣẹ wọnyi:
• Ọga akero kan eyiti o n ṣe gbogbo awọn iṣẹ wiwo pẹlu Altera On-Chip Flash IP mojuto pẹlu kika, kikọ, ati nu.
• Pese algorithm kan ninu sọfitiwia lati gba ṣiṣan ṣiṣan siseto lati kọnputa agbalejo ati nfa atunto nipasẹ ipilẹ IP atunto Meji.
• O nilo lati ṣeto fekito ti ero isise naa ni ibamu. Eyi ni lati rii daju pe ero isise bata koodu ohun elo to pe lati boya UFM tabi filasi QSPI ita.
• Akiyesi: Ti koodu ohun elo Nios II tobi, Intel ṣeduro pe ki o tọju koodu ohun elo sinu filasi QSPI ita. Ninu apẹrẹ itọkasi yii, fekito atunto n tọka si filasi QSPI ti ita nibiti koodu ohun elo Nios II ti wa ni ipamọ.

Alaye ti o jọmọ

• Nios II Gen2 Hardware Development Tutorial
• Pese alaye diẹ sii nipa idagbasoke Nios II Gen2 Processor.

Altera On-Chip Flash IP mojuto

• Altera On-Chip Flash IP mojuto awọn iṣẹ bi wiwo fun ero isise Nios II lati ṣe kika, kọ tabi nu isẹ rẹ si CFM ati UFM. Altera On-Chip Flash IP mojuto pese ngbanilaaye lati wọle si, nu ati mu CFM dojuiwọn pẹlu ṣiṣan bit atunto tuntun kan. Olootu paramita IP Altera On-Chip Flash ṣe afihan ibiti adirẹsi ti a ti pinnu tẹlẹ fun eka iranti kọọkan.

Alaye ti o jọmọ

• Altera On-Chip Flash IP mojuto
• Pese alaye diẹ sii nipa Altera On-Chip Flash IP Core.

Altera Meji iṣeto ni IP mojuto

• O le lo Altera Dual Configuration IP mojuto lati wọle si bulọki igbesoke eto isakoṣo latọna jijin ni awọn ẹrọ MAX 10 FPGA. Altera Dual Configuration IP mojuto faye gba o lati ma nfa atunto ni kete ti aworan tuntun ti gba lati ayelujara.

Alaye ti o jọmọ

• Altera Meji iṣeto ni IP mojuto
• Pese alaye diẹ sii nipa Altera Dual Configuration IP Core

Altera UART IP mojuto

• UART IP mojuto ngbanilaaye ibaraẹnisọrọ ti awọn ṣiṣan ohun kikọ ni tẹlentẹle laarin eto ifibọ ni MAX 10 FPGA ati ẹrọ ita. Gẹgẹbi oluwa Avalon-MM, ero isise Nios II ṣe ibaraẹnisọrọ pẹlu UART IP mojuto, eyiti o jẹ ẹrú Avalon-MM. Ibaraẹnisọrọ yii jẹ nipasẹ kika ati iṣakoso kikọ ati awọn iforukọsilẹ data.
• Koko naa ṣe imuse akoko ilana Ilana RS-232 ati pese awọn ẹya wọnyi:
• Oṣuwọn baud adijositabulu, parity, iduro, ati awọn die-die data
• iyan RTS/CTS awọn ifihan agbara sisan

Alaye ti o jọmọ

• UART mojuto
• Pese alaye siwaju sii nipa UART Core.

Generic Quad SPI Adarí IP mojuto

• Generic Quad SPI Adarí IP mojuto awọn iṣẹ bi wiwo laarin MAX 10 FPGA, filasi ita ati filasi QSPI lori-ọkọ. Koko naa n pese iraye si filasi QSPI nipasẹ kika, kọ ati nu awọn iṣẹ ṣiṣe.
  Nigba ti Nios II ohun elo gbooro pẹlu diẹ ilana, awọn file iwọn hex file ti ipilẹṣẹ lati Nios II ohun elo yoo jẹ tobi. Ni ikọja iwọn iwọn kan, UFM kii yoo ni aaye to to lati tọju hex ohun elo naa file. Lati yanju eyi, o le lo filasi QSPI ita ti o wa lori ohun elo Idagbasoke MAX 10 FPGA lati tọju hex ohun elo naa. file.

Apẹrẹ Ohun elo Software Nios II EDS

• Apẹrẹ itọkasi pẹlu Nios II koodu ohun elo sọfitiwia ti o ṣakoso apẹrẹ eto igbesoke latọna jijin. Awọn idahun koodu ohun elo sọfitiwia Nios II si ebute ogun nipasẹ UART nipa ṣiṣe awọn ilana kan pato.

Ṣiṣe imudojuiwọn Awọn aworan Ohun elo Latọna jijin

• Lẹhin ti o ti tan kaakiri a siseto bit san file lilo Terminal Latọna jijin, ohun elo sọfitiwia Nios II jẹ apẹrẹ ṣe atẹle naa:

1. Ṣeto Iforukọsilẹ Iṣakoso Altera On-Chip Filaṣi IP mojuto lati ma daabobo eka CFM1 & 2.
2. Ṣe eka nu isẹ lori CFM1 ati CFM2. Sọfitiwia naa ṣe ibo iforukọsilẹ ipo ti Altera On-Chip Flash IP mojuto lati rii daju pe imukuro aṣeyọri ti pari.
3. Gba awọn baiti 4 ti ṣiṣan bit ni akoko kan lati stdin. Iṣagbewọle boṣewa ati iṣejade le ṣee lo lati gba data taara lati ebute agbalejo ati titẹ sita sori rẹ. Awọn oriṣi titẹ sii boṣewa ati aṣayan iṣẹjade le ṣee ṣeto nipasẹ Olootu BSP ni Nios II Eclipse Build tool.
4. Reverses awọn bit ibere fun kọọkan baiti.
   • Akiyesi: Nitori iṣeto ni Altera On-Chip Flash IP Core, gbogbo baiti data nilo lati yi pada ṣaaju kikọ si CFM.
5. Bẹrẹ lati kọ awọn baiti 4 ti data ni akoko kan sinu CFM1 ati CFM2. Ilana yi tẹsiwaju titi ti opin ti siseto bit san.
6. Idibo iforukọsilẹ ipo ti Altera On-Chip Flash IP lati rii daju pe iṣẹ kikọ aṣeyọri. Pe ifiranṣẹ kan lati fihan pe gbigbe ti pari.
   • Akiyesi: Ti iṣẹ kikọ ba kuna, ebute naa yoo da ilana fifiranṣẹ ṣiṣan ṣiṣan duro ati ṣe ifilọlẹ ifiranṣẹ aṣiṣe kan.
7. Ṣeto Iforukọsilẹ Iṣakoso lati tun daabobo CFM1 ati CFM2 lati ṣe idiwọ eyikeyi iṣẹ kikọ ti aifẹ.

Alaye ti o jọmọ

• pof Iran nipasẹ Iyipada siseto Files lori
• Pese alaye nipa ṣiṣẹda rpd files nigba iyipada siseto files.

Nfa atunto Latọna jijin

• Lẹhin ti o yan iṣẹ atunto okunfa ni Terminal Latọna jijin, ohun elo sọfitiwia Nios II yoo ṣe atẹle naa:

1. Gba aṣẹ lati titẹ sii boṣewa.
2. Bẹrẹ atunto pẹlu awọn iṣẹ kikọ meji atẹle wọnyi:

• Kọ 0x03 si adiresi aiṣedeede ti 0x01 ni ipilẹ IP Iṣeto Meji. Išišẹ yii ṣe atunkọ PIN CONFIG_SEL ti ara ati ṣeto Aworan 1 bi aworan atunto bata atẹle.
• Kọ 0x01 si adiresi aiṣedeede ti 0x00 ni ipilẹ IP Iṣeto Meji. Iṣiṣẹ yii nfa atunto si aworan ohun elo ni CFM1 ati CFM2

Reference Design Ririn

Ti o npese siseto Files

• O ni lati ṣe agbekalẹ siseto atẹle fileṣaaju ki o to ni anfani lati lo igbesoke eto latọna jijin lori ohun elo Idagbasoke MAX 10 FPGA:

Fun siseto QSPI:

• asọ-lilo pfl.sof ti o wa ninu apẹrẹ itọkasi tabi o le yan lati ṣẹda oriṣiriṣi .sof ti o ni apẹrẹ PFL tirẹ
• pof-iṣeto ni file ti ipilẹṣẹ lati kan .hex ati siseto sinu QSPI filasi.
• Fun Igbesoke eto latọna jijin:
• pof-iṣeto ni file ti ipilẹṣẹ lati kan .sof ati ise sinu filasi ti abẹnu.
• rpd-ni ninu data fun filasi inu ti o pẹlu awọn eto ICB, CFM0, CFM1 ati UFM.
• maapu-ni idaduro adirẹsi fun kọọkan eka iranti ti ICB eto, CFM0, CFM1 ati UFM.

Ti o npese files fun QSPI siseto

Lati ṣe ina .pof file fun siseto QSPI, ṣe awọn igbesẹ wọnyi:

1. Kọ Nios II Project ati ina HEX file.
   • Akiyesi: Tọkasi AN730: Awọn ọna Booting Processor Nios II Ni Awọn ẹrọ MAX 10 fun alaye nipa kikọ iṣẹ Nios II ati ipilẹṣẹ HEX file.
2. Lori awọn File akojọ, tẹ Iyipada siseto Files.
3. Labẹ o wu siseto file, yan Ohun pirogirama File (.pof) ninu Eto file iru akojọ.
4. Ni awọn Ipo akojọ, yan 1-bit Palolo Serial.
5. Ninu atokọ ẹrọ atunto, yan CFI_512Mb.
6. Ninu awọn File apoti orukọ, pato awọn file orukọ fun siseto file o fẹ ṣẹda.
7. Ninu Input files lati se iyipada akojọ, yọ awọn Aw ati SOF data kana. Tẹ Fikun data Hex ati apoti ibanisọrọ Hex Data kan han. Ni awọn Fi Hex Data apoti, yan Absolute adirẹsi ki o si fi awọn .hex file ti ipilẹṣẹ lati Nios II EDS Kọ Tools.
8. Lẹhin ti gbogbo awọn eto ti ṣeto, tẹ Ina lati ṣe ina siseto ti o ni ibatan file.

Alaye ti o jọmọ

AN730: Nios II Processor Booting Awọn ọna Ni MAX 10 FPGA Devices
Ti o npese files fun Latọna System Igbesoke

Lati ṣe ipilẹṣẹ .pof, .map ati .rpd files fun igbesoke eto latọna jijin, ṣe awọn igbesẹ wọnyi:

1. Mu pada Factory_image, application_image_1 ati application_image_2, ki o si ṣajọ gbogbo awọn aṣa mẹta.
2. Ṣe ina meji .pof files ti a ṣalaye ninu tabili atẹle:
   • Akiyesi: Tọkasi .pof Iran nipasẹ Iyipada siseto Files fun awọn igbesẹ lori ti o npese .pof files.
3. Ṣii app2.rpd nipa lilo olootu hex eyikeyi.
4. Ninu olootu hex, yan bulọki data alakomeji ti o da lori ibẹrẹ ati aiṣedeede ipari nipa tọka si .map file. Ibẹrẹ ati ipari aiṣedeede fun ẹrọ 10M50 jẹ 0x12000 ati 0xB9FFF lẹsẹsẹ. Daakọ bulọki yii si tuntun kan file ki o si fi pamọ ni oriṣiriṣi .rpd file. rpd tuntun yii file aworan ohun elo 2 nikan ni ninu.

pof Iran nipasẹ Iyipada siseto Files

Lati se iyipada .sof files lati .pof files, tẹle awọn igbesẹ wọnyi:

1. Lori awọn File akojọ, tẹ Iyipada siseto Files.
2. Labẹ o wu siseto file, yan Ohun pirogirama File (.pof) ninu Eto file iru akojọ.
3. Ninu akojọ Ipo, yan Iṣeto inu inu.
4. Ninu awọn File apoti orukọ, pato awọn file orukọ fun siseto file o fẹ ṣẹda.
5. Lati ṣe ina Map Iranti kan File (.map), tan Ṣẹda Map Iranti File (Ṣiṣe iṣelọpọ aifọwọyi_file.maapu). Maapu naa ni adirẹsi ti CFM ati UFM pẹlu eto ICB ti o ṣeto nipasẹ aṣayan Aṣayan/Bata Alaye.
6.  Lati ṣe ipilẹṣẹ Data siseto Raw (.rpd), tan-an Ṣẹda data atunto RPD (Ṣiṣe iṣelọpọ_file_auto.rpd).
   Pẹlu iranlọwọ ti Memory Map File, o le ni rọọrun ṣe idanimọ data fun bulọọki iṣẹ kọọkan ninu .rpd file. O tun le jade data filasi fun awọn irinṣẹ siseto ẹnikẹta tabi ṣe imudojuiwọn iṣeto ni tabi data olumulo nipasẹ Altera On-Chip Flash IP.
7. Awọn .sof le ti wa ni afikun nipasẹ Input files lati ṣe iyipada akojọ ati pe o le fi kun si meji .sof files.
   • Fun awọn idi igbesoke eto latọna jijin, o le ṣe idaduro oju-iwe atilẹba 0 data ninu .pof, ki o rọpo data oju-iwe 1 pẹlu .sof tuntun file. Lati ṣe eyi, o nilo lati ṣafikun .pof file ni oju-iwe 0, lẹhinna
     fi .sof iwe, ki o si fi awọn titun .sof file si
8. Lẹhin ti gbogbo awọn eto ti ṣeto, tẹ Ina lati ṣe ina siseto ti o ni ibatan file.

Siseto QSPI

Lati ṣeto koodu ohun elo Nios II sinu filasi QSPI, ṣe awọn igbesẹ wọnyi:

1. Lori Apo Idagbasoke FPGA MAX 10, yipada MAX10_BYPASSn si 0 lati fori lori ọkọ VTAP (MAX II) ẹrọ.
2. So USB Gbigbasilẹ Intel FPGA (eyiti o jẹ USB Blaster tẹlẹ) si JTAG akọsori.
3. Ni awọn Programmer window, tẹ Hardware Oṣo ki o si yan USB Blaster.
4. Ninu atokọ Ipo, yan JTAG.
5. Tẹ bọtini Wa aifọwọyi ni apa osi.
6. Yan ẹrọ lati ṣe eto, ki o tẹ Fikun-un File.
7. Yan pfl.sof.
8. Tẹ Bẹrẹ lati bẹrẹ siseto.
9. Lẹhin ti siseto ti ṣaṣeyọri, laisi titan-paabọ naa, tẹ bọtini Iwari Aifọwọyi ni apa osi lẹẹkansi. Iwọ yoo rii filasi QSPI_512Mb kan ti o han ninu ferese olupilẹṣẹ.
10. Yan ẹrọ QSPI, ki o si tẹ Fikun-un File.
11. Yan awọn .pof file ti ipilẹṣẹ tẹlẹ lati .hex file.
12. Tẹ Bẹrẹ lati bẹrẹ siseto filasi QSPI.

Siseto FPGA pẹlu Aworan Ibẹrẹ ni lilo JTAG

O ni lati ṣe eto app1.pof sinu FPGA bi aworan ibẹrẹ ẹrọ. Lati ṣeto app1.pof sinu FPGA, ṣe awọn igbesẹ wọnyi:

1. Ni awọn Programmer window, tẹ Hardware Oṣo ki o si yan USB Blaster.
2. Ninu atokọ Ipo, yan JTAG.
3. Tẹ bọtini Wa aifọwọyi ni apa osi.
4. Yan ẹrọ lati ṣe eto, ki o tẹ Fikun-un File.
5. Yan app1.pof.
6. Tẹ Bẹrẹ lati bẹrẹ siseto.

Nmu Aworan ati Nfa atunto nipa lilo UART

Lati tunto latọna jijin ohun elo idagbasoke MAX10 FPGA rẹ, ṣe awọn igbesẹ wọnyi:

1. Akiyesi: Ṣaaju ki o to bẹrẹ, rii daju awọn wọnyi:
   • PIN CONFIG_SEL ti o wa lori igbimọ ti ṣeto si 0
   • ibudo UART ọkọ rẹ ti sopọ si kọmputa rẹ
   • Ṣii Terminal Remote.exe ati wiwo Terminal Latọna ṣi.
2. Tẹ Eto ati Serial ibudo window window yoo han.
3. Ṣeto awọn aye ti ebute latọna jijin lati baamu awọn eto UART ti a yan ni Quartus II UART IP mojuto. Lẹhin ti eto ti pari, tẹ O DARA.
4. Tẹ bọtini nCONFIG lori ohun elo idagbasoke tabi bọtini-in 1 ninu apoti Firanṣẹ, lẹhinna tẹ Tẹ.
   • Atokọ aṣayan iṣẹ yoo han lori ebute naa, bi o ti han ni isalẹ:
   • Akiyesi: Lati yan iṣẹ kan, tẹ nọmba ninu apoti Firanṣẹ, lẹhinna tẹ Tẹ.
5. Lati ṣe imudojuiwọn aworan ohun elo 1 pẹlu aworan ohun elo 2, yan isẹ 2. Iwọ yoo ti ọ lati fi ibẹrẹ ati adirẹsi ipari ti CFM1 ati CFM2 sii.
   • Akiyesi: Adirẹsi ti o han ninu maapu naa file pẹlu awọn eto ICB, CFM ati UFM ṣugbọn Altera On-Chip
   • Filaṣi IP le wọle si CFM ati UFM nikan. Nitorinaa, aiṣedeede adirẹsi wa laarin adirẹsi ti o han ni maapu file ati window paramita IP Altera On-Chip Flash.
6. Bọtini ninu adirẹsi ti o da lori adirẹsi ti a sọ pato nipasẹ window paramita IP Altera On-Chip Flash.
   • Parẹ yoo bẹrẹ laifọwọyi lẹhin ti o tẹ adirẹsi ipari sii.
7. Lẹhin piparẹ aṣeyọri, iwọ yoo ti ọ lati tẹ siseto .rpd file fun aworan ohun elo 2.
   • Lati gbe aworan silẹ, tẹ FiranṣẹFile Bọtini, ati lẹhinna yan .rpd ti o ni aworan ohun elo 2 nikan ninu ki o tẹ Ṣii.
   • Akiyesi: Yatọ si aworan ohun elo 2, o le lo eyikeyi aworan tuntun ti o fẹ lati ṣe imudojuiwọn sinu ẹrọ naa.
   • Ilana imudojuiwọn yoo bẹrẹ taara ati pe o le ṣe atẹle ilọsiwaju nipasẹ ebute naa. Akojọ aṣayan iṣẹ yoo tọ Ti ṣee ati pe o le yan iṣẹ ṣiṣe atẹle.
8. Lati ṣe atunṣe atunto, yan iṣẹ 4. O le ṣe akiyesi ihuwasi LED ti o nfihan aworan oriṣiriṣi ti a kojọpọ sinu ẹrọ naa.

Aworan	Ipo LED (Kọ lọwọ)
Aworan ile-iṣẹ	01010
Aworan ohun elo 1	10101
Aworan ohun elo 2	01110

Iwe Itan Atunyẹwo

Ọjọ	Ẹya	Awọn iyipada
Oṣu Kẹta ọdun 2017	2017.02.21	Atunkọ bi Intel.
Oṣu Kẹfa ọdun 2015	2015.06.15	Itusilẹ akọkọ.

Awọn iwe aṣẹ / Awọn orisun

intel MAX 10 Awọn ẹrọ FPGA Lori UART pẹlu Nios II Processor [pdf] Itọsọna olumulo MAX 10 Awọn ẹrọ FPGA Lori UART pẹlu Nios II Processor, MAX 10 FPGA Devices, Lori UART pẹlu Nios II Processor, Lori UART, Nios II Processor UART, Nios II, Processor UART

Awọn itọkasi

• Itọsọna olumulo