Intel MAX 10 FPGA ڊوائيسز UART مٿان Nios II پروسيسر سان

پيداوار جي ڄاڻ

ريفرنس ڊيزائن هڪ سادي ايپليڪيشن مهيا ڪري ٿي جيڪا MAX 10 FPGA ڊوائيسز لاءِ Nios II-based سسٽم ۾ بنيادي ريموٽ ترتيب جي خاصيتن کي لاڳو ڪري ٿي. MAX 10 FPGA ڊولپمينٽ کٽ ۾ شامل UART انٽرفيس Altera UART IP ڪور سان گڏ استعمال ڪيو ويندو آهي ريموٽ ترتيب جي ڪارڪردگي مهيا ڪرڻ لاءِ. MAX10 FPGA ڊوائيسز ٻن ترتيب واري تصويرن کي ذخيرو ڪرڻ جي صلاحيت مهيا ڪن ٿيون جيڪي ريموٽ سسٽم جي اپ گريڊ خاصيت کي وڌيڪ وڌائين ٿيون.

مخففات

مخفف	وصف
Avalon-MM	Avalon Memory-Mapped Configuration Flash Memory
سي ايف ايم	گرافڪ يوزر انٽرفيس
آئي سي بي	شروعاتي ڪنفيگريشن بٽ
MAP/.map	ياداشت جو نقشو File
Nios II EDS	Nios II ايمبيڊڊ ڊيزائن سوٽ سپورٽ
پي ايف ايل	متوازي فليش لوڊر IP ڪور
POF/.pof	پروگرامر آبجیکٹ File
QSPI	Quad سيريل پرديئر انٽرفيس
RPD/.rpd	خام پروگرامنگ ڊيٽا
SBT	سافٽ ويئر ٺاھڻ جا اوزار
SOF/.sof	SRAM اعتراض File
ڪارٽ	يونيورسل هم وقت ساز رسيور/ٽرانسميٽر
يو ايف ايم	استعمال ڪندڙ فليش ياداشت

پيداوار جي استعمال جون هدايتون

اڳڀرائي

هن ريفرنس ڊيزائن جي درخواست لاءِ توهان کي هيٺين علائقن ۾ ڄاڻايل سطح جي ڄاڻ يا تجربي جي ضرورت آهي:

گهرجون:

هيٺ ڏنل آهن هارڊويئر ۽ سافٽ ويئر گهرجون ريفرنس ڊيزائن لاءِ:

حوالو ڊيزائن Files

File نالو	وصف
فيڪٽري_تصوير	دوئي ترتيب واري تصويرن جي ترتيب واري موڊ ۾، CFM1 ۽ CFM2 هڪ واحد CFM اسٽوريج ۾ گڏيل آهن.
app_image_1	Quartus II هارڊويئر ڊيزائن file جيڪو بدلائي ٿو app_image_2 ريموٽ سسٽم جي اپ گريڊ دوران.
app_image_2	Nios II سافٽ ويئر ايپليڪيشن ڪوڊ لاء ڪنٽرولر طور ڪم ڪري ٿو ريموٽ اپ گريڊ سسٽم ڊيزائن.
Remote_system_upgrade.c
factory_application1.pof	Quartus II پروگرامنگ file جنهن تي مشتمل آهي فيڪٽري جي تصوير ۽ ايپليڪيشن تصوير 1، پروگرام ڪيو وڃي CFM0 ۽ CFM1 ۽ CFM2 ۾ ابتدائي s ۾ ترتيب سانtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

ريفرنس ڊيزائن هڪ سادي ايپليڪيشن مهيا ڪري ٿي جيڪا MAX 10 FPGA ڊوائيسز لاءِ Nios II-based سسٽم ۾ بنيادي ريموٽ ترتيب جي خاصيتن کي لاڳو ڪري ٿي. MAX 10 FPGA ڊولپمينٽ کٽ ۾ شامل UART انٽرفيس Altera UART IP ڪور سان گڏ استعمال ڪيو ويندو آهي ريموٽ ترتيب جي ڪارڪردگي مهيا ڪرڻ لاءِ.

لاڳاپيل معلومات

حوالو ڊيزائن Files

ريموٽ سسٽم اپ گريڊ سان MAX 10 FPGA Overview

ريموٽ سسٽم جي اپڊيٽ جي خاصيت سان، FPGA ڊوائيسز لاء واڌايون ۽ بگ فيڪس ريموٽ ڪري سگھجن ٿيون. هڪ ايمبيڊڊ سسٽم ماحول ۾، فرم ويئر کي مختلف قسم جي پروٽوڪول، جهڙوڪ UART، Ethernet، ۽ I2C تي اڪثر اپڊيٽ ٿيڻ جي ضرورت آهي. جڏهن ايمبيڊڊ سسٽم ۾ هڪ FPGA شامل آهي، فرمائيندڙ تازه ڪاريون FPGA تي هارڊويئر تصوير جي تازه ڪاري شامل ڪري سگھن ٿيون.
MAX10 FPGA ڊوائيسز ٻن ترتيب واري تصويرن کي ذخيرو ڪرڻ جي صلاحيت مهيا ڪن ٿيون جيڪي ريموٽ سسٽم جي اپ گريڊ خاصيت کي وڌيڪ وڌائين ٿيون. تصويرن مان ھڪڙي ھڪڙي تصوير جي بيڪ اپ تصوير ھوندي جيڪا لوڊ ڪئي وئي آھي جيڪڏھن موجوده تصوير ۾ غلطي ٿئي ٿي.

مخففات

جدول 1: مخففات جي فهرست

مخفف جي وضاحت
Avalon-MM	Avalon Memory-Maped
سي ايف ايم	فليش ياداشت جي ترتيب
GUI	گرافڪ يوزر انٽرفيس
آئي سي بي	شروعاتي ڪنفيگريشن بٽ
MAP/.map	ياداشت جو نقشو File
Nios II EDS	Nios II ايمبيڊڊ ڊيزائن سوٽ سپورٽ
پي ايف ايل	متوازي فليش لوڊر IP ڪور
POF/.pof	پروگرامر آبجیکٹ File

• Intel Corporation. سڀ حق محفوظ آهن. Intel، The Intel لوگو، Altera، Arria، Cyclone، Enpirion، MAX، Nios، Quartus ۽ Stratix لفظ ۽ لوگو انٽيل ڪارپوريشن يا ان جي ماتحت ادارن جا ٽريڊ مارڪ آمريڪا ۽/يا ٻين ملڪن ۾ آھن. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي جي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪا به ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ مصنوعات يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.
• ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.

اڳڀرائي

مخفف QSPI	وصف Quad سيريل پرديئر انٽرفيس
RPD/.rpd	خام پروگرامنگ ڊيٽا
SBT	سافٽ ويئر ٺاھڻ جا اوزار
SOF/.sof	SRAM اعتراض File
UART	يونيورسل هم وقت ساز رسيور/ٽرانسميٽر
يو ايف ايم	استعمال ڪندڙ فليش ياداشت

اڳڀرائي

• هن ريفرنس ڊيزائن جي درخواست لاءِ توهان کي هيٺين علائقن ۾ ڄاڻايل سطح جي ڄاڻ يا تجربي جي ضرورت آهي:
• Nios II سسٽم جي ڪم ڪندڙ ڄاڻ ۽ انهن کي تعمير ڪرڻ جا اوزار. اهي سسٽم ۽ اوزار شامل آهن Quartus® II سافٽ ويئر، Qsys، ۽ Nios II EDS.
• Intel FPGA ترتيب جي طريقن ۽ اوزارن جو علم، جهڙوڪ MAX 10 FPGA اندروني ترتيب، ريموٽ سسٽم اپ گريڊ فيچر ۽ PFL.

گهرجون

• هيٺ ڏنل آهن هارڊويئر ۽ سافٽ ويئر گهرجون ريفرنس ڊيزائن لاءِ:
• MAX 10 FPGA ڊولپمينٽ کٽ
• Quartus II نسخو 15.0 Nios II EDS سان
• ڪم ڪندڙ UART ڊرائيور ۽ انٽرفيس سان ڪمپيوٽر
• ڪو به بائنري / هيڪساڊيڪل file ايڊيٽر

حوالو ڊيزائن Files

جدول 2: ڊيزائن Files ريفرنس ڊيزائن ۾ شامل آهي

File نالو فيڪٽري_تصوير	وصف • Quartus II هارڊويئر ڊيزائن file CFM0 ۾ ذخيرو ڪرڻ لاء. • فال بڪ تصوير/فیکٹري تصوير استعمال ڪئي ويندي جڏهن غلطي ايپليڪيشن تصويري ڊائون لوڊ ۾ ٿئي ٿي.
app_image_1	• Quartus II هارڊويئر ڊيزائن file CFM1 ۽ CFM2 ۾ محفوظ ڪيو وڃي.(1) • ڊوائيس ۾ لوڊ ٿيل ابتدائي ايپليڪيشن تصوير.

1. ڊبل ترتيب واري تصويرن جي ترتيب واري موڊ ۾، CFM1 ۽ CFM2 هڪ واحد CFM اسٽوريج ۾ گڏيل آهن.

File نالو app_image_2	وصف Quartus II هارڊويئر ڊيزائن file جيڪو ريموٽ سسٽم جي اپ گريڊ دوران app_image_2 کي تبديل ڪري ٿو.
Remote_system_upgrade.c	Nios II سافٽ ويئر ايپليڪيشن ڪوڊ ريموٽ اپ گريڊ سسٽم ڊيزائن لاء ڪنٽرولر طور ڪم ڪري ٿو.
Remote Terminal.exe	• قابل عمل file هڪ GUI سان. • MAX 10 FPGA ڊولپمينٽ کٽ سان رابطو ڪرڻ لاءِ ميزبان لاءِ ٽرمينل طور ڪم ڪري ٿو. • UART ذريعي پروگرامنگ ڊيٽا موڪلي ٿو. • هن ٽرمينل لاء ماخذ ڪوڊ شامل آهي.

ٽيبل 3: ماسٽر Files ريفرنس ڊيزائن ۾ شامل آهي

توھان ھي ماسٽر استعمال ڪري سگھو ٿا files ريفرنس ڊيزائن لاءِ بغير ڊيزائن کي گڏ ڪرڻ جي files.

File نالو   factory_application1.pof factory_application1.rpd	وصف Quartus II پروگرامنگ file جيڪا فيڪٽري جي تصوير ۽ ايپليڪيشن تصوير 1 تي مشتمل آهي، جنهن کي ترتيب سان CFM0 ۽ CFM1 ۽ CFM2 ۾ پروگرام ڪيو وڃي.tage.
factory_application2.pof factory_application2.rpd	• Quartus II پروگرامنگ file جنهن تي مشتمل آهي فيڪٽري جي تصوير ۽ ايپليڪيشن تصوير 2. • ايپليڪيشن تصوير 2 کي بعد ۾ ڪڍيو ويندو ايپليڪيشن تصوير 1 کي تبديل ڪرڻ لاءِ ريموٽ سسٽم جي اپ گريڊ دوران، نالو هيٺ ڏنل application_ image_2.rpd.
application_image_1.rpd	Quartus II خام پروگرامنگ ڊيٽا file جنهن ۾ صرف ايپليڪيشن تصوير 1 شامل آهي.
application_image_2.rpd	Quartus II خام پروگرامنگ ڊيٽا file جنهن ۾ صرف ايپليڪيشن تصوير 2 شامل آهي.
Nios_application.pof	• پروگرامنگ file جنهن تي مشتمل آهي Nios II پروسيسر سافٽ ويئر ايپليڪيشن .hex file صرف. • خارجي QSPI فليش ۾ پروگرام ڪيو وڃي.
pfl.sof	• Quartus II صوف PFL تي مشتمل. • MAX 10 FPGA ڊولپمينٽ کٽ تي QSPI فليش ۾ پروگرام ٿيل.

ريفرنس ڊيزائن فنڪشنل وضاحت

Nios II Gen2 پروسيسر

• ريفرنس ڊيزائن ۾ Nios II Gen2 پروسيسر ھيٺ ڏنل ڪم ڪيو آھي:
• هڪ بس ماسٽر جيڪو سڀني انٽرفيس آپريشنز کي سنڀاليندو آهي Altera آن-چپ فليش IP ڪور سان گڏ پڙهڻ، لکڻ ۽ ختم ڪرڻ.
• سافٽ ويئر ۾ هڪ الگورٿم مهيا ڪري ٿو پروگرامنگ بٽ اسٽريم کي ميزبان ڪمپيوٽر کان حاصل ڪرڻ ۽ ڊبل ڪنفيگريشن IP ڪور ذريعي ٻيهر ترتيب ڏيڻ.
• توھان کي پروسيسر جي ري سيٽ ویکٹر کي ترتيب ڏيڻ جي ضرورت آھي. اهو يقيني بڻائڻ آهي ته پروسيسر بوٽن صحيح ايپليڪيشن ڪوڊ يا ته UFM يا ٻاهرين QSPI فليش مان.
• نوٽ: جيڪڏهن Nios II ايپليڪيشن ڪوڊ وڏو آهي، Intel سفارش ڪري ٿو ته توهان ايپليڪيشن ڪوڊ کي خارجي QSPI فليش ۾ ذخيرو ڪريو. هن ريفرنس ڊيزائن ۾، ري سيٽ ویکٹر کي اشارو ڪيو ويو آهي ٻاهرين QSPI فليش جتي Nios II ايپليڪيشن ڪوڊ محفوظ ٿيل آهي.

لاڳاپيل معلومات

• Nios II Gen2 هارڊويئر ڊولپمينٽ سبق
• Nios II Gen2 پروسيسر کي ترقي ڪرڻ بابت وڌيڪ معلومات مهيا ڪري ٿي.

Altera آن چپ فليش IP ڪور

• Altera آن-چپ فليش IP ڪور ڪم ڪري ٿو هڪ انٽرفيس جي طور تي Nios II پروسيسر لاءِ CFM ۽ UFM کي پڙهڻ، لکڻ يا ختم ڪرڻ لاءِ آپريشن. Altera On-Chip Flash IP core مهيا ڪري ٿو توهان کي رسائي، ختم ڪرڻ ۽ CFM کي نئين ترتيب واري بٽ اسٽريم سان تازه ڪاري ڪرڻ جي. Altera آن-چپ فليش IP پيٽرولر ايڊيٽر ڏيکاري ٿو اڳواٽ مقرر ڪيل پتي جي حد هر ميموري شعبي لاءِ.

لاڳاپيل معلومات

• Altera آن چپ فليش IP ڪور
• Altera On-Chip Flash IP Core بابت وڌيڪ معلومات مهيا ڪري ٿي.

Altera Dual Configuration IP Core

• توهان MAX 10 FPGA ڊوائيسز ۾ ريموٽ سسٽم اپ گريڊ بلاڪ تائين رسائي حاصل ڪرڻ لاءِ Altera Dual Configuration IP core استعمال ڪري سگهو ٿا. Altera Dual Configuration IP core توهان کي اجازت ڏئي ٿو ته نئين تصوير ڊائون لوڊ ٿيڻ کان پوءِ ٻيهر ترتيب ڏيڻ جي.

لاڳاپيل معلومات

• Altera Dual Configuration IP Core
• Altera Dual Configuration IP Core بابت وڌيڪ معلومات مهيا ڪري ٿي

Altera UART IP ڪور

• UART IP ڪور MAX 10 FPGA ۽ هڪ خارجي ڊوائيس ۾ ايمبيڊڊ سسٽم جي وچ ۾ سيريل ڪردار اسٽريمز جي رابطي جي اجازت ڏئي ٿو. Avalon-MM ماسٽر جي طور تي، Nios II پروسيسر UART IP ڪور سان رابطو ڪري ٿو، جيڪو Avalon-MM غلام آهي. هي ڪميونيڪيشن ڪنٽرول ۽ ڊيٽا رجسٽر پڙهڻ ۽ لکڻ ذريعي ڪيو ويندو آهي.
• بنيادي RS-232 پروٽوڪول ٽائمنگ کي لاڳو ڪري ٿو ۽ هيٺيون خاصيتون مهيا ڪري ٿو:
• ترتيب ڏيڻ واري بڊ جي شرح، برابري، اسٽاپ، ۽ ڊيٽا بٽ
• اختياري RTS/CTS وهڪري ڪنٽرول سگنلن

لاڳاپيل معلومات

• UART ڪور
• UART Core بابت وڌيڪ معلومات مهيا ڪري ٿي.

عام Quad SPI ڪنٽرولر IP ڪور

• عام Quad SPI ڪنٽرولر IP ڪور ڪم ڪري ٿو MAX 10 FPGA، ٻاهرين فليش ۽ آن بورڊ QSPI فليش جي وچ ۾ هڪ انٽرفيس طور. ڪور پڙهڻ، لکڻ ۽ ختم ڪرڻ جي عملن ذريعي QSPI فليش تائين رسائي فراهم ڪري ٿو.
  جڏهن Nios II ايپليڪيشن وڌندي آهي وڌيڪ هدايتن سان، file هيڪس جي ماپ file Nios II ايپليڪيشن مان ٺاهيل وڏو ٿيندو. هڪ خاص سائيز جي حد کان ٻاهر، UFM وٽ ايپليڪيشن هيڪس کي ذخيرو ڪرڻ لاء ڪافي جاء نه هوندي file. هن کي حل ڪرڻ لاءِ، توهان استعمال ڪري سگهو ٿا ٻاهرين QSPI فليش دستياب MAX 10 FPGA ڊولپمينٽ کٽ تي ايپليڪيشن هيڪس کي ذخيرو ڪرڻ لاءِ. file.

Nios II EDS سافٽ ويئر ايپليڪيشن ڊيزائن

• ريفرنس ڊيزائن ۾ شامل آهي Nios II سافٽ ويئر ايپليڪيشن ڪوڊ جيڪو ڪنٽرول ڪري ٿو ريموٽ اپ گريڊ سسٽم ڊيزائن. Nios II سافٽ ويئر ايپليڪيشن ڪوڊ جواب ڏئي ٿو ميزبان ٽرمينل کي UART ذريعي مخصوص هدايتن تي عمل ڪندي.

ريموٽ ايپليڪيشن تصويرون کي اپڊيٽ ڪرڻ

• توهان کان پوء هڪ پروگرامنگ بٽ وهڪرو منتقل ڪيو آهي file ريموٽ ٽرمينل کي استعمال ڪندي، Nios II سافٽ ويئر ايپليڪيشن ٺاهي وئي آهي هيٺيان ڪريو:

1. سيٽ ڪريو Altera آن چپ فليش IP ڪور ڪنٽرول رجسٽر CFM1 ۽ 2 شعبي کي غير محفوظ ڪرڻ لاءِ.
2. CFM1 ۽ CFM2 تي شعبي کي ختم ڪرڻ واري آپريشن کي انجام ڏيو. سافٽويئر Altera On-Chip Flash IP ڪور جي اسٽيٽس رجسٽر کي پول ڪري ٿو انهي کي يقيني بڻائڻ لاءِ ته ڪامياب ختم ٿيڻ کي مڪمل ڪيو ويو آهي.
3. حاصل ڪريو 4 بائيٽ بٽ اسٽريم جو هڪ وقت ۾ stdin کان. معياري ان پٽ ۽ آئوٽ استعمال ڪري سگھجن ٿا ڊيٽا حاصل ڪرڻ لاءِ سڌو سنئون ھوسٽ ٽرمينل ۽ پرنٽ آئوٽ ان تي. معياري ان پٽ ۽ آئوٽ پٽ آپشن جا قسم بي ايس پي ايڊيٽر ذريعي سيٽ ڪري سگھجن ٿا Nios II Eclipse Build Tool ۾.
4. هر بائيٽ لاءِ بٽ آرڊر کي رد ڪري ٿو.
   • نوٽ: Altera آن-چپ فليش IP ڪور جي ترتيب جي ڪري، ڊيٽا جي هر بائيٽ کي ان کي CFM ۾ لکڻ کان اڳ تبديل ڪرڻ جي ضرورت آهي.
5. CFM4 ۽ CFM1 ۾ هڪ وقت ۾ ڊيٽا جا 2 بائيٽ لکڻ شروع ڪريو. اهو عمل پروگرامنگ بٽ اسٽريم جي آخر تائين جاري رهندو.
6. ڪامياب لکڻ جي آپريشن کي يقيني بڻائڻ لاءِ Altera On-Chip Flash IP جو اسٽيٽس رجسٽر پول ڪريو. هڪ پيغام کي اشارو ڏئي ٿو ته ٽرانسميشن مڪمل آهي.
   • نوٽ: جيڪڏهن لکڻ جو عمل ناڪام ٿئي ٿو، ٽرمينل بٽ اسٽريم موڪلڻ واري عمل کي روڪيندو ۽ هڪ غلطي پيغام پيدا ڪندو.
7. ڪنهن به ناپسنديده لکڻ جي عمل کي روڪڻ لاء CFM1 ۽ CFM2 کي ٻيهر تحفظ ڏيڻ لاء ڪنٽرول رجسٽر سيٽ ڪري ٿو.

لاڳاپيل معلومات

• pof نسل تبديل ڪرڻ جي پروگرامنگ ذريعي Fileپُٽ
• آر پي ڊي ٺاهڻ بابت معلومات مهيا ڪري ٿي files بدلائڻ واري پروگرامنگ دوران files.

Remotely Reconfiguration Triggering

• ميزبان ريموٽ ٽرمينل ۾ ٽرگر ريڪنفيگريشن آپريشن کي منتخب ڪرڻ کان پوءِ، Nios II سافٽ ويئر ايپليڪيشن هيٺين ڪم ڪندو:

1. معياري ان پٽ مان حڪم حاصل ڪريو.
2. هيٺين ٻن لکڻ جي عملن سان ٻيهر ترتيب ڏيڻ شروع ڪريو:

• ڊبل ڪنفيگريشن IP ڪور ۾ 0x03 جي آفسيٽ ايڊريس تي 0x01 لکو. هي آپريشن فزيڪل CONFIG_SEL پن کي اوور رائٽ ڪري ٿو ۽ تصوير 1 کي ايندڙ بوٽ جي ترتيب واري تصوير طور سيٽ ڪري ٿو.
• ڊبل ڪنفيگريشن IP ڪور ۾ 0x01 جي آفسيٽ ايڊريس تي 0x00 لکو. هي آپريشن CFM1 ۽ CFM2 ۾ ايپليڪيشن تصوير کي ٻيهر ترتيب ڏئي ٿو

ريفرنس ڊيزائن جي واکٿرو

پيدا ٿيندڙ پروگرامنگ Files

• توھان کي ھيٺ ڏنل پروگرامنگ ٺاھيو آھي files MAX 10 FPGA ڊولپمينٽ کٽ تي ريموٽ سسٽم اپ گريڊ استعمال ڪرڻ جي قابل ٿيڻ کان اڳ:

QSPI پروگرامنگ لاءِ:

• سوف- استعمال pfl.sof ريفرنس ڊيزائن ۾ شامل آهي يا توهان هڪ مختلف .sof ٺاهڻ جو انتخاب ڪري سگهو ٿا جنهن ۾ توهان جي پنهنجي PFL ڊيزائن شامل آهي
• pof - ترتيب file هڪ .hex مان ٺاهيل ۽ QSPI فليش ۾ پروگرام ڪيو ويو.
• لاءِ ريموٽ سسٽم اپ گريڊ:
• pof - ترتيب file هڪ .sof مان ٺاهيل ۽ اندروني فليش ۾ پروگرام ٿيل.
• rpd- تي مشتمل آهي اندروني فليش جي ڊيٽا جنهن ۾ ICB سيٽنگون، CFM0، CFM1 ۽ UFM شامل آهن.
• نقشو- رکيل ICB سيٽنگون، CFM0، CFM1 ۽ UFM جي هر ميموري شعبي لاءِ پتو.

پيدا ڪرڻ files QSPI پروگرامنگ لاءِ

.pof پيدا ڪرڻ لاء file QSPI پروگرامنگ لاءِ، ھيٺ ڏنل قدم انجام ڏيو:

1. تعمير ڪريو Nios II پروجيڪٽ ۽ ٺاھيو HEX file.
   • نوٽ: حوالو ڏيو AN730: Nios II پروسيسر بوٽنگ جا طريقا MAX 10 ڊوائيسز ۾ Nios II پروجيڪٽ ٺاهڻ ۽ HEX پيدا ڪرڻ بابت معلومات لاءِ file.
2. تي File مينيو، ڪلڪ ڪريو Convert Programming Files.
3. آئوٽ پٽ پروگرامنگ جي تحت file, منتخب ڪريو Programmer Object File (.pof) پروگرامنگ ۾ file قسم جي فهرست.
4. موڊ لسٽ ۾، چونڊيو 1-bit Passive Serial.
5. ڪنفيگريشن ڊيوائس لسٽ ۾، چونڊيو CFI_512Mb.
6. ۾ File نالو باڪس، وضاحت ڪريو file پروگرامنگ جو نالو file توهان toاهڻ چاهيو ٿا.
7. ان پٽ ۾ files فهرست کي تبديل ڪرڻ لاء، اختيارن کي هٽايو ۽ SOF ڊيٽا قطار. ڪلڪ ڪريو شامل ڪريو هيڪس ڊيٽا ۽ هڪ شامل ڪريو هيڪس ڊيٽا ڊڪشن باڪس ظاهر ٿيو. شامل ڪريو هيڪس ڊيٽا باڪس ۾، مطلق ايڊريسنگ چونڊيو ۽ .hex داخل ڪريو file Nios II EDS تعميراتي اوزار مان ٺاهيل.
8. سڀني سيٽنگون سيٽ ٿيڻ کان پوء، ڪلڪ ڪريو ٺاھيو لاڳاپيل پروگرامنگ پيدا ڪرڻ لاء file.

لاڳاپيل معلومات

AN730: MAX 10 FPGA ڊوائيسز ۾ Nios II پروسيسر بوٽنگ جا طريقا
پيدا ڪرڻ fileريموٽ سسٽم جي اپ گريڊ لاء

.pof، .map ۽ .rpd ٺاهڻ لاءِ files ريموٽ سسٽم جي اپ گريڊ لاء، هيٺيان قدم انجام ڏيو:

1. Factory_image، application_image_1 ۽ application_image_2 بحال ڪريو، ۽ سڀني ٽن ڊيزائن کي گڏ ڪريو.
2. ٻه .pof ٺاھيو fileهيٺ ڏنل جدول ۾ بيان ڪيو ويو آهي:
   • نوٽ: Refer .pof Generation ذريعي Convert Programming Files .pof پيدا ڪرڻ تي قدمن لاءِ files.
3. ڪنهن به هيڪس ايڊيٽر کي استعمال ڪندي app2.rpd کوليو.
4. هيڪس ايڊيٽر ۾، بائنري ڊيٽا بلاڪ کي منتخب ڪريو شروع ۽ آخر آفسيٽ جي بنياد تي .map جي حوالي سان file. 10M50 ڊيوائس لاءِ شروعات ۽ پڇاڙيءَ جو آفسٽ ترتيبوار 0x12000 ۽ 0xB9FFF آهي. هن بلاڪ کي نئين ۾ نقل ڪريو file ۽ ان کي مختلف .rpd ۾ محفوظ ڪريو file. هي نئون .rpd file صرف ايپليڪيشن تصوير 2 تي مشتمل آهي.

pof نسل تبديل ڪرڻ جي پروگرامنگ ذريعي Files

بدلائڻ .sof files کان .pof files، انهن قدمن تي عمل ڪريو:

1. تي File مينيو، ڪلڪ ڪريو Convert Programming Files.
2. آئوٽ پٽ پروگرامنگ جي تحت file, منتخب ڪريو Programmer Object File (.pof) پروگرامنگ ۾ file قسم جي فهرست.
3. موڊ لسٽ ۾، چونڊيو اندروني ترتيب.
4. ۾ File نالو باڪس، وضاحت ڪريو file پروگرامنگ جو نالو file توهان toاهڻ چاهيو ٿا.
5. ميموري ميپ ٺاهڻ لاءِ File (.map)، چالو ڪريو ميموري نقشو ٺاھيو File (خودڪار پيدا ٿيندڙ آئوٽ_file.نقشو). .map ۾ ICB سيٽنگ سان CFM ۽ UFM جو ايڊريس شامل آهي جيڪو توهان آپشن/بوٽ انفارميشن آپشن ذريعي سيٽ ڪيو آهي.
6.  را پروگرامنگ ڊيٽا (.rpd) پيدا ڪرڻ لاءِ، چالو ڪريو ٺاھ جوڙ ڊيٽا RPD (جنريٽ آئوٽ_file_auto.rpd).
   ميموري ميپ جي مدد سان File، توهان آساني سان .rpd ۾ هر فنڪشنل بلاڪ جي ڊيٽا کي سڃاڻي سگهو ٿا file. توھان ٽين پارٽي پروگرامنگ ٽولز لاءِ فليش ڊيٽا پڻ ڪڍي سگھو ٿا يا Altera On-Chip Flash IP ذريعي ترتيب يا صارف ڊيٽا کي اپڊيٽ ڪري سگھو ٿا.
7. .sof ان پٽ ذريعي شامل ڪري سگھجي ٿو files کي تبديل ڪرڻ لاءِ لسٽ ۽ توھان شامل ڪري سگھوٿا ٻه .sof files.
   • ريموٽ سسٽم جي واڌاري لاءِ، توھان .pof ۾ اصل صفحي 0 ڊيٽا کي برقرار رکي سگھو ٿا، ۽ صفحي 1 جي ڊيٽا کي نئين .sof سان تبديل ڪري سگھو ٿا. file. ھن کي انجام ڏيڻ لاء، توھان کي شامل ڪرڻو پوندو .pof file صفحي 0 ۾، پوء
     .sof صفحو شامل ڪريو، پوء نئون .sof شامل ڪريو file جي طرف
8. سڀني سيٽنگون سيٽ ٿيڻ کان پوء، ڪلڪ ڪريو ٺاھيو لاڳاپيل پروگرامنگ پيدا ڪرڻ لاء file.

QSPI پروگرامنگ

پروگرام ڪرڻ لاءِ Nios II ايپليڪيشن ڪوڊ کي QSPI فليش ۾، هيٺيان قدم انجام ڏيو:

1. MAX 10 FPGA ڊولپمينٽ کٽ تي، آن بورڊ VTAP (MAX II) ڊيوائس کي بائي پاس ڪرڻ لاءِ MAX10_BYPASSn کي 0 ۾ تبديل ڪريو.
2. Intel FPGA ڊائون لوڊ ڪيبل (اڳوڻي USB بلاسٽر) کي J سان ڳنڍيوTAG هيڊر.
3. پروگرامر ونڊو ۾، هارڊويئر سيٽ اپ تي ڪلڪ ڪريو ۽ USB Blaster چونڊيو.
4. موڊ لسٽ ۾، چونڊيو JTAG.
5. کاٻي پاسي واري بٽڻ تي خودڪار ڳولڻ واري بٽڻ تي ڪلڪ ڪريو.
6. پروگرام ڪرڻ لاءِ ڊوائيس چونڊيو، ۽ شامل ڪريو تي ڪلڪ ڪريو File.
7. pfl.sof چونڊيو.
8. پروگرامنگ شروع ڪرڻ لاءِ Start تي ڪلڪ ڪريو.
9. پروگرامنگ ڪامياب ٿيڻ کان پوءِ، بورڊ کي بند ڪرڻ کان سواءِ، ڪلڪ ڪريو Auto Detect بٽڻ تي کاٻي پاسي وري. توھان ڏسندا ھڪ QSPI_512Mb فليش پروگرامر ونڊو ۾ ظاهر ٿيو.
10. منتخب ڪريو QSPI ڊوائيس، ۽ ڪلڪ ڪريو شامل ڪريو File.
11. منتخب ڪريو .pof file .hex کان اڳ ٺاهيل file.
12. QSPI فليش پروگرام ڪرڻ شروع ڪرڻ لاءِ شروع تي ڪلڪ ڪريو.

J. استعمال ڪندي ابتدائي تصوير سان FPGA پروگرامنگTAG

توھان کي پروگرام ڪرڻو پوندو app1.pof کي FPGA ۾ ڊوائيس جي شروعاتي تصوير جي طور تي. ايپ 1.pof کي FPGA ۾ پروگرام ڪرڻ لاءِ، ھيٺ ڏنل قدمن تي عمل ڪريو:

1. پروگرامر ونڊو ۾، هارڊويئر سيٽ اپ تي ڪلڪ ڪريو ۽ USB Blaster چونڊيو.
2. موڊ لسٽ ۾، چونڊيو JTAG.
3. کاٻي پاسي واري بٽڻ تي خودڪار ڳولڻ واري بٽڻ تي ڪلڪ ڪريو.
4. پروگرام ڪرڻ لاءِ ڊوائيس چونڊيو، ۽ شامل ڪريو تي ڪلڪ ڪريو File.
5. منتخب ڪريو app1.pof.
6. پروگرامنگ شروع ڪرڻ لاءِ Start تي ڪلڪ ڪريو.

UART استعمال ڪندي تصوير کي اپڊيٽ ڪرڻ ۽ ٻيهر ترتيب ڏيڻ

توهان جي MAX10 FPGA ڊولپمينٽ کٽ کي ريموٽ ترتيب ڏيڻ لاءِ، هيٺيان قدم انجام ڏيو:

1. نوٽ: توھان کان پھريان شروع ڪريو، ھيٺين کي پڪ ڪريو:
   • بورڊ تي CONFIG_SEL پن 0 تي مقرر ڪيو ويو آهي
   • توهان جي بورڊ جو UART پورٽ توهان جي ڪمپيوٽر سان ڳنڍيل آهي
   • Remote Terminal.exe کوليو ۽ ريموٽ ٽرمينل انٽرفيس کلي ٿو.
2. ڪلڪ ڪريو سيٽنگون ۽ سيريل پورٽ سيٽنگون ونڊو ظاهر ٿينديون.
3. Quartus II UART IP ڪور ۾ منتخب ٿيل UART سيٽنگن سان ملائڻ لاءِ ريموٽ ٽرمينل جا پيرا ميٽر مقرر ڪريو. سيٽنگ مڪمل ٿيڻ کان پوء، OK تي ڪلڪ ڪريو.
4. ڊولپمينٽ کٽ تي nCONFIG بٽڻ کي دٻايو يا ڪي-ان 1 موڪليو ٽيڪسٽ باڪس ۾، ۽ پوءِ Enter کي دٻايو.
   • آپريشن جي چونڊ جي هڪ فهرست ٽرمينل تي ظاهر ٿيندي، جيئن هيٺ ڏيکاريل آهي:
   • نوٽ: آپريشن کي منتخب ڪرڻ لاءِ، نمبر کي دٻايو ٽيڪسٽ باڪس موڪليو، ۽ پوءِ Enter کي دٻايو.
5. ايپليڪيشن تصوير 1 کي ايپليڪيشن تصوير 2 سان اپڊيٽ ڪرڻ لاءِ، آپريشن 2 کي چونڊيو. توهان کي CFM1 ۽ CFM2 جي شروعات ۽ پڇاڙي ايڊريس داخل ڪرڻ لاءِ چيو ويندو.
   • نوٽ: نقشي ۾ ڏيکاريل پتو file شامل آهن ICB سيٽنگون، CFM ۽ UFM پر Altera آن چپ
   • فليش IP صرف CFM ۽ UFM تائين رسائي ڪري سگھي ٿو. انهيءَ ڪري، نقشي ۾ ڏيکاريل پتي جي وچ ۾ هڪ ائڊريس آف سيٽ آهي file ۽ Altera آن چپ فليش IP پيٽرول ونڊو.
6. ايڊريس ۾ چيڪ ڪريو پتي جي بنياد تي Altera آن-چپ فليش IP پيٽرولر ونڊو طرفان بيان ڪيل.
   • توهان جي آخري ايڊريس داخل ڪرڻ کان پوءِ ايريز خود بخود شروع ٿي ويندو.
7. ڪامياب ٿيڻ کان پوء، توهان کي پروگرامنگ .rpd داخل ڪرڻ لاء چيو ويندو file ايپليڪيشن تصوير 2 لاءِ.
   • تصوير اپلوڊ ڪرڻ لاء، موڪليو تي ڪلڪ ڪريوFile بٽڻ دٻايو، ۽ پوءِ چونڊيو .rpd جنهن ۾ ايپليڪيشن تصوير 2 صرف ۽ ڪلڪ ڪريو اوپن.
   • نوٽ: ايپليڪيشن تصوير 2 کان سواء، توهان ڪنهن به نئين تصوير کي استعمال ڪري سگهو ٿا جيڪو توهان ڊوائيس ۾ تازه ڪاري ڪرڻ چاهيو ٿا.
   • تازه ڪاري جو عمل سڌو سنئون شروع ٿيندو ۽ توھان ٽرمينل ذريعي ترقي جي نگراني ڪري سگھو ٿا. آپريشن مينيو ڊن کي فوري ڪندو ۽ توھان ھاڻي چونڊي سگھوٿا ايندڙ آپريشن.
8. ٻيهر ترتيب ڏيڻ لاءِ، چونڊيو آپريشن 4. توھان ڏسي سگھو ٿا LED رويي جو اشارو ڪندي ڊوائيس ۾ لوڊ ٿيل مختلف تصوير.

تصوير	LED اسٽيٽس (گهٽ فعال)
فيڪٽري تصوير	01010
ايپليڪيشن تصوير 1	10101
ايپليڪيشن تصوير 2	01110

دستاويز جي نظرثاني جي تاريخ

تاريخ	نسخو	تبديليون
فيبروري 2017	2017.02.21	انٽيل جي طور تي ريبرنڊ ڪيو ويو.
جون 2015	2015.06.15	شروعاتي ڇڏڻ.

دستاويز / وسيلا

Intel MAX 10 FPGA ڊوائيسز UART مٿان Nios II پروسيسر سان [pdf] استعمال ڪندڙ ھدايت MAX 10 FPGA Devices Over UART سان Nios II پروسيسر سان، MAX 10 FPGA ڊيوائسز، اوور UART سان Nios II پروسيسر سان، Over UART، Nios II پروسيسر UART، Nios II، پروسيسر UART

حوالو

• استعمال ڪندڙ دستي