Pajisjet intel MAX 10 FPGA mbi UART me procesorin Nios II

Informacioni i produktit

Dizajni i referencës ofron një aplikacion të thjeshtë që zbaton veçoritë bazë të konfigurimit në distancë në sistemet e bazuara në Nios II për pajisjet MAX 10 FPGA. Ndërfaqja UART e përfshirë në kompletin e zhvillimit MAX 10 FPGA përdoret së bashku me bërthamën IP Altera UART për të ofruar funksionalitetin e konfigurimit në distancë. Pajisjet MAX10 FPGA ofrojnë aftësinë për të ruajtur deri në dy imazhe të konfigurimit të cilat përmirësojnë më tej funksionin e përmirësimit të sistemit në distancë.

Shkurtesat

Shkurtesa	Përshkrimi
Avalon-MM	Avalon Memory-Mapped Configuration Memoria flash
CFM	Ndërfaqja grafike e përdoruesit
ICB	Biti i konfigurimit të inicializimit
HARTA/.hartë	Harta e kujtesës File
Nios II EDS	Mbështetje për Suite Dizajn të Embedded Nios II
PFL	Bërthama IP e ngarkuesit paralel të Flash
POF/.pof	Objekti i programuesit File
QSPI	Ndërfaqe periferike me katër seriale
RPD/.rpd	Të dhëna të papërpunuara të programimit
SBT	Mjetet e ndërtimit të softuerit
SOF/.sof	Objekti SRAM File
Karroca	Marrës/transmetues asinkron universal
UFM	Memoria flash e përdoruesit

Udhëzimet e përdorimit të produktit

Kusht paraprak

Zbatimi i këtij modeli referencë kërkon që ju të keni nivelin e treguar të njohurive ose përvojës në fushat e mëposhtme:

Kërkesat:

Më poshtë janë kërkesat e harduerit dhe softuerit për dizajnin e referencës:

Dizajni i Referencës Files

File Emri	Përshkrimi
Fabrika_imazh	Në modalitetin e konfigurimit të imazheve me konfigurim të dyfishtë, CFM1 dhe CFM2 kombinohen në një memorie të vetme CFM.
aplikacioni_imazhi_1	Dizajni i harduerit Quartus II file që zëvendëson app_image_2 gjatë një përmirësimi të sistemit në distancë.
aplikacioni_imazhi_2	Kodi i aplikacionit të softuerit Nios II vepron si kontrollues për dizajni i sistemit të përmirësimit në distancë.
Remote_system_upgrade.c
fabrika_aplikacion1.pof	Programimi Quartus II file që përbëhet nga imazhi i fabrikës dhe imazhi i aplikacionit 1, që do të programohet në CFM0 dhe CFM1 & CFM2 përkatësisht në s fillestaretage.
fabrika_aplikacioni1.rpd
aplikacioni_image_1.rpd
aplikacioni_image_2.rpd
Nios_application.pof

Dizajni i referencës ofron një aplikacion të thjeshtë që zbaton veçoritë bazë të konfigurimit në distancë në sistemet e bazuara në Nios II për pajisjet MAX 10 FPGA. Ndërfaqja UART e përfshirë në kompletin e zhvillimit MAX 10 FPGA përdoret së bashku me bërthamën IP Altera UART për të ofruar funksionalitetin e konfigurimit në distancë.

Informacione të Përafërta

Dizajni i Referencës Files

Përmirësimi në distancë i sistemit me MAX 10 FPGA Mbiview

Me veçorinë e përmirësimit të sistemit në distancë, përmirësimet dhe rregullimet e gabimeve për pajisjet FPGA mund të bëhen nga distanca. Në një mjedis të integruar të sistemit, firmware duhet të përditësohet shpesh mbi llojet e ndryshme të protokollit, si UART, Ethernet dhe I2C. Kur sistemi i integruar përfshin një FPGA, përditësimet e firmuerit mund të përfshijnë përditësime të imazhit të harduerit në FPGA.
Pajisjet MAX10 FPGA ofrojnë aftësinë për të ruajtur deri në dy imazhe të konfigurimit të cilat përmirësojnë më tej funksionin e përmirësimit të sistemit në distancë. Një nga imazhet do të jetë imazhi rezervë që ngarkohet nëse ndodh një gabim në imazhin aktual.

Shkurtesat

Tabela 1: Lista e shkurtesave

Përshkrimi i shkurtesës
Avalon-MM	Avalon Memory-Mapped
CFM	Konfigurimi i memories flash
GUI	Ndërfaqja grafike e përdoruesit
ICB	Biti i konfigurimit të inicializimit
HARTA/.hartë	Harta e kujtesës File
Nios II EDS	Mbështetje për Suite Dizajn të Embedded Nios II
PFL	Bërthama IP e ngarkuesit paralel të Flash
POF/.pof	Objekti i programuesit File

• Korporata Intel. Të gjitha të drejtat e rezervuara. Fjalët dhe logot Intel, logoja e Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus dhe Stratix janë marka tregtare të Intel Corporation ose filialeve të saj në SHBA dhe/ose vende të tjera. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime.
• Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.

Kusht paraprak

Shkurtesa QSPI	Përshkrimi Ndërfaqe periferike me katër seriale
RPD/.rpd	Të dhëna të papërpunuara të programimit
SBT	Mjetet e ndërtimit të softuerit
SOF/.sof	Objekti SRAM File
UART	Marrës/transmetues asinkron universal
UFM	Memoria flash e përdoruesit

Kusht paraprak

• Zbatimi i këtij modeli referencë kërkon që ju të keni nivelin e treguar të njohurive ose përvojës në fushat e mëposhtme:
• Njohuri pune mbi sistemet Nios II dhe mjetet për ndërtimin e tyre. Këto sisteme dhe mjete përfshijnë softuerin Quartus® II, Qsys dhe Nios II EDS.
• Njohuri për metodologjitë dhe mjetet e konfigurimit të Intel FPGA, të tilla si konfigurimi i brendshëm MAX 10 FPGA, veçoria e përmirësimit të sistemit në distancë dhe PFL.

Kërkesat

• Më poshtë janë kërkesat e harduerit dhe softuerit për dizajnin e referencës:
• Kompleti i zhvillimit MAX 10 FPGA
• Quartus II version 15.0 me Nios II EDS
• Një kompjuter me drejtues dhe ndërfaqe UART që funksionon
• Çdo binar/heksadecimal file redaktor

Dizajni i Referencës Files

Tabela 2: Dizajn FilePërfshirë në Dizajnin e Referencës

File Emri Fabrika_imazh	Përshkrimi • Dizajni i harduerit Quartus II file të ruhet në CFM0. • Imazhi i dytë/imazhi i fabrikës që do të përdoret kur ndodh gabimi në shkarkimin e imazhit të aplikacionit.
aplikacioni_imazhi_1	• Dizajni i harduerit Quartus II file për t'u ruajtur në CFM1 dhe CFM2.(1) • Imazhi fillestar i aplikacionit i ngarkuar në pajisje.

1. Në modalitetin e konfigurimit të imazheve me konfigurim të dyfishtë, CFM1 dhe CFM2 kombinohen në një memorie të vetme CFM.

File Emri aplikacioni_imazhi_2	Përshkrimi Dizajni i harduerit Quartus II file që zëvendëson app_image_2 gjatë përmirësimit të sistemit në distancë.
Remote_system_ upgrade.c	Kodi i aplikacionit të softuerit Nios II që vepron si kontrollues për dizajnin e sistemit të përmirësimit në distancë.
Terminali në distancë.exe	• E ekzekutueshme file me një GUI. • Funksionon si terminal që hosti të ndërveprojë me kompletin e zhvillimit MAX 10 FPGA. • Dërgon të dhëna programimi nëpërmjet UART. • Kodi burimor për këtë terminal është i përfshirë.

Tabela 3: Master FilePërfshirë në Dizajnin e Referencës

Ju mund t'i përdorni këto master files për dizajnin e referencës pa përpiluar dizajnin files.

File Emri   fabrika_aplikacion1.pof fabrika_aplikacion1.rpd	Përshkrimi Programimi Quartus II file që përbëhet nga imazhi i fabrikës dhe imazhi i aplikimit 1, për t'u programuar në CFM0 dhe CFM1 dhe CFM2 përkatësisht në s fillestaretage.
fabrika_aplikacion2.pof fabrika_aplikacion2.rpd	• Programimi Quartus II file që përbëhet nga imazhi i fabrikës dhe imazhi i aplikacionit 2. • Imazhi i aplikacionit 2 do të nxirret më vonë për të zëvendësuar imazhin e aplikacionit 1 gjatë përmirësimit të sistemit në distancë, i quajtur application_ image_2.rpd më poshtë.
aplikacioni_image_1.rpd	Të dhëna të papërpunuara programimi Quartus II file që përmbajnë vetëm imazhin e aplikacionit 1.
aplikacioni_image_2.rpd	Të dhëna të papërpunuara programimi Quartus II file që përmban vetëm imazhin e aplikacionit 2.
Nios_application.pof	• Programimi file që përbëhet nga aplikacioni i softuerit procesor Nios II .hex file vetëm. • Të programohet në blic të jashtëm QSPI.
pfl.sof	• Quartus II .sof që përmban PFL. • Programuar në blic QSPI në kompletin e zhvillimit MAX 10 FPGA.

Përshkrimi funksional i dizajnit të referencës

Procesori Nios II Gen2

• Procesori Nios II Gen2 në modelin e referencës ka funksionet e mëposhtme:
• Një master autobusi që trajton të gjitha operacionet e ndërfaqes me bërthamën IP të Altera On-Chip Flash, duke përfshirë leximin, shkrimin dhe fshirjen.
• Ofron një algoritëm në softuer për të marrë rrjedhën e bitit të programimit nga një kompjuter pritës dhe për të aktivizuar rikonfigurimin përmes bërthamës IP të konfigurimit të dyfishtë.
• Ju duhet të vendosni vektorin e rivendosjes së procesorit në përputhje me rrethanat. Kjo është për t'u siguruar që procesori të lëshojë kodin e saktë të aplikacionit ose nga UFM ose nga blic i jashtëm QSPI.
• Shënim: Nëse kodi i aplikacionit Nios II është i madh, Intel rekomandon që ta ruani kodin e aplikacionit në blicin e jashtëm QSPI. Në këtë model referimi, vektori i rivendosjes po tregon blicin e jashtëm QSPI ku ruhet kodi i aplikacionit Nios II.

Informacione të Përafërta

• Tutorial i zhvillimit të harduerit Nios II Gen2
• Ofron më shumë informacion rreth zhvillimit të procesorit Nios II Gen2.

Altera On-Chip Flash IP Core

• Bërthama Altera On-Chip Flash IP funksionon si një ndërfaqe për procesorin Nios II për të bërë një operacion leximi, shkrimi ose fshirjeje në CFM dhe UFM. Bërthama Altera On-Chip Flash IP ju lejon të aksesoni, fshini dhe përditësoni CFM me një transmetim të ri bit konfigurimi. Redaktori i parametrave Altera On-Chip Flash IP tregon një gamë adresash të paracaktuar për çdo sektor të memories.

Informacione të Përafërta

• Altera On-Chip Flash IP Core
• Ofron më shumë informacion rreth Altera On-Chip Flash IP Core.

Altera Dual IP Core

• Mund të përdorni bërthamën IP të konfigurimit të dyfishtë Altera për të hyrë në bllokun e përmirësimit të sistemit në distancë në pajisjet MAX 10 FPGA. Bërthama IP e konfigurimit të dyfishtë Altera ju lejon të aktivizoni rikonfigurimin pasi të jetë shkarkuar imazhi i ri.

Informacione të Përafërta

• Altera Dual IP Core
• Ofron më shumë informacion rreth Altera Dual Configuration IP Core

Altera UART IP Core

• Bërthama IP UART lejon komunikimin e transmetimeve serike të karaktereve midis një sistemi të integruar në MAX 10 FPGA dhe një pajisjeje të jashtme. Si një master Avalon-MM, procesori Nios II komunikon me bërthamën IP UART, e cila është një skllav Avalon-MM. Ky komunikim bëhet duke lexuar dhe shkruar regjistrat e kontrollit dhe të të dhënave.
• Bërthama zbaton kohën e protokollit RS-232 dhe ofron karakteristikat e mëposhtme:
• shpejtësia e rregullueshme e baud-it, barazia, ndalesa dhe bitet e të dhënave
• sinjale opsionale të kontrollit të rrjedhës RTS/CTS

Informacione të Përafërta

• Bërthama UART
• Ofron më shumë informacion rreth UART Core.

Bërthama IP e kontrolluesit të përgjithshëm Quad SPI

• Bërthama IP e kontrolluesit Generic Quad SPI funksionon si një ndërfaqe ndërmjet MAX 10 FPGA, blicit të jashtëm dhe blicit QSPI në bord. Bërthama siguron akses në flashin QSPI përmes operacioneve të leximit, shkrimit dhe fshirjes.
  Kur aplikacioni Nios II zgjerohet me më shumë udhëzime, file madhësia e gjashtëkëndëshit file gjeneruar nga aplikacioni Nios II do të jetë më i madh. Përtej një kufiri të caktuar madhësie, UFM nuk do të ketë një hapësirë ​​të mjaftueshme për të ruajtur heksin e aplikacionit file. Për ta zgjidhur këtë, mund të përdorni blicin e jashtëm QSPI të disponueshëm në kompletin e zhvillimit MAX 10 FPGA për të ruajtur aplikacionin hex file.

Dizajni i aplikacionit të softuerit Nios II EDS

• Dizajni i referencës përfshin kodin e aplikacionit të softuerit Nios II që kontrollon dizajnin e sistemit të përmirësimit në distancë. Kodi i aplikacionit të softuerit Nios II i përgjigjet terminalit pritës përmes UART duke ekzekutuar udhëzime specifike.

Përditësimi i imazheve të aplikacionit nga distanca

• Pasi të keni transmetuar një rrymë bit programimi file duke përdorur Terminalin në distancë, aplikacioni softuerik Nios II është krijuar duke bërë sa më poshtë:

1. Cakto Regjistrin e Kontrollit të bërthamës së Flash IP Altera On-Chip për të mosmbrojtur sektorin CFM1 & 2.
2. Kryeni funksionimin e fshirjes së sektorit në CFM1 dhe CFM2. Softueri anketon regjistrin e statusit të bërthamës së Altera On-Chip Flash IP për të siguruar që fshirja të ketë përfunduar me sukses.
3. Merr 4 bajt rrjedhje bit në një kohë nga stdin. Hyrja dhe dalja standarde mund të përdoren për të marrë të dhëna direkt nga terminali pritës dhe për të printuar daljen në të. Llojet e opsioneve standarde të hyrjes dhe daljes mund të caktohen përmes BSP Editor në mjetin Nios II Eclipse Build.
4. Anulon rendin e biteve për çdo bajt.
   • Shënim: Për shkak të konfigurimit të Altera On-Chip Flash IP Core, çdo bajt i të dhënave duhet të rikthehet përpara se t'i shkruani ato në CFM.
5. Filloni të shkruani 4 bajt të dhëna në të njëjtën kohë në CFM1 dhe CFM2. Ky proces vazhdon deri në fund të transmetimit të biteve të programimit.
6. Anketon regjistrin e statusit të Altera On-Chip Flash IP për të siguruar funksionimin e suksesshëm të shkrimit. Kërkon një mesazh për të treguar se transmetimi ka përfunduar.
   • Shënim: Nëse operacioni i shkrimit dështon, terminali do të ndalojë procesin e dërgimit të rrjedhës së biteve dhe do të gjenerojë një mesazh gabimi.
7. Vendos Regjistrin e Kontrollit për të rimbrojtur CFM1 dhe CFM2 për të parandaluar çdo operacion të padëshiruar të shkrimit.

Informacione të Përafërta

• Gjenerimi pof përmes programimit të konvertimit Files në
• Ofron informacion rreth krijimit të rpd files gjatë programimit të konvertimit files.

Aktivizimi i rikonfigurimit nga distanca

• Pasi të zgjidhni funksionimin e rikonfigurimit të aktivizimit në terminalin e largët të hostit, aplikacioni softuerik Nios II do të bëjë sa më poshtë:

1. Merre komandën nga hyrja standarde.
2. Filloni rikonfigurimin me dy operacionet e mëposhtme të shkrimit:

• Shkruani 0x03 në adresën e kompensimit të 0x01 në bërthamën IP të konfigurimit të dyfishtë. Ky operacion mbishkruan pinin fizik CONFIG_SEL dhe cakton Image 1 si imazhin e konfigurimit të nisjes tjetër.
• Shkruani 0x01 në adresën e kompensimit të 0x00 në bërthamën IP të konfigurimit të dyfishtë. Ky operacion aktivizon rikonfigurimin në imazhin e aplikacionit në CFM1 dhe CFM2

Dizajni i referencës

Gjenerimi i programimit Files

• Ju duhet të gjeneroni programimin e mëposhtëm files përpara se të jeni në gjendje të përdorni përmirësimin e sistemit në distancë në kompletin e zhvillimit MAX 10 FPGA:

Për programimin QSPI:

• sof-përdorim pfl.sof i përfshirë në modelin e referencës ose mund të zgjidhni të krijoni një .sof të ndryshëm që përmban dizajnin tuaj PFL
• pof - konfigurim file gjeneruar nga një .hex dhe programuar në flashin QSPI.
• Për Përmirësimi i sistemit në distancë:
• pof - konfigurim file gjenerohet nga një .sof dhe programohet në blic të brendshëm.
• rpd-përmban të dhënat për blicin e brendshëm që përfshin cilësimet ICB, CFM0, CFM1 dhe UFM.
• harta-mban adresën për secilin sektor të memories të cilësimeve të ICB, CFM0, CFM1 dhe UFM.

Duke gjeneruar files për programimin QSPI

Për të gjeneruar .pof file për programimin QSPI, kryeni hapat e mëposhtëm:

1. Ndërtoni Projektin Nios II dhe gjeneroni HEX file.
   • Shënim: Referojuni AN730: Metodat e nisjes së procesorit Nios II në pajisjet MAX 10 për informacion rreth ndërtimit të projektit Nios II dhe gjenerimit të HEX file.
2. Në File menu, klikoni Convert Programming Files.
3. Nën programimin e daljes file, zgjidhni Objekt Programues File (.pof) në Programim file lista e llojeve.
4. Në listën e modalitetit, zgjidhni Serialin pasiv 1-bit.
5. Në listën e pajisjes së konfigurimit, zgjidhni CFI_512Mb.
6. Në File kutia e emrit, specifikoni file emri për programimin file doni të krijoni.
7. Në hyrje files për të konvertuar listën, hiqni rreshtin Opsionet dhe të dhënat SOF. Kliko Shto Hex Data dhe shfaqet një kuti dialogu Shto Hex Data. Në kutinë Add Hex Data, zgjidhni Adresim Absolute dhe futni .hex file gjeneruar nga Nios II EDS Build Tools.
8. Pasi të jenë vendosur të gjitha cilësimet, klikoni Generate për të gjeneruar programe përkatëse file.

Informacione të Përafërta

AN730: Metodat e nisjes së procesorit Nios II në pajisje MAX 10 FPGA
Duke gjeneruar files për përmirësimin e sistemit në distancë

Për të gjeneruar .pof, .map dhe .rpd files për përmirësimin e sistemit në distancë, kryeni hapat e mëposhtëm:

1. Rivendosni Factory_image, application_image_1 dhe application_image_2 dhe përpiloni të tre modelet.
2. Gjeneroni dy .pof files të përshkruara në tabelën e mëposhtme:
   • Shënim: Referojuni .pof Generation përmes programimit të konvertimit Files për hapat në gjenerimin e .pof files.
3. Hapni app2.rpd duke përdorur çdo redaktues hex.
4. Në redaktorin hex, zgjidhni bllokun e të dhënave binar bazuar në kompensimin e fillimit dhe të fundit duke iu referuar hartës . file. Kompensimi i fillimit dhe i përfundimit për pajisjen 10M50 është përkatësisht 0x12000 dhe 0xB9FFF. Kopjojeni këtë bllok në një të ri file dhe ruajeni në një tjetër .rpd file. Ky i ri .rpd file përmban vetëm imazhin e aplikacionit 2.

Gjenerimi pof përmes programimit të konvertimit Files

Për të kthyer .sof files të .pof files, ndiqni këto hapa:

1. Në File menu, klikoni Convert Programming Files.
2. Nën programimin e daljes file, zgjidhni Objekt Programues File (.pof) në Programim file lista e llojeve.
3. Në listën e modalitetit, zgjidhni Konfigurimi i brendshëm.
4. Në File kutia e emrit, specifikoni file emri për programimin file doni të krijoni.
5. Për të gjeneruar një hartë memorie File (.map), aktivizoni Krijo hartën e kujtesës File (Generoni automatikisht output_file.hartë). Harta . përmban adresën e CFM dhe UFM me cilësimin ICB që keni vendosur përmes opsionit Option/Boot Info.
6.  Për të gjeneruar të dhëna të papërpunuara programimi (.rpd), aktivizoni Krijo të dhëna të konfigurimit RPD (Generate output_file_auto.rpd).
   Me ndihmën e Memory Map File, mund të identifikoni lehtësisht të dhënat për çdo bllok funksional në .rpd file. Ju gjithashtu mund të nxirrni të dhënat flash për mjetet e programimit të palëve të treta ose të përditësoni konfigurimin ose të dhënat e përdoruesit përmes Altera On-Chip Flash IP.
7. .sof mund të shtohet përmes Input files për të konvertuar listën dhe mund të shtoni deri në dy .sof files.
   • Për qëllime të përmirësimit të sistemit në distancë, mund të ruani të dhënat origjinale të faqes 0 në .pof dhe të zëvendësoni të dhënat e faqes 1 me të reja .sof file. Për ta kryer këtë, duhet të shtoni .pof file në faqen 0, atëherë
     shtoni faqen .sof, pastaj shtoni faqen e re .sof file te
8. Pasi të jenë vendosur të gjitha cilësimet, klikoni Generate për të gjeneruar programe përkatëse file.

Programimi i QSPI

Për të programuar kodin e aplikacionit Nios II në flashin QSPI, kryeni hapat e mëposhtëm:

1. Në kompletin e zhvillimit MAX 10 FPGA, kaloni MAX10_BYPASSn në 0 për të anashkaluar pajisjen në bord VTAP (MAX II).
2. Lidhni kabllon e shkarkimit Intel FPGA (më parë USB Blaster) me JTAG kokë.
3. Në dritaren e Programuesit, klikoni Hardware Setup dhe zgjidhni USB Blaster.
4. Në listën Mode, zgjidhni JTAG.
5. Klikoni në butonin "Zbulimi automatik" në panelin e majtë.
6. Zgjidhni pajisjen që do të programohet dhe klikoni Shto File.
7. Zgjidhni pfl.sof.
8. Klikoni Start për të filluar programimin.
9. Pasi programimi të jetë i suksesshëm, pa e fikur tabelën, klikoni përsëri butonin Auto Detect në panelin e majtë. Do të shihni një blic QSPI_512Mb të shfaqet në dritaren e programuesit.
10. Zgjidhni pajisjen QSPI dhe klikoni Shto File.
11. Zgjidhni .pof file gjeneruar më parë nga .hex file.
12. Klikoni Start për të filluar programimin e blicit QSPI.

Programimi i FPGA me imazhin fillestar duke përdorur JTAG

Ju duhet të programoni app1.pof në FPGA si imazhin fillestar të pajisjes. Për të programuar app1.pof në FPGA, kryeni hapat e mëposhtëm:

1. Në dritaren e Programuesit, klikoni Hardware Setup dhe zgjidhni USB Blaster.
2. Në listën Mode, zgjidhni JTAG.
3. Klikoni në butonin "Zbulimi automatik" në panelin e majtë.
4. Zgjidhni pajisjen që do të programohet dhe klikoni Shto File.
5. Zgjidhni aplikacionin1.pof.
6. Klikoni Start për të filluar programimin.

Përditësimi i imazhit dhe aktivizimi i rikonfigurimit duke përdorur UART

Për të konfiguruar në distancë kompletin tuaj të zhvillimit MAX10 FPGA, kryeni hapat e mëposhtëm:

1. Shënim: Para se të filloni, sigurohuni sa vijon:
   • kunja CONFIG_SEL në tabelë është vendosur në 0
   • porta UART e bordit tuaj është e lidhur me kompjuterin tuaj
   • Hapni Remote Terminal.exe dhe hapet ndërfaqja Remote Terminal.
2. Klikoni Cilësimet dhe do të shfaqet dritarja e cilësimeve të portës serike.
3. Vendosni parametrat e terminalit në distancë që të përputhen me cilësimet UART të zgjedhura në bërthamën IP të Quartus II UART. Pasi të përfundojë konfigurimi, klikoni OK.
4. Shtypni butonin nCONFIG në kompletin e zhvillimit ose tastin 1 në kutinë e tekstit Dërgo dhe më pas shtypni Enter.
   • Një listë e zgjedhjeve të funksionimit do të shfaqet në terminal, siç tregohet më poshtë:
   • Shënim: Për të zgjedhur një operacion, shtypni numrin në kutinë e tekstit Dërgo dhe më pas shtypni Enter.
5. Për të përditësuar imazhin e aplikacionit 1 me imazhin e aplikacionit 2, zgjidhni funksionin 2. Do t'ju kërkohet të futni adresën e fillimit dhe të përfundimit të CFM1 dhe CFM2.
   • Shënim: Adresa e treguar në hartë file përfshin cilësimet ICB, CFM dhe UFM, por Altera On-Chip
   • Flash IP mund të qaset vetëm në CFM dhe UFM. Prandaj, ekziston një zhvendosje e adresës midis adresës së treguar në hartë file dhe dritarja e parametrave Altera On-Chip Flash IP.
6. Vendosni adresën bazuar në adresën e specifikuar nga dritarja e parametrit Altera On-Chip Flash IP.
   • Fshirja do të fillojë automatikisht pasi të futni adresën e fundit.
7. Pas fshirjes me sukses, do t'ju kërkohet të futni programimin .rpd file për imazhin e aplikacionit 2.
   • Për të ngarkuar imazhin, klikoni DërgoFile butonin dhe më pas zgjidhni .rpd që përmban vetëm imazhin e aplikacionit 2 dhe klikoni Open.
   • Shënim: Përveç imazhit të aplikacionit 2, mund të përdorni çdo imazh të ri që dëshironi të përditësoni në pajisje.
   • Procesi i përditësimit do të fillojë drejtpërdrejt dhe ju mund të monitoroni përparimin përmes terminalit. Menyja e funksionimit do të kërkojë "U krye" dhe tani mund të zgjidhni operacionin tjetër.
8. Për të aktivizuar rikonfigurimin, zgjidhni funksionin 4. Mund të vëzhgoni sjelljen LED që tregon imazhin e ndryshëm të ngarkuar në pajisje.

Imazhi	Statusi LED (Aktiv i ulët)
Imazhi i fabrikës	01010
Imazhi i aplikacionit 1	10101
Imazhi i aplikacionit 2	01110

Historia e rishikimit të dokumentit

Data	Versioni	Ndryshimet
shkurt 2017	2017.02.21	Riemërtuar si Intel.
Qershor 2015	2015.06.15	Lëshimi fillestar.

Dokumentet / Burimet

Pajisjet intel MAX 10 FPGA mbi UART me procesorin Nios II [pdfUdhëzuesi i përdoruesit MAX 10 pajisje FPGA mbi UART me procesorin Nios II, MAX 10 pajisje FPGA, mbi UART me procesorin Nios II, Mbi UART, procesor Nios II UART, Nios II, procesor UART

Referencat

• Manuali i Përdoruesit