intel MAX 10 FPGA Devices Over UART uban sa Nios II Processor

Impormasyon sa Produkto

Ang reference nga disenyo naghatag ug usa ka yano nga aplikasyon nga nag-implementar sa batakang hilit nga mga feature sa configuration sa Nios II-based nga mga sistema para sa MAX 10 FPGA device. Ang interface sa UART nga gilakip sa MAX 10 FPGA Development Kit gigamit kauban ang Altera UART IP core aron mahatagan ang remote configuration functionality. Ang MAX10 FPGA nga mga aparato naghatag ug katakus sa pagtipig hangtod sa duha nga mga imahe sa pag-configure nga labi nga nagpauswag sa bahin sa pag-upgrade sa hilit nga sistema.

Mga minubo

Minubo	Deskripsyon
Avalon-MM	Avalon Memory-Mapped Configuration Flash memory
CFM	Graphical nga user interface
ICB	Inisyal nga Configuration Bit
MAPA/.mapa	Mapa sa Memorya File
Nios II EDS	Suporta sa Nios II nga Naka-embed nga Design Suite
PFL	Parallel Flash Loader IP core
POF/.pof	Programmer nga butang File
QSPI	Quad serial peripheral interface
RPD/.rpd	Hilaw nga datos sa programming
SBT	Mga Tool sa Pagtukod sa Software
SOF/.sof	SRAM nga butang File
KARETAN	Universal asynchronous nga tigdawat/transmitter
UFM	User flash memory

Mga Instruksyon sa Paggamit sa Produkto

Kinahanglanon

Ang pagpadapat niini nga disenyo sa pakisayran nanginahanglan kanimo nga adunay gipakita nga lebel sa kahibalo o kasinatian sa mga musunud nga lugar:

Mga kinahanglanon:

Ang mosunod mao ang mga kinahanglanon sa hardware ug software alang sa reference design:

Reference Design Files

File Ngalan	Deskripsyon
Factory_image	Sa dual configuration images configuration mode, CFM1 ug CFM2 gihiusa ngadto sa usa ka CFM storage.
app_image_1	Ang disenyo sa hardware sa Quartus II file nga nagpuli sa app_image_2 sa panahon sa pag-upgrade sa hilit nga sistema.
app_image_2	Nios II software application code naglihok isip controller alang sa ang hilit nga disenyo sa sistema sa pag-upgrade.
Remote_system_upgrade.c
factory_application1.pof	Programa sa Quartus II file nga naglangkob sa pabrika nga larawan ug hulagway sa aplikasyon 1, nga maprograma sa CFM0 ug CFM1 & CFM2 matag usa sa inisyal nga stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Ang reference nga disenyo naghatag ug usa ka yano nga aplikasyon nga nag-implementar sa batakang hilit nga mga feature sa configuration sa Nios II-based nga mga sistema para sa MAX 10 FPGA device. Ang interface sa UART nga gilakip sa MAX 10 FPGA Development Kit gigamit kauban ang Altera UART IP core aron mahatagan ang remote configuration functionality.

May Kalabutan nga Impormasyon

Reference Design Files

Pag-upgrade sa Remote System nga adunay MAX 10 FPGA Overview

Uban sa bahin sa pag-upgrade sa hilit nga sistema, ang mga pagpaayo ug pag-ayo sa bug alang sa mga aparato sa FPGA mahimo sa layo. Sa usa ka embedded system environment, ang firmware kinahanglan nga ma-update kanunay sa lain-laing matang sa protocol, sama sa UART, Ethernet, ug I2C. Kung ang embedded system naglakip sa usa ka FPGA, ang mga update sa firmware mahimong maglakip sa mga update sa imahe sa hardware sa FPGA.
Ang MAX10 FPGA nga mga aparato naghatag ug katakus sa pagtipig hangtod sa duha nga mga imahe sa pag-configure nga labi nga nagpauswag sa bahin sa pag-upgrade sa hilit nga sistema. Ang usa sa mga imahe mao ang back up nga imahe nga gikarga kung adunay sayup nga mahitabo sa karon nga imahe.

Mga minubo

Talaan 1: Listahan sa mga Minubo

Minubo nga Deskripsyon
Avalon-MM	Avalon Memory-Mapped
CFM	Pag-configure sa flash memory
GUI	Graphical nga user interface
ICB	Inisyal nga Configuration Bit
MAPA/.mapa	Mapa sa Memorya File
Nios II EDS	Suporta sa Nios II nga Naka-embed nga Design Suite
PFL	Parallel Flash Loader IP core
POF/.pof	Programmer nga butang File

• Intel Corporation. Tanang katungod gigahin. Ang Intel, ang Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ug Stratix nga mga pulong ug logo kay mga marka sa pamatigayon sa Intel Corporation o sa mga subsidiary niini sa US ug/o ubang mga nasud. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.
• Ang ubang mga ngalan ug mga tatak mahimong maangkon ingon nga kabtangan sa uban.

Kinahanglanon

Minubo QSPI	Deskripsyon Quad serial peripheral interface
RPD/.rpd	Hilaw nga datos sa programming
SBT	Mga Tool sa Pagtukod sa Software
SOF/.sof	SRAM nga butang File
UART	Universal asynchronous nga tigdawat/transmitter
UFM	User flash memory

Kinahanglanon

• Ang pagpadapat niini nga disenyo sa pakisayran nanginahanglan kanimo nga adunay gipakita nga lebel sa kahibalo o kasinatian sa mga musunud nga lugar:
• Ang kahibalo sa pagtrabaho sa mga sistema sa Nios II ug ang mga himan sa paghimo niini. Kini nga mga sistema ug himan naglakip sa software nga Quartus® II, Qsys, ug ang Nios II EDS.
• Kahibalo sa Intel FPGA configuration methodologies ug tools, sama sa MAX 10 FPGA internal configuration, remote system upgrade feature ug PFL.

Mga kinahanglanon

• Ang mosunod mao ang mga kinahanglanon sa hardware ug software alang sa reference design:
• MAX 10 FPGA development kit
• Quartus II nga bersyon 15.0 uban sa Nios II EDS
• Usa ka kompyuter nga adunay nagtrabaho nga driver sa UART ug interface
• Bisan unsang binary/hexadecimal file editor

Reference Design Files

Talaan 2: Disenyo Files Apil sa Reference Design

File Ngalan Factory_image	Deskripsyon • Quartus II hardware design file nga tipigan sa CFM0. • Ang fallback image/factory image nga gamiton kung ang error mahitabo sa application image download.
app_image_1	• Quartus II hardware design file nga tipigan sa CFM1 ug CFM2.(1) • Ang inisyal nga hulagway sa aplikasyon nga gikarga sa device.

1. Sa dual configuration images configuration mode, ang CFM1 ug CFM2 gihiusa sa usa ka CFM storage.

File Ngalan app_image_2	Deskripsyon Ang disenyo sa hardware sa Quartus II file nga nagpuli sa app_image_2 sa panahon sa pag-upgrade sa hilit nga sistema.
Remote_system_ upgrade.c	Nios II software application code nga naglihok isip controller alang sa remote upgrade system design.
Hilit nga Terminal.exe	• Mapatuman file nga adunay GUI. • Naglihok isip terminal sa host aron makig-interact sa MAX 10 FPGA development kit. • Nagpadala ug data sa programming pinaagi sa UART. • Ang source code alang niini nga terminal gilakip.

Talaan 3: Agalon Files Apil sa Reference Design

Mahimo nimong gamiton kini nga master files alang sa reference nga disenyo nga walay pag-compile sa disenyo files.

File Ngalan   factory_application1.pof factory_application1.rpd	Deskripsyon Programa sa Quartus II file nga gilangkuban sa imahe sa pabrika ug imahe sa aplikasyon 1, nga iprograma sa CFM0 ug CFM1 & CFM2 matag usa sa inisyal nga stage.
factory_application2.pof factory_application2.rpd	• Quartus II programming file nga naglangkob sa imahe sa pabrika ug imahe sa aplikasyon 2. • Ang hulagway sa aplikasyon 2 kuhaon sa ulahi aron ilisan ang hulagway sa aplikasyon 1 atol sa pag-upgrade sa layo nga sistema, nga ginganlan application_ image_2.rpd sa ubos.
application_image_1.rpd	Quartus II hilaw nga datos sa programming file nga adunay sulod nga imahe sa aplikasyon 1 lamang.
application_image_2.rpd	Quartus II hilaw nga datos sa programming file nga adunay sulod nga imahe sa aplikasyon 2 lamang.
Nios_application.pof	• Pagprograma file nga naglangkob sa Nios II processor software application .hex file lamang. • Aron ma-program ngadto sa external QSPI flash.
pfl.sof	• Quartus II .sof nga adunay PFL. • Giprograma sa QSPI flash sa MAX 10 FPGA Development kit.

Reference Design Functional Description

Nios II Gen2 Processor

• Ang Nios II Gen2 Processor sa reference design adunay mosunod nga mga gimbuhaton:
• Usa ka bus master nga nagdumala sa tanan nga mga operasyon sa interface gamit ang Altera On-Chip Flash IP core lakip ang pagbasa, pagsulat, ug pagtangtang.
• Naghatag ug algorithm sa software aron makadawat sa programming bit stream gikan sa host computer ug mag-trigger sa reconfiguration pinaagi sa Dual Configuration IP core.
• Kinahanglan nimo nga itakda ang reset vector sa processor sumala niana. Kini aron masiguro nga ang processor nag-boot sa husto nga code sa aplikasyon gikan sa UFM o eksternal nga QSPI flash.
• Mubo nga sulat: Kung dako ang code sa aplikasyon sa Nios II, girekomenda sa Intel nga tipigan nimo ang code sa aplikasyon sa eksternal nga QSPI flash. Niini nga reference design, ang reset vector nagpunting sa external QSPI flash diin ang Nios II application code gitipigan.

May Kalabutan nga Impormasyon

• Nios II Gen2 Hardware Development Tutorial
• Naghatag dugang nga kasayuran bahin sa pagpalambo sa Nios II Gen2 Processor.

Altera On-Chip Flash IP Core

• Ang Altera On-Chip Flash IP core naglihok isip usa ka interface alang sa Nios II nga processor sa pagbuhat sa pagbasa, pagsulat o pagpapas sa operasyon sa CFM ug UFM. Ang Altera On-Chip Flash IP core nga naghatag nagtugot kanimo sa pag-access, pagpapas ug pag-update sa CFM gamit ang bag-ong configuration bit stream. Ang Altera On-Chip Flash IP parameter editor nagpakita sa gitakda nang daan nga hanay sa adres alang sa matag sektor sa memorya.

May Kalabutan nga Impormasyon

• Altera On-Chip Flash IP Core
• Naghatag ug dugang impormasyon bahin sa Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Mahimo nimong gamiton ang Altera Dual Configuration IP core aron ma-access ang remote system upgrade block sa MAX 10 FPGA device. Ang Altera Dual Configuration IP core nagtugot kanimo sa pag-trigger sa reconfiguration sa higayon nga ma-download na ang bag-ong hulagway.

May Kalabutan nga Impormasyon

• Altera Dual Configuration IP Core
• Naghatag dugang nga kasayuran bahin sa Altera Dual Configuration IP Core

Altera UART IP Core

• Ang UART IP core nagtugot sa komunikasyon sa serial character streams tali sa usa ka embedded system sa MAX 10 FPGA ug sa external device. Isip usa ka Avalon-MM master, ang Nios II processor nakigkomunikar sa UART IP core, nga usa ka Avalon-MM nga ulipon. Kini nga komunikasyon gihimo pinaagi sa pagbasa ug pagsulat sa pagkontrol ug mga rehistro sa datos.
• Ang kinauyokan nagpatuman sa RS-232 protocol timing ug naghatag sa mosunod nga mga bahin:
• adjustable baud rate, parity, stop, ug data bits
• opsyonal nga RTS/CTS flow control signal

May Kalabutan nga Impormasyon

• UART Core
• Naghatag ug dugang impormasyon bahin sa UART Core.

Generic nga Quad SPI Controller IP Core

• Ang Generic Quad SPI Controller IP core naglihok isip interface tali sa MAX 10 FPGA, ang external flash ug ang on-board nga QSPI flash. Ang kinauyokan naghatag og access sa QSPI flash pinaagi sa pagbasa, pagsulat ug pagpapas sa mga operasyon.
  Kung ang aplikasyon sa Nios II molapad nga adunay daghang mga panudlo, ang file gidak-on sa hex file nga namugna gikan sa Nios II aplikasyon mahimong mas dako. Labaw sa usa ka piho nga limitasyon sa gidak-on, ang UFM walay igong luna sa pagtipig sa aplikasyon hex file. Aron masulbad kini, mahimo nimong gamiton ang eksternal nga QSPI flash nga anaa sa MAX 10 FPGA Development kit aron tipigan ang aplikasyon hex file.

Ang Nios II EDS Software Application Design

• Ang reference design naglakip sa Nios II software application code nga nagkontrol sa remote upgrade system design. Ang Nios II software application code motubag sa host terminal pinaagi sa UART pinaagi sa pagpatuman sa piho nga mga instruksyon.

Pag-update sa mga Imahe sa Aplikasyon sa layo

• Human nimo mapasa ang usa ka programming bit stream file gamit ang Remote Terminal, ang Nios II software application kay gidesinyo buhaton ang mosunod:

1. Ibutang ang Altera On-Chip Flash IP core Control Register aron dili maprotektahan ang CFM1 & 2 nga sektor.
2. Ipahigayon ang sector erase operation sa CFM1 ug CFM2. Gisusi sa software ang status register sa Altera On-Chip Flash IP core aron maseguro nga mahuman ang malampuson nga pagtangtang.
3. Pagdawat og 4 bytes sa bit stream matag higayon gikan sa stdin. Ang standard input ug output mahimong gamiton sa pagdawat og data direkta gikan sa host terminal ug print output ngadto niini. Ang mga tipo sa standard input ug output nga opsyon mahimong itakda pinaagi sa BSP Editor sa Nios II Eclipse Build tool.
4. Gibalikbalik ang bit order alang sa matag byte.
   • Mubo nga sulat: Tungod sa pag-configure sa Altera On-Chip Flash IP Core, ang matag byte sa datos kinahanglan nga balihon sa dili pa kini isulat sa CFM.
5. Pagsugod sa pagsulat sa 4 ka byte sa datos sa usa ka higayon ngadto sa CFM1 ug CFM2. Kini nga proseso nagpadayon hangtud sa katapusan sa programming bit stream.
6. Gibotar ang rehistro sa status sa Altera On-Chip Flash IP aron maseguro ang malampusong operasyon sa pagsulat. Nag-aghat sa usa ka mensahe aron ipakita nga kompleto na ang transmission.
   • Mubo nga sulat: Kung mapakyas ang operasyon sa pagsulat, ang terminal mohunong sa proseso sa pagpadala sa bit stream ug maghimo usa ka mensahe sa sayup.
7. Nagtakda sa Control Register aron maprotektahan pag-usab ang CFM1 ug CFM2 aron mapugngan ang bisan unsang dili gusto nga operasyon sa pagsulat.

May Kalabutan nga Impormasyon

• pof Generation pinaagi sa Convert Programming Files sa
• Naghatag impormasyon bahin sa paghimo sa rpd files atol sa convert programming files.

Pag-trigger sa Reconfiguration sa layo

• Human nimo mapili ang trigger reconfiguration operation sa host Remote Terminal, ang Nios II software application mobuhat sa mosunod:

1. Dawata ang sugo gikan sa standard input.
2. Sugdi ang reconfiguration sa mosunod nga duha ka mga operasyon sa pagsulat:

• Isulat ang 0x03 sa offset nga adres sa 0x01 sa Dual Configuration IP core. Kini nga operasyon nag-overwrite sa pisikal nga CONFIG_SEL pin ug nagtakda sa Image 1 isip sunod nga boot configuration image.
• Isulat ang 0x01 sa offset nga adres sa 0x00 sa Dual Configuration IP core. Kini nga operasyon nagpalihok sa reconfiguration sa aplikasyon nga imahe sa CFM1 ug CFM2

Reference Design Walkthrough

Paghimo Programming Files

• Kinahanglan nimo nga makamugna ang mosunod nga programming files sa wala pa magamit ang hilit nga pag-upgrade sa sistema sa MAX 10 FPGA Development kit:

Para sa QSPI Programming:

• sof—gamit ang pfl.sof nga gilakip sa reference nga disenyo o mahimo nimong pilion ang paghimo og lain nga .sof nga adunay sulod sa imong kaugalingong PFL nga disenyo
• pof—konfigurasyon file namugna gikan sa usa ka .hex ug giprograma ngadto sa QSPI flash.
• Alang sa Hilit nga Pag-upgrade sa Sistema:
• pof—konfigurasyon file namugna gikan sa usa ka .sof ug giprograma ngadto sa internal nga flash.
• rpd—naglangkob ang datos alang sa internal nga flash nga naglakip sa mga setting sa ICB, CFM0, CFM1 ug UFM.
• mapa—nagkupot ang adres alang sa matag sektor sa memorya sa mga setting sa ICB, CFM0, CFM1 ug UFM.

Pagmugna filealang sa QSPI Programming

Aron makamugna ang .pof file alang sa QSPI programming, buhata ang mosunod nga mga lakang:

1. Pagtukod og Nios II Project ug paghimo og HEX file.
   • Mubo nga sulat: Tan-awa ang AN730: Nios II Processor Booting Methods Sa MAX 10 Devices alang sa impormasyon mahitungod sa pagtukod sa Nios II nga proyekto ug pagmugna og HEX file.
2. Sa File menu, i-klik ang Convert Programming Files.
3. Ubos sa Output programming file, pilia ang Programmer Object File (.pof) sa Programming file lista sa tipo.
4. Sa lista sa Mode, pilia ang 1-bit Passive Serial.
5. Sa lista sa Configuration device, pilia ang CFI_512Mb.
6. Diha sa File kahon sa ngalan, ipiho ang file ngalan sa programming file gusto nimo buhaton.
7. Sa Input files sa pag-convert sa listahan, kuhaa ang Options ug SOF data row. I-klik ang Add Hex Data ug ang Add Hex Data dialog box makita. Diha sa Add Hex Data box, pilia ang Absolute addressing ug isulod ang .hex file namugna gikan sa Nios II EDS Build Tools.
8. Human mabutang ang tanan nga mga setting, i-klik ang Paghimo aron makamugna ang mga may kalabutan nga programa file.

May Kalabutan nga Impormasyon

AN730: Nios II Processor Booting Methods Sa MAX 10 FPGA Devices
Pagmugna files alang sa Remote System Upgrade

Aron makamugna ang .pof, .map ug .rpd files alang sa pag-upgrade sa hilit nga sistema, buhata ang mosunod nga mga lakang:

1. Iuli ang Factory_image, application_image_1 ug application_image_2, ug i-compile ang tanang tulo ka mga disenyo.
2. Paghimo og duha ka .pof files gihulagway sa mosunod nga talaan:
   • Mubo nga sulat: Refer .pof Generation pinaagi sa Convert Programming Files alang sa mga lakang sa pagmugna .pof files.
3. Ablihi ang app2.rpd gamit ang bisan unsang hex editor.
4. Sa hex editor, pilia ang binary data block base sa pagsugod ug katapusan nga offset pinaagi sa pagtumong sa .map file. Ang pagsugod ug pagtapos sa offset alang sa 10M50 device mao ang 0x12000 ug 0xB9FFF matag usa. Kopyaha kini nga block ngadto sa bag-o file ug i-save kini sa laing .rpd file. Kining bag-ong .rpd file naglangkob lang sa hulagway sa aplikasyon 2.

pof Generation pinaagi sa Convert Programming Files

Aron makabig ang .sof files sa .pof files, sunda kini nga mga lakang:

1. Sa File menu, i-klik ang Convert Programming Files.
2. Ubos sa Output programming file, pilia ang Programmer Object File (.pof) sa Programming file lista sa tipo.
3. Sa lista sa Mode, pilia ang Internal Configuration.
4. Diha sa File kahon sa ngalan, ipiho ang file ngalan sa programming file gusto nimo buhaton.
5. Aron makamugna og Memory Map File (.map), i-on ang Paghimo og Memory Map File (Awtomatikong paghimo og output_file.mapa). Ang .map naglangkob sa adres sa CFM ug UFM nga adunay setting sa ICB nga imong gibutang pinaagi sa opsyon sa Option/Boot Info.
6.  Aron makamugna og Raw Programming Data (.rpd), i-on ang Create config data RPD (Generate output_file_auto.rpd).
   Uban sa tabang sa Memory Map File, dali nimong mailhan ang datos alang sa matag functional block sa .rpd file. Mahimo usab nimo makuha ang flash data alang sa mga himan sa pagprograma sa ikatulo nga partido o i-update ang configuration o data sa user pinaagi sa Altera On-Chip Flash IP.
7. Ang .sof mahimong idugang pinaagi sa Input files sa pagkabig listahan ug kamo makadugang sa duha ka .sof files.
   • Alang sa mga katuyoan sa pag-upgrade sa layo nga sistema, mahimo nimong ipabilin ang orihinal nga panid 0 data sa .pof, ug pulihan ang panid 1 nga datos sa bag-ong .sof file. Aron mahimo kini, kinahanglan nimong idugang ang .pof file sa panid 0, unya
     idugang ang .sof nga panid, dayon idugang ang bag-ong .sof file sa
8. Human mabutang ang tanan nga mga setting, i-klik ang Paghimo aron makamugna ang mga may kalabutan nga programa file.

Pagprograma sa QSPI

Aron maprograma ang code sa aplikasyon sa Nios II ngadto sa QSPI flash, buhata ang mosunod nga mga lakang:

1. Sa MAX 10 FPGA Development Kit, ibalhin ang MAX10_BYPASSn ngadto sa 0 aron laktawan ang on-board VTAP (MAX II) device.
2. Ikonektar ang Intel FPGA Download Cable (kanhi USB Blaster) sa JTAG ulohan.
3. Sa bintana sa Programmer, i-klik ang Hardware Setup ug pilia ang USB Blaster.
4. Sa lista sa Mode, pilia ang JTAG.
5. I-klik ang Auto Detect button sa wala nga pane.
6. Pilia ang device nga iprograma, ug i-klik ang Add File.
7. Pilia ang pfl.sof.
8. I-klik ang Start aron masugdan ang programming.
9. Human magmalampuson ang programming, nga dili i-off ang board, i-klik ang Auto Detect button sa wala nga pane pag-usab. Makita nimo ang QSPI_512Mb flash nga makita sa bintana sa programmer.
10. Pilia ang QSPI device, ug i-klik ang Add File.
11. Pilia ang .pof file nahimo kaniadto gikan sa .hex file.
12. I-klik ang Start aron masugdan ang pagprograma sa QSPI flash.

Pagprograma sa FPGA nga adunay Initial Image gamit ang JTAG

Ikaw adunay sa programa sa app1.pof ngadto sa FPGA ingon sa device inisyal nga larawan. Aron maprograma ang app1.pof ngadto sa FPGA, buhata ang mosunod nga mga lakang:

1. Sa bintana sa Programmer, i-klik ang Hardware Setup ug pilia ang USB Blaster.
2. Sa lista sa Mode, pilia ang JTAG.
3. I-klik ang Auto Detect button sa wala nga pane.
4. Pilia ang device nga iprograma, ug i-klik ang Add File.
5. Pilia ang app1.pof.
6. I-klik ang Start aron masugdan ang programming.

Pag-update sa Imahe ug Pag-trigger sa Reconfiguration gamit ang UART

Aron ma-configure sa layo ang imong MAX10 FPGA development kit, buhata ang mosunod nga mga lakang:

1. Mubo nga sulat: Sa dili ka pa magsugod, siguroha ang mosunod:
   • ang CONFIG_SEL pin sa pisara gibutang sa 0
   • ang UART port sa imong board konektado sa imong computer
   • Ablihi ang Remote Terminal.exe ug ang interface sa Remote Terminal moabli.
2. I-klik ang Settings ug Serial port settings window makita.
3. Itakda ang mga parameter sa hilit nga terminal aron mohaum sa mga setting sa UART nga gipili sa Quartus II UART IP core. Human makompleto ang setting, i-klik ang OK.
4. Pindota ang nCONFIG button sa development kit o key-in 1 sa Send text box, ug dayon pindota ang Enter.
   • Ang usa ka lista sa kapilian sa operasyon makita sa terminal, ingon sa gipakita sa ubos:
   • Mubo nga sulat: Aron makapili og operasyon, isulod ang numero sa Send text box, ug dayon pindota ang Enter.
5. Aron ma-update ang imahe sa aplikasyon 1 sa imahe sa aplikasyon 2, pilia ang operasyon 2. Maaghat ka sa pagsulud sa adres sa pagsugod ug katapusan sa CFM1 ug CFM2.
   • Mubo nga sulat: Ang adres nga gipakita sa mapa file naglakip sa mga setting sa ICB, CFM ug UFM apan ang Altera On-Chip
   • Ang Flash IP maka-access lamang sa CFM ug UFM. Busa, adunay usa ka address offset tali sa adres nga gipakita sa mapa file ug Altera On-Chip Flash IP parameter window.
6. Isulod ang adres base sa adres nga gitakda sa Altera On-Chip Flash IP parameter window.
   • Awtomatikong magsugod ang pagpapas human nimo isulod ang end address.
7. Human sa malampuson nga pagpapas, ikaw pagaaghaton sa pagsulod sa programming .rpd file alang sa aplikasyon nga imahe 2.
   • Aron ma-upload ang imahe, i-klik ang SendFile buton, ug dayon pilia ang .rpd nga adunay sulud nga imahe sa aplikasyon 2 lamang ug i-klik ang Open.
   • Mubo nga sulat: Gawas sa imahe sa aplikasyon 2, mahimo nimong gamiton ang bisan unsang bag-ong imahe nga gusto nimo i-update sa aparato.
   • Ang proseso sa pag-update magsugod direkta ug mahimo nimong bantayan ang pag-uswag pinaagi sa terminal. Ang menu sa operasyon mag-aghat sa Tapos na ug mahimo nimong pilion ang sunod nga operasyon.
8. Aron ma-trigger ang reconfiguration, pilia ang operasyon 4. Mahimo nimong obserbahan ang kinaiya sa LED nga nagpakita sa lainlaing imahe nga gikarga sa aparato.

Hulagway	Status sa LED (Aktibo Ubos)
Imahe sa Pabrika	01010
Aplikasyon nga Larawan 1	10101
Aplikasyon nga Larawan 2	01110

Kasaysayan sa Pagbag-o sa Dokumento

Petsa	Bersyon	Mga kausaban
Pebrero 2017	2017.02.21	Gi-rebrand isip Intel.
Hunyo 2015	2015.06.15	Inisyal nga pagpagawas.

Mga Dokumento / Mga Kapanguhaan

intel MAX 10 FPGA Devices Over UART uban sa Nios II Processor [pdf] Giya sa Gumagamit MAX 10 FPGA Devices Labaw sa UART uban sa Nios II Processor, MAX 10 FPGA Devices, Over UART uban sa Nios II Processor, Over UART, Nios II Processor UART, Nios II, Processor UART

Mga pakisayran

• Manwal sa Gumagamit