intel MAX 10 FPGA gailuak UART bidez Nios II prozesadorearekin

Produktuaren informazioa

Erreferentzia-diseinuak MAX 10 FPGA gailuetarako Nios II-n oinarritutako sistemetan urrutiko konfigurazio-ezaugarriak ezartzen dituen aplikazio sinple bat eskaintzen du. MAX 10 FPGA Garapen Kit-ean sartutako UART interfazea Altera UART IP nukleoarekin batera erabiltzen da urruneko konfigurazio funtzionaltasuna eskaintzeko. MAX10 FPGA gailuek bi konfigurazio-irudi gordetzeko gaitasuna eskaintzen dute, urruneko sistemaren berritze-funtzioa are gehiago hobetzen dutenak.

Laburdurak

Laburdura	Deskribapena
Avalon-MM	Avalon Memory-Mapped Configuration Flash memoria
CFM	Erabiltzaile-interfaze grafikoa
ICB	Hasierako konfigurazio bit
MAPA/.mapa	Memoriaren mapa File
Nios II EDS	Nios II Embedded Design Suite euskarria
PFL	Parallel Flash Loader IP core
POF/.pof	Programatzailea Objektua File
QSPI	Quad serieko interfaze periferikoa
RPD/.rpd	Programazioko datu gordinak
SBT	Softwarea eraikitzeko tresnak
SOF/.sof	SRAM objektua File
SARRA	Hartzaile/igorle asinkrono unibertsala
UFM	Erabiltzailearen flash memoria

Produktuak erabiltzeko jarraibideak

Aurrebaldintza

Erreferentzia-diseinu hau aplikatzeak honako arlo hauetan adierazitako ezagutza edo esperientzia maila izatea eskatzen du:

Baldintzak:

Hauek dira erreferentzia-diseinurako hardware eta software-baldintzak:

Erreferentzia Diseinua Files

File Izena	Deskribapena
Fabrika_irudia	Konfigurazio bikoitzeko irudien konfigurazio moduan, CFM1 eta CFM2 CFM biltegiratze bakar batean konbinatzen dira.
aplikazioa_irudia_1	Quartus II hardwarearen diseinua file app_image_2 ordezkatzen duena urruneko sistemaren berritze batean.
aplikazioa_irudia_2	Nios II software-aplikazioaren kodea kontrolagailu gisa jokatzen du urruneko eguneratze sistemaren diseinua.
Urruneko_sistema_berritzea.c
fabrika_aplikazioa1.pof	Quartus II programazioa file fabrikako irudiak osatzen duena eta aplikazioaren 1. irudia, CFM0 eta CFM1 eta CFM2-n programatu beharrekoa hurrenez hurren, hasierako stage.
factory_application1.rpd
aplikazio_irudia_1.rpd
aplikazio_irudia_2.rpd
Nios_application.pof

Erreferentzia-diseinuak MAX 10 FPGA gailuetarako Nios II-n oinarritutako sistemetan urrutiko konfigurazio-ezaugarriak ezartzen dituen aplikazio sinple bat eskaintzen du. MAX 10 FPGA Garapen Kit-ean sartutako UART interfazea Altera UART IP nukleoarekin batera erabiltzen da urruneko konfigurazio funtzionaltasuna eskaintzeko.

Lotutako informazioa

Erreferentzia Diseinua Files

Urruneko sistemaren eguneratzea MAX 10 FPGA baino gehiagorekinview

Urruneko sistema eguneratzeko funtzioarekin, FPGA gailuetarako hobekuntzak eta akatsak konpon daitezke urrunetik. Sistema txertatutako ingurune batean, firmwarea maiz eguneratu behar da hainbat protokolo motaren bidez, hala nola UART, Ethernet eta I2C. Kapsulatutako sistemak FPGA bat barne hartzen duenean, firmware-eguneratzeek FPGAko hardware-irudiaren eguneraketak izan ditzakete.
MAX10 FPGA gailuek bi konfigurazio-irudi gordetzeko gaitasuna eskaintzen dute, urruneko sistemaren berritze-funtzioa are gehiago hobetzen dutenak. Irudietako bat uneko irudian erroreren bat gertatzen bada kargatzen den babeskopia izango da.

Laburdurak

1. taula: Laburduren zerrenda

Laburdura Deskribapena
Avalon-MM	Avalon Memory-Mapped
CFM	Konfigurazio flash memoria
GUI	Erabiltzaile-interfaze grafikoa
ICB	Hasierako konfigurazio bit
MAPA/.mapa	Memoriaren mapa File
Nios II EDS	Nios II Embedded Design Suite euskarria
PFL	Parallel Flash Loader IP core
POF/.pof	Programatzailea Objektua File

• Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus eta Stratix hitzak eta logotipoak Intel Corporation-en edo bere filialen marka komertzialak dira AEBetan eta/edo beste herrialde batzuetan. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik.
• Beste izen eta marka batzuk beste batzuen jabetza direla erreklamatu daitezke.

Aurrebaldintza

Laburdura QSPI	Deskribapena Quad serieko interfaze periferikoa
RPD/.rpd	Programazioko datu gordinak
SBT	Softwarea eraikitzeko tresnak
SOF/.sof	SRAM objektua File
UART	Hartzaile/igorle asinkrono unibertsala
UFM	Erabiltzailearen flash memoria

Aurrebaldintza

• Erreferentzia-diseinu hau aplikatzeak honako arlo hauetan adierazitako ezagutza edo esperientzia maila izatea eskatzen du:
• Nios II sistemen eta haiek eraikitzeko tresnen ezagutza praktikoa. Sistema eta tresna horien artean daude Quartus® II softwarea, Qsys eta Nios II EDS.
• Intel FPGA konfigurazio-metodologia eta tresnen ezagutza, hala nola MAX 10 FPGA barne-konfigurazioa, urruneko sistema eguneratzeko funtzioa eta PFL.

Baldintzak

• Hauek dira erreferentzia-diseinurako hardware eta software-baldintzak:
• MAX 10 FPGA garapen kit
• Quartus II bertsioa 15.0 Nios II EDS-rekin
• UART kontrolatzailea eta interfazea funtzionatzen duen ordenagailua
• Edozein bitar/hamaseimal file editorea

Erreferentzia Diseinua Files

2. taula: Diseinua Files Erreferentzia Diseinuan sartuta

File Izena Fabrika_irudia	Deskribapena • Quartus II hardwarearen diseinua file CFM0-n gordetzeko. • Aplikazioaren irudia deskargatzean errorea gertatzen denean erabili beharreko ordezko irudia/fabrikako irudia.
aplikazioa_irudia_1	• Quartus II hardwarearen diseinua file CFM1 eta CFM2-n gordetzeko.(1) • Gailuan kargatutako hasierako aplikazioaren irudia.

1. Konfigurazio bikoitzeko irudien konfigurazio moduan, CFM1 eta CFM2 CFM biltegiratze bakarrean konbinatzen dira.

File Izena aplikazioa_irudia_2	Deskribapena Quartus II hardwarearen diseinua file app_image_2 ordezkatzen duena urruneko sistemaren eguneratzean.
Urruneko_sistema_berritzea.c	Nios II software-aplikazio-kodea urruneko eguneratze sistemaren diseinurako kontrolagailu gisa jarduten du.
Urruneko Terminal.exe	• Exekutagarriak file GUI batekin. • Ostalariaren terminal gisa funtzionatzen du MAX 10 FPGA garapen-kitarekin elkarreragiteko. • Programazio datuak UART bidez bidaltzen ditu. • Terminal honen iturburu kodea sartzen da.

3. taula: Maisua Files Erreferentzia Diseinuan sartuta

Master hauek erabil ditzakezu files erreferentzia diseinurako diseinua bildu gabe files.

File Izena   factory_application1.pof factory_application1.rpd	Deskribapena Quartus II programazioa file fabrikako irudiak eta aplikazioaren 1. irudiak osatzen dute, CFM0 eta CFM1 eta CFM2-n hurrenez hurren programatu beharreko hasierako s-etan.tage.
factory_application2.pof factory_application2.rpd	• Quartus II programazioa file fabrikako irudia eta aplikazioaren irudia 2. • Aplikazioaren 2. irudia geroago aterako da aplikazioaren 1. irudia ordezkatzeko, sistemaren urruneko bertsio-berritzean, behean application_image_2.rpd izenekoa.
aplikazio_irudia_1.rpd	Quartus II programazio-datu gordinak file aplikazioaren 1. irudia soilik dutenak.
aplikazio_irudia_2.rpd	Quartus II programazio-datu gordinak file aplikazioaren 2. irudia soilik daukana.
Nios_application.pof	• Programazioa file hori osatzen dute Nios II prozesadorearen software-aplikazioa .hex file bakarrik. • Kanpoko QSPI flashean programatzeko.
pfl.sof	• Quartus II .sofa PFL duena. • QSPI flashean programatua MAX 10 FPGA Garapen kit-ean.

Erreferentzia Diseinuaren Deskribapen Funtzionala

Nios II Gen2 prozesadorea

• Erreferentzia diseinuko Nios II Gen2 prozesadoreak funtzio hauek ditu:
• Altera On-Chip Flash IP nukleoarekin interfaze-eragiketa guztiak kudeatzen dituen autobus maisua irakurtzea, idaztea eta ezabatzea barne.
• Softwarean algoritmo bat eskaintzen du ostalari-ordenagailu batetik programazio-bit-fluxua jasotzeko eta konfigurazio bikoitzeko IP nukleoaren bidez birkonfigurazioa abiarazteko.
• Horren arabera ezarri behar duzu prozesadorearen berrezarri bektorea. Hau da, prozesadoreak UFM edo kanpoko QSPI flashetik aplikazio kode zuzena abiarazten duela ziurtatzeko.
• Oharra: Nios II aplikazioaren kodea handia bada, Intelek gomendatzen du aplikazioaren kodea kanpoko QSPI flashean gordetzea. Erreferentziazko diseinu honetan, berrezarri bektoreak kanpoko QSPI flashera seinalatzen du, non Nios II aplikazioaren kodea gordetzen den.

Lotutako informazioa

• Nios II Gen2 Hardware Garapenerako Tutoriala
• Nios II Gen2 prozesadorea garatzeari buruzko informazio gehiago eskaintzen du.

Altera On-Chip Flash IP Core

• Altera On-Chip Flash IP nukleoak Nios II prozesadorearen interfaze gisa funtzionatzen du CFM eta UFMra irakurtzeko, idazteko edo ezabatzeko eragiketa bat egiteko. Altera On-Chip Flash IP nukleoak CFMra sartzeko, ezabatu eta eguneratzeko aukera ematen du konfigurazio bit-korronte berri batekin. Altera On-Chip Flash IP parametroen editoreak memoria-sektore bakoitzerako aurrez zehaztutako helbide-barrutia erakusten du.

Lotutako informazioa

• Altera On-Chip Flash IP Core
• Altera On-Chip Flash IP Core-ri buruzko informazio gehiago eskaintzen du.

Altera Dual Configuration IP Core

• Altera Dual Configuration IP nukleoa erabil dezakezu MAX 10 FPGA gailuetan urruneko sistema eguneratzeko blokera sartzeko. Altera Dual Configuration IP nukleoak irudi berria deskargatu ondoren birkonfigurazioa abiarazteko aukera ematen du.

Lotutako informazioa

• Altera Dual Configuration IP Core
• Altera Dual Configuration IP Core-ri buruzko informazio gehiago eskaintzen du

Altera UART IP Core

• UART IP nukleoak serieko karaktere-korronteak komunikatzeko aukera ematen du MAX 10 FPGA-n txertatutako sistema baten eta kanpoko gailu baten artean. Avalon-MM maisu gisa, Nios II prozesadorea UART IP nukleoarekin komunikatzen da, hau da, Avalon-MM esklabo batekin. Komunikazio hori kontrola eta datu-erregistroak irakurriz eta idatziz egiten da.
• Nukleoak RS-232 protokoloaren tenporizazioa ezartzen du eta ezaugarri hauek eskaintzen ditu:
• baud-tasa, parekotasuna, geldialdia eta datu-bit erregulagarriak
• aukerako RTS/CTS fluxua kontrolatzeko seinaleak

Lotutako informazioa

• UART Core
• UART Core-ri buruzko informazio gehiago eskaintzen du.

Quad SPI Controller IP Core generikoa

• Generic Quad SPI Controller IP nukleoak MAX 10 FPGA, kanpoko flasharen eta barneko QSPI flasharen arteko interfaze gisa funtzionatzen du. Nukleoak QSPI flasherako sarbidea ematen du irakurtzeko, idazteko eta ezabatzeko eragiketen bidez.
  Nios II aplikazioa argibide gehiagorekin zabaltzen denean, file hexaren tamaina file Nios II aplikaziotik sortutakoa handiagoa izango da. Tamaina-muga jakin batetik haratago, UFM-k ez du espazio nahikorik izango aplikazioaren hex file. Hori konpontzeko, kanpoko QSPI flasha erabil dezakezu MAX 10 FPGA Garapen kit-an eskuragarri dagoen aplikazioa hex gordetzeko. file.

Nios II EDS software-aplikazioen diseinua

• Erreferentzia-diseinuak urruneko eguneratze sistemaren diseinua kontrolatzen duen Nios II software-aplikazioaren kodea barne hartzen du. Nios II software-aplikazio-kodeak ostalari terminalari erantzuten dio UART bidez, argibide zehatzak exekutatuz.

Aplikazioen irudiak urrunetik eguneratzea

• Programazio bit-korronte bat transmititu ondoren file Urruneko Terminala erabiliz, Nios II software-aplikazioa diseinatuta dago, egin honako hau:

1. Ezarri Altera On-Chip Flash IP core Control Register CFM1 & 2 sektorea babesteko.
2. Egin sektorea ezabatzeko eragiketa CFM1 eta CFM2-n. Softwareak Altera On-Chip Flash IP nukleoaren egoera-erregistroa aztertzen du, ezabaketa arrakastatsua izan dela ziurtatzeko.
3. Jaso 4 byte bit-korronte aldi berean stdin-etik. Sarrera eta irteera estandarrak erabil daitezke datuak zuzenean ostalariaren terminaletik jasotzeko eta bertan irteera inprimatzeko. Sarrera eta irteerako aukera estandar motak BSP Editorearen bidez ezar daitezke Nios II Eclipse Build tresnan.
4. Byte bakoitzeko bit-ordena alderantzikatzen du.
   • Oharra: Altera On-Chip Flash IP Core-ren konfigurazioa dela eta, datu-byte bakoitza alderantzikatu behar da CFMn idatzi aurretik.
5. Hasi 4 byte datu aldi berean idazten CFM1 eta CFM2-n. Prozesu honek programazio bit-korrontea amaitu arte jarraitzen du.
6. Altera On-Chip Flash IP-aren egoera-erregistroa aztertzen du idazketa-eragiketa arrakastatsua ziurtatzeko. Mezu bat eskatzen du transmisioa amaitu dela adierazteko.
   • Oharra: Idazketa-eragiketak huts egiten badu, terminalak bit-fluxua bidaltzeko prozesua geldituko du eta errore-mezu bat sortuko du.
7. Kontrol Erregistroa CFM1 eta CFM2 berriro babesteko ezartzen du, nahi ez diren idazketa-eragiketak saihesteko.

Lotutako informazioa

• pof Sorkuntza Bihurtu Programazioaren bidez Files on
• rpd sortzeari buruzko informazioa ematen du files bihurketa programazioan zehar files.

Birkonfigurazioa urrunetik abiaraztea

• Ostalari Urruneko Terminalean abiaraztearen birkonfigurazio eragiketa hautatu ondoren, Nios II software-aplikazioak honako hau egingo du:

1. Jaso komandoa sarrera estandar batetik.
2. Hasi birkonfigurazioa honako bi idazketa eragiketa hauekin:

• Idatzi 0x03 konfigurazio bikoitzeko IP nukleoan 0x01 desplazamendu-helbidean. Eragiketa honek CONFIG_SEL pin fisikoa gainidazten du eta 1. irudia ezartzen du hurrengo abio-konfigurazio irudi gisa.
• Idatzi 0x01 konfigurazio bikoitzeko IP nukleoan 0x00 desplazamendu-helbidean. Eragiketa honek CFM1 eta CFM2 aplikazioko irudiaren birkonfigurazioa abiarazten du

Erreferentzia Diseinuaren Ibilbidea

Programazioa sortzea Files

• Ondorengo programazioa sortu behar duzu files MAX 10 FPGA garapen kitan urruneko sistemaren eguneratzea erabili aurretik:

QSPI programaziorako:

• sof—erabili erreferentzia diseinuan sartuta dagoen pfl.sof edo zure PFL diseinu propioa duen beste .sof bat sortzea aukeratu dezakezu
• pof — konfigurazio file .hex batetik sortua eta QSPI flashean programatuta.
• Izan ere urruneko sistemaren eguneratzea:
• pof — konfigurazio file .sof batetik sortu eta barneko flashean programatuta.
• rpd — dauka barneko flasharen datuak, ICB ezarpenak barne, CFM0, CFM1 eta UFM.
• mapa—esten du ICB ezarpenen memoria-sektore bakoitzaren helbidea, CFM0, CFM1 eta UFM.

Sortzen files QSPI Programaziorako

.pof sortzeko file QSPI programaziorako, egin urrats hauek:

1. Eraiki Nios II proiektua eta sortu HEX file.
   • Oharra: Ikusi AN730: Nios II prozesadorea abiarazteko metodoak MAX 10 gailuetan Nios II proiektua eraikitzeari eta HEX sortzeari buruzko informazioa lortzeko file.
2. On File menuan, egin klik Bihurtu programazioa Files.
3. Irteera programazioa atalean file, hautatu Programatzaile-objektua File (.pof) Programazioan file mota zerrenda.
4. Modu zerrendan, hautatu 1 biteko serie pasiboa.
5. Konfigurazio gailuen zerrendan, hautatu CFI_512Mb.
6. urtean File izen-koadroa, zehaztu file programaziorako izena file sortu nahi duzu.
7. Sarreran files zerrenda bihurtzeko, kendu Aukerak eta SOF datuen errenkada. Egin klik Gehitu Hex datuak eta Gehitu Hex Datuak elkarrizketa-koadroa agertuko da. Gehitu Hex datuak koadroan, hautatu Helbide absolutua eta sartu .hex file Nios II EDS Build Tools-etik sortutakoa.
8. Ezarpen guztiak ezarri ondoren, sakatu Sortu erlazionatutako programazioa sortzeko file.

Lotutako informazioa

AN730: Nios II prozesadorea abiarazteko metodoak MAX 10 FPGA gailuetan
Sortzen files Urruneko sistema eguneratzeko

.pof, .map eta .rpd sortzeko files urrutiko sistema eguneratzeko, egin urrats hauek:

1. Leheneratu Factory_image, application_image_1 eta application_image_2, eta konpilatu hiru diseinuak.
2. Sortu bi .pof filehurrengo taulan azaltzen dira:
   • Oharra: Aipatu .pof Sorkuntza Bihurtu Programazioaren bidez File.pof sortzeko urratsetarako files.
3. Ireki app2.rpd edozein hex editor erabiliz.
4. Hex editorean, hautatu datu-bloke bitarra hasierako eta amaierako desplazamenduaren arabera, .map-ari erreferentzia eginez. file. 10M50 gailuaren hasierako eta amaierako desplazamendua 0x12000 eta 0xB9FFF da, hurrenez hurren. Kopiatu bloke hau berri batera file eta gorde beste .rpd batean file. .rpd berri hau file aplikazioaren 2. irudia bakarrik dauka.

pof Sorkuntza Bihurtu Programazioaren bidez Files

.sof bihurtzeko files to .pof files, jarraitu urrats hauek:

1. On File menuan, egin klik Bihurtu programazioa Files.
2. Irteera programazioa atalean file, hautatu Programatzaile-objektua File (.pof) Programazioan file mota zerrenda.
3. Modu zerrendan, hautatu Barne konfigurazioa.
4. urtean File izen-koadroa, zehaztu file programaziorako izena file sortu nahi duzu.
5. Memoria-mapa sortzeko File (.map), aktibatu Sortu memoria mapa File (Sortu automatikoki irteera_file.mapa). .map-ak CFM eta UFMren helbidea dauka Option/Boot Info aukeraren bidez ezarri duzun ICB ezarpenarekin.
6.  Programazio-datu gordinak (.rpd) sortzeko, aktibatu Sortu konfigurazio-datuak RPD (Sortu irteera_file_auto.rpd).
   Memoria Maparen laguntzaz File, bloke funtzional bakoitzaren datuak erraz identifikatu ditzakezu .rpd-n file. Era berean, hirugarrenen programazio tresnetarako flash datuak atera ditzakezu edo konfigurazio edo erabiltzaileen datuak eguneratu ditzakezu Altera On-Chip Flash IP-aren bidez.
7. .sof Input bidez gehi daiteke files zerrenda bihurtzeko eta bi .sof gehi ditzakezu files.
   • Urruneko sistema eguneratzeko, jatorrizko 0 orrialdeko datuak gorde ditzakezu .pof-en, eta 1. orrialdeko datuak .sof berriekin ordezkatu. file. Hau egiteko, .pof gehitu behar duzu file 0 orrialdean, bada
     gehitu .sof orria, gero gehitu .sof berria file to
8. Ezarpen guztiak ezarri ondoren, sakatu Sortu erlazionatutako programazioa sortzeko file.

QSPI programatzea

Nios II aplikazioaren kodea QSPI flashean programatzeko, egin urrats hauek:

1. MAX 10 FPGA garapen kitan, aldatu MAX10_BYPASSn 0ra, taulako VTAP (MAX II) gailua saihesteko.
2. Konektatu Intel FPGA Download kablea (lehen USB Blaster) JTAG goiburua.
3. Programatzailearen leihoan, sakatu Hardwarearen konfigurazioa eta hautatu USB Blaster.
4. Modu zerrendan, hautatu JTAG.
5. Egin klik Auto Detect botoian ezkerreko panelean.
6. Hautatu programatu beharreko gailua eta egin klik Gehitu File.
7. Hautatu pfl.sof.
8. Sakatu Hasi programatzen hasteko.
9. Programazioa arrakastatsua izan ondoren, plaka itzali gabe, egin klik berriro ezkerreko paneleko Auto Detect botoian. QSPI_512Mb flash bat ikusiko duzu programatzailearen leihoan.
10. Hautatu QSPI gailua eta egin klik Gehitu File.
11. Hautatu .pof file aurretik sortutako .hex file.
12. Sakatu Hasi QSPI flasha programatzen hasteko.

FPGA hasierako irudiarekin programatzea J erabilizTAG

App1.pof FPGAn programatu behar duzu gailuaren hasierako irudi gisa. App1.pof FPGAn programatzeko, egin urrats hauek:

1. Programatzailearen leihoan, sakatu Hardwarearen konfigurazioa eta hautatu USB Blaster.
2. Modu zerrendan, hautatu JTAG.
3. Egin klik Auto Detect botoian ezkerreko panelean.
4. Hautatu programatu beharreko gailua eta egin klik Gehitu File.
5. Hautatu aplikazioa1.pof.
6. Sakatu Hasi programatzen hasteko.

Irudia eguneratzea eta birkonfigurazioa abiarazi UART erabiliz

Zure MAX10 FPGA garapen-kit urrunetik konfiguratzeko, egin urrats hauek:

1. Oharra: Hasi aurretik, ziurtatu honako hau:
   • taulako CONFIG_SEL pina 0-n ezarrita dago
   • zure taularen UART ataka ordenagailura konektatuta dago
   • Ireki Remote Terminal.exe eta Urruneko Terminal interfazea irekiko da.
2. Sakatu Ezarpenak eta serieko ataka ezarpenen leihoa agertuko da.
3. Ezarri urruneko terminalaren parametroak Quartus II UART IP nukleoan hautatutako UART ezarpenekin bat etor daitezen. Ezarpena amaitu ondoren, sakatu Ados.
4. Sakatu nCONFIG botoia garapen-kitaren edo teklatu 1 Bidali testu-koadroan, eta sakatu Sartu.
   • Eragiketa-aukeren zerrenda bat agertuko da terminalean, behean erakusten den moduan:
   • Oharra: Eragiketa bat hautatzeko, idatzi zenbakia Bidali testu-koadroan, eta sakatu Sartu.
5. Aplikazioaren 1. irudia aplikazioaren 2. irudiarekin eguneratzeko, hautatu 2. eragiketa. CFM1 eta CFM2-en hasierako eta amaierako helbidea txertatzeko eskatuko zaizu.
   • Oharra: Mapan agertzen den helbidea file ICB ezarpenak, CFM eta UFM barne hartzen ditu baina Altera On-Chip
   • Flash IP CFM eta UFM soilik sar daitezke. Hori dela eta, mapan agertzen den helbidearen arteko desplazamendu bat dago file eta Altera On-Chip Flash IP parametroen leihoa.
6. Sartu helbidea Altera On-Chip Flash IP parametroen leihoak zehaztutako helbidean oinarrituta.
   • Ezabatzea automatikoki hasiko da amaierako helbidea sartu ondoren.
7. Ezabatu ondoren, programazioa .rpd sartzeko eskatuko zaizu file aplikazioaren irudia 2.
   • Irudia igotzeko, sakatu BidaliFile botoia, eta, ondoren, hautatu .rpd aplikazioaren irudia 2 soilik eta sakatu Ireki.
   • Oharra: Aplikazioaren 2. irudia ez ezik, gailuan eguneratu nahi duzun edozein irudi berri erabil dezakezu.
   • Eguneratze-prozesua zuzenean hasiko da eta aurrerapena kontrolatu dezakezu terminalaren bidez. Eragiketa menuak Eginda eskatuko du eta orain hurrengo eragiketa aukeratu dezakezu.
8. Birkonfigurazioa abiarazteko, hautatu 4. eragiketa. LED portaera ikus dezakezu gailuan kargatutako irudi desberdinak adierazten dituena.

Irudia	LED egoera (aktibo baxua)
Fabrikaren Irudia	01010
Aplikazioaren irudia 1	10101
Aplikazioaren irudia 2	01110

Dokumentuen berrikuspen historia

Data	Bertsioa	Aldaketak
2017eko otsaila	2017.02.21	Intel izenarekin birmarkatua.
2015ko ekaina	2015.06.15	Hasierako kaleratzea.

Dokumentuak / Baliabideak

intel MAX 10 FPGA gailuak UART bidez Nios II prozesadorearekin [pdfErabiltzailearen gida MAX 10 FPGA gailuak UART baino gehiago Nios II prozesadorearekin, MAX 10 FPGA gailuak, UART baino gehiago Nios II prozesadorearekin, UART baino gehiago, Nios II prozesadore UART, Nios II, prozesadore UART

Erreferentziak

• Erabiltzailearen eskuliburua