Intel UG-01173 Injeksioni i defektit FPGA IP Core
Udhëzuesi i përdorimit të injektimit të gabimit Intel® FPGA IP Core
Bërthama IP e injektimit të gabimeve Intel® FPGA injekton gabime në konfigurimin RAM (CRAM) të një pajisjeje FPGA. Kjo procedurë simulon gabime të buta që mund të ndodhin gjatë funksionimit normal për shkak të prishjeve të një ngjarjeje të vetme (SEU). SEU-të janë ngjarje të rralla dhe për këtë arsye janë të vështira për t'u testuar. Pasi të vendosni bërthamën IP të injektimit të gabimeve në dizajnin tuaj dhe të konfiguroni pajisjen tuaj, mund të përdorni mjetin Intel Quartus® Prime Fault Injection Debugger për të nxitur gabime të qëllimshme në FPGA për të testuar përgjigjen e sistemit ndaj këtyre gabimeve.
Informacione të Përafërta
- Shqetësime të një ngjarje të vetme
- AN 737: Zbulimi dhe rikuperimi i SEU në pajisjet Intel Arria 10
Veçoritë
- Ju lejon të vlerësoni përgjigjen e sistemit për zbutjen e ndërprerjeve funksionale të një ngjarjeje (SEFI).
- Ju lejon të kryeni karakterizimin SEFI në shtëpi, duke eliminuar nevojën për testimin e të gjithë rrezeve të sistemit. Në vend të kësaj, mund të kufizoni testimin e rrezes në dështimet në matje në kohë (FIT)/Mb në nivelin e pajisjes.
- Shkallësoni tarifat FIT sipas karakterizimit SEFI që është i rëndësishëm për arkitekturën tuaj të dizajnit. Ju mund t'i shpërndani rastësisht injeksionet e gabimeve në të gjithë pajisjen ose t'i kufizoni ato në zona specifike funksionale për të shpejtuar testimin.
- Optimizoni dizajnin tuaj për të reduktuar ndërprerjet e shkaktuara nga shqetësimet e një ngjarjeje të vetme (SEU).
Mbështetja e pajisjes
Bërthama Fault Injection IP mbështet pajisjet e familjes Intel Arria® 10, Intel Cyclone® 10 GX dhe Stratix® V. Familja Cyclone V mbështet Fault Injection në pajisjet me prapashtesën -SC në kodin e porositjes. Kontaktoni përfaqësuesin tuaj lokal të shitjeve për të porositur informacione mbi pajisjet e prapashtesës -SC Cyclone V.
Shfrytëzimi dhe Performanca e Burimeve
Softueri Intel Quartus Prime gjeneron vlerësimin e mëposhtëm të burimeve për Stratix V A7 FPGA. Rezultatet për pajisjet e tjera janë të ngjashme.
Korporata Intel. Të gjitha të drejtat e rezervuara. Intel, logoja e Intel dhe markat e tjera Intel janë marka tregtare të Intel Corporation ose filialeve të saj. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime. *Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.
Performanca e FPGA-së dhe shfrytëzimi i burimeve të injektimit të gabimeve IP Core
| Pajisja | ALMs | Regjistrat Logjikë | M20K | |
| fillore | E mesme | |||
| Stratix V A7 | 3,821 | 5,179 | 0 | 0 |
Instalimi i softuerit Intel Quartus Prime përfshin bibliotekën IP të Intel FPGA. Kjo bibliotekë ofron shumë bërthama të dobishme IP për përdorimin tuaj të prodhimit pa pasur nevojë për një licencë shtesë. Disa bërthama IP të Intel FPGA kërkojnë blerjen e një licence të veçantë për përdorim prodhimi. Modaliteti i Vlerësimit të IP të Intel FPGA ju lejon të vlerësoni këto bërthama IP të licencuara të Intel FPGA në simulim dhe pajisje, përpara se të vendosni të blini një licencë të plotë IP të prodhimit. Ju duhet vetëm të blini një licencë të plotë prodhimi për bërthamat e licencuara të Intel IP pasi të keni përfunduar testimin e harduerit dhe të jeni gati për të përdorur IP-në në prodhim. Softueri Intel Quartus Prime instalon bërthamat IP në vendet e mëposhtme si parazgjedhje:
Rruga e instalimit të bërthamës IP
Vendndodhjet e instalimit të IP Core
| Vendndodhja | Software | Platforma |
| :\intelFPGA_pro\quartus\ip\altera | Intel Quartus Prime Pro Edition | Windows* |
| :\intelFPGA\quartus\ip\altera | Intel Quartus Prime Standard Edition | Dritaret |
| :/intelFPGA_pro/quartus/ip/altera | Intel Quartus Prime Pro Edition | Linux * |
| :/intelFPGA/quartus/ip/altera | Intel Quartus Prime Standard Edition | Linux |
Shënim: Softueri Intel Quartus Prime nuk mbështet hapësira në rrugën e instalimit.
Përshtatja dhe gjenerimi i bërthamave IP
Ju mund të personalizoni bërthamat IP për të mbështetur një shumëllojshmëri të gjerë aplikacionesh. Katalogu i Intel Quartus Prime IP dhe redaktori i parametrave ju lejojnë të zgjidhni dhe konfiguroni shpejt portat kryesore IP, veçoritë dhe daljen files.
Redaktori i katalogut dhe parametrave IP
Katalogu IP shfaq bërthamat IP të disponueshme për projektin tuaj, duke përfshirë Intel FPGA IP dhe IP të tjera që shtoni në shtegun e kërkimit të Katalogut IP. Përdorni veçoritë e mëposhtme të Katalogut IP për të lokalizuar dhe personalizuar një bërthamë IP:
- Filtro katalogun IP për të shfaqur IP për familjen aktive të pajisjes ose Shfaq IP për të gjitha familjet e pajisjeve. Nëse nuk keni asnjë projekt të hapur, zgjidhni Familjen e Pajisjeve në Katalogun IP.
- Shkruani në fushën "Kërko" për të gjetur çdo emër bazë të plotë ose të pjesshëm IP në Katalogun IP.
- Klikoni me të djathtën mbi një emër bazë IP në Katalogun IP për të shfaqur detaje rreth pajisjeve të mbështetura, për të hapur dosjen e instalimit të bërthamës IP dhe për lidhje me dokumentacionin IP.
- Klikoni Kërko për Partner IP to access partner IP information on the web.
Redaktori i parametrave ju kërkon të specifikoni një emër variacioni IP, porte opsionale dhe dalje file opsionet e gjenerimit. Redaktori i parametrave gjeneron një IP të nivelit të lartë Intel Quartus Prime file (.ip) për një variacion IP në projektet Intel Quartus Prime Pro Edition. Redaktori i parametrave gjeneron një Quartus IP të nivelit të lartë file (.qip) për një variacion IP në projektet Intel Quartus Prime Standard Edition. Këto files përfaqësojnë variacionin e IP-së në projekt dhe ruajnë informacionin e parametrizimit.
Redaktori i parametrave IP (Intel Quartus Prime Standard Edition)
Dalja e gjenerimit të bërthamës IP (Intel Quartus Prime Pro Edition)
Softueri Intel Quartus Prime gjeneron daljen e mëposhtme file strukturë për bërthamat individuale të IP-së që nuk janë pjesë e një sistemi Designer Platform.
Dalje individuale e gjenerimit të bërthamës IP (Intel Quartus Prime Pro Edition)
- Nëse mbështetet dhe aktivizohet për variacionin bazë të IP-së tuaj.
Prodhimi Files të gjeneratës IP të Intel FPGA
| File Emri | Përshkrimi |
| <your_ip>.ip | Variacioni IP i nivelit të lartë file që përmban parametrizimin e një bërthame IP në projektin tuaj. Nëse variacioni i IP-së është pjesë e një sistemi të projektuesit të platformës, redaktori i parametrave gjeneron gjithashtu një .qsys file. |
| <your_ip>.cmp | Deklarata e komponentit VHDL (.cmp) file është një tekst file që përmban përkufizime lokale të përgjithshme dhe porta që përdorni në dizajnin VHDL files. |
| <your_ip>_generation.rpt | Regjistri i gjenerimit të IP ose Platformës Designer file. Shfaq një përmbledhje të mesazheve gjatë gjenerimit të IP. |
| vazhdoi… | |
| File Emri | Përshkrimi |
| <your_ip>.qgsimc (vetëm sistemet e projektuesit të platformës) | Simulimi i memories file që krahason .qsys dhe .ip files me parametrizimin aktual të sistemit të Platformës Designer dhe bërthamës IP. Ky krahasim përcakton nëse Projektuesi i Platformës mund të kapërcejë rigjenerimin e HDL. |
| <your_ip>.qgsynth (vetëm sistemet e projektuesit të platformës) | Memoria e sintezës file që krahason .qsys dhe .ip files me parametrizimin aktual të sistemit të Platformës Designer dhe bërthamës IP. Ky krahasim përcakton nëse Projektuesi i Platformës mund të kapërcejë rigjenerimin e HDL. |
| <your_ip>.qip | Përmban të gjithë informacionin për të integruar dhe përpiluar komponentin IP. |
| <your_ip>.csv | Përmban informacion në lidhje me statusin e përmirësimit të komponentit IP. |
| .bsf | Një simbol i përfaqësimit të variacionit IP për përdorim në Diagramin Bllok Files (.bdf). |
| <your_ip>.spd | Input file që ip-make-simscript kërkon për të gjeneruar skriptet simuluese. .spd file përmban një listë të fileju gjeneroni për simulim, së bashku me informacionin rreth kujtimeve që inicializoni. |
| <your_ip>.ppf | Planifikuesi i kunjave File (.ppf) ruan caktimet e portave dhe nyjeve për komponentët IP që krijoni për t'u përdorur me Pin Planner. |
| <your_ip>_bb.v | Përdorni kutinë e zezë Verilog (_bb.v) file si një deklaratë bosh moduli për t'u përdorur si një kuti e zezë. |
| <your_ip>_inst.v ose _inst.vhd | HDL exampshabllonin e instantacionit. Kopjoni dhe ngjisni përmbajtjen e kësaj file në HDL tuaj file për të instancuar variacionin IP. |
| <your_ip>.regmap | Nëse IP përmban informacione të regjistrit, softueri Intel Quartus Prime gjeneron .regmap file. .regmap file përshkruan informacionin e hartës së regjistrit të ndërfaqeve master dhe slave. Kjo file plotëson
.sopcinfo file duke ofruar informacion më të detajuar të regjistrit rreth sistemit. Kjo file mundëson shfaqjen e regjistrit views dhe statistikat e personalizueshme nga përdoruesi në System Console. |
| <your_ip>.svd | Lejon mjetet e korrigjimit të sistemit HPS të view hartat e regjistrave të pajisjeve periferike që lidhen me HPS-në brenda një sistemi Platformë Designer.
Gjatë sintezës, softueri Intel Quartus Prime ruan .svd files për ndërfaqen slave të dukshme për masterat e panelit të sistemit në .sof file në seancën e korrigjimit. Paneli i Sistemit lexon këtë seksion, të cilin Dizenjuesi i Platformës kërkon informacion për hartën e regjistrit. Për skllevërit e sistemit, Projektuesi i Platformës i qaset regjistrave me emër. |
| <your_ip>.v
<your_ip>.vhd |
HDL files që instantojnë çdo nënmodul ose bërthamë IP të fëmijës për sintezë ose simulim. |
| mentor/ | Përmban një skript msim_setup.tcl për të vendosur dhe ekzekutuar një simulim. |
| aldec/ | Përmban një skript rivierapro_setup.tcl për të konfiguruar dhe drejtuar një simulim. |
| /synopsys/vcs
/synopsys/vcsmx |
Përmban një skript shell vcs_setup.sh për të vendosur dhe ekzekutuar një simulim.
Përmban një skript shell vcsmx_setup.sh dhe synopsys_sim.setup file për të vendosur dhe drejtuar një simulim. |
| /kadencë | Përmban një skript shell ncsim_setup.sh dhe konfigurime të tjera files për të vendosur dhe ekzekutuar një simulim. |
| /xcelium | Përmban një skript shell simulator paralel xcelium_setup.sh dhe konfigurime të tjera files për të vendosur dhe ekzekutuar një simulim. |
| /nënmodule | Përmban HDL files për nënmodulin bazë IP. |
| <nënmodul IP>/ | Platforma Designer gjeneron nën-drejtori /synth dhe /sim për çdo direktori të nënmoduleve IP që krijon Platforma Designer. |
Përshkrimi funksional
Me bërthamën IP të injektimit të gabimeve, projektuesit mund të kryejnë karakterizimin SEFI në shtëpi, të shkallëzojnë normat e FIT sipas karakterizimit SEFI dhe të optimizojnë dizajnet për të zvogëluar efektin e SEU-ve.
Zbutja e shqetësimit të një ngjarjeje të vetme
Qarqet e integruara dhe pajisjet logjike të programueshme si FPGA-të janë të ndjeshme ndaj SEU-ve. SEU-të janë ngjarje të rastësishme, jo shkatërruese, të shkaktuara nga dy burime kryesore: grimcat alfa dhe neutronet nga rrezet kozmike. Rrezatimi mund të bëjë që regjistri logjik, biti i memories së integruar ose një bit i konfigurimit RAM (CRAM) të ndryshojë gjendjen e tij, duke çuar kështu në një funksionim të papritur të pajisjes. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V dhe pajisjet më të reja kanë aftësitë e mëposhtme CRAM:
- Zbulimi i gabimit Kontrolli i tepricës ciklike (EDCRC)
- Korrigjimi automatik i një CRAM të mërzitur (pastrimi)
- Aftësia për të krijuar një gjendje të shqetësuar CRAM (injeksion me gabim)
Për më shumë informacion rreth zbutjes së SEU në pajisjet Intel FPGA, referojuni kapitullit Zbutja e SEU në manualin e pajisjes përkatëse.
Përshkrimi i pinit IP të injektimit të gabimit
Bërthama IP e injektimit të gabimit përfshin kunjat hyrëse/dalëse të mëposhtme.
Kunjat hyrëse/dalëse të IP të injektimit të gabimit
| Emri i pinit | Drejtimi i pinit | Përshkrimi i kunjit |
| crcerror_pin | hyrje | Hyrja nga mesazhi i gabimit Regjistrohu i shkarkuesit IP të Intel FPGA (IP e shkarkimit EMR). Ky sinjal konfirmohet kur një gabim CRC është zbuluar nga EDCRC e pajisjes. |
| emr_të dhënat | hyrje | Përmbajtja e regjistrit të mesazheve të gabimit (EMR). Referojuni manualit të duhur të pajisjes për fushat EMR.
Ky hyrje përputhet me sinjalin e ndërfaqes së të dhënave Avalon Streaming. |
| emr_vlefshëm | hyrje | Tregon që hyrjet emr_data përmbajnë të dhëna të vlefshme. Ky është një sinjal i vlefshëm i ndërfaqes Avalon Streaming. |
| Rivendos | hyrje | Hyrja e rivendosjes së modulit. Rivendosja kontrollohet plotësisht nga korrigjuesi i injektimit të gabimeve. |
| gabim_injektuar | prodhimit | Tregon se një gabim është injektuar në CRAM siç është urdhëruar nëpërmjet JTAG ndërfaqe. Kohëzgjatja e kohës që pohon ky sinjal varet nga cilësimet tuaja të JTAG TCK dhe sinjalet e bllokut të kontrollit. Në mënyrë tipike, koha është rreth 20 cikle ore të sinjalit TCK. |
| error_scrubbed | prodhimit | Tregon se pastrimi i pajisjes ka përfunduar siç është urdhëruar nëpërmjet JTAG ndërfaqe. Kohëzgjatja e kohës që pohon ky sinjal varet nga cilësimet tuaja të JTAG TCK dhe sinjalet e bllokut të kontrollit. Në mënyrë tipike, koha është rreth 20 cikle ore të sinjalit TCK. |
| insc | prodhimit | Prodhimi opsional. IP-ja e injektimit të gabimeve përdor këtë orë, për shembullample, për të kontrolluar bllokun EMR_unloader. |
Diagrami i pinit IP të injektimit të gabimit
Përdorimi i korrigjuesit të gabimeve të injektimit dhe bërthamës IP të injektimit të gabimeve
Debugger-i i injektimit të gabimeve funksionon së bashku me bërthamën IP të injektimit të gabimeve. Së pari, ju instantoni thelbin IP në dizajnin tuaj, përpiloni dhe shkarkoni konfigurimin që rezulton file në pajisjen tuaj. Më pas, ju ekzekutoni Debugger-in e injektimit të gabimeve nga softueri Intel Quartus Prime ose nga linja e komandës për të simuluar gabimet e buta.
- Debugger-i i injektimit të gabimeve ju lejon të përdorni eksperimentet e injektimit të gabimeve në mënyrë interaktive ose me komanda të grupit dhe ju lejon të specifikoni zonat logjike në dizajnin tuaj për injektimet e gabimeve.
- Ndërfaqja e linjës së komandës është e dobishme për ekzekutimin e korrigjuesit nëpërmjet një skripti.
Shënim
Debugger-i i injektimit të gabimeve komunikon me bërthamën IP të injektimit të gabimeve nëpërmjet JTAG ndërfaqe. IP-ja e injektimit të gabimit pranon komanda nga JTAG ndërfaqja dhe raporton statusin përsëri përmes JTAG ndërfaqe. Bërthama IP e injektimit të gabimeve është implementuar në logjikë të butë në pajisjen tuaj; prandaj, ju duhet të merrni parasysh këtë përdorim logjik në dizajnin tuaj. Një metodologji është të karakterizoni përgjigjen e dizajnit tuaj ndaj SEU-së në laborator dhe më pas të hiqni bërthamën IP nga dizajni juaj përfundimtar i vendosur.
Ju përdorni bërthamën IP të injektimit të gabimeve me bërthamat e mëposhtme të IP-së:
- Bërthama IP e shkarkuesit të Regjistrit të Mesazheve të Gabimit, e cila lexon dhe ruan të dhëna nga qarku i ngurtësuar i zbulimit të gabimeve në pajisjet Intel FPGA.
- (Opsionale) Bërthama IP e zbulimit të avancuar të SEU Intel FPGA, e cila krahason vendndodhjet e gabimeve me një bit me një hartë ndjeshmërie gjatë funksionimit të pajisjes për të përcaktuar nëse një gabim i butë ndikon në të.
Përfundoi korrigjuesi i injektimit të gabimeveview Diagrami i Bllokut
Shënime:
-
IP-ja e injektimit të gabimit i kthen pjesët e logjikës së synuar.
-
Debugger-i i injektimit të gabimeve dhe IP-ja e avancuar e zbulimit të SEU-së përdorin të njëjtin shembull të EMR Unloader.
-
Bërthama IP e zbulimit të avancuar SEU është opsionale.
Informacione të Përafërta
- Rreth SMH Files në faqen 13
- Rreth bërthamës IP të shkarkuesit EMR në faqen 10
- Rreth bërthamës IP të zbulimit të avancuar të SEU në faqen 11
Instantimi i bërthamës IP të injektimit të gabimit
SHËNIM
Bërthama IP e injektimit të gabimeve nuk kërkon që ju të vendosni ndonjë parametër. Për të përdorur bërthamën IP, krijoni një shembull të ri IP, përfshijeni atë në sistemin tuaj të Dizajnuesit të Platformës (Standard) dhe lidhni sinjalet sipas rastit. Duhet të përdorni bërthamën IP të injektimit të gabimeve me bërthamën IP të EMR Unloader. Bërthamat e injektimit të gabimeve dhe IP të EMR Unloader janë të disponueshme në Designer Platform dhe Katalogun IP. Opsionale, mund t'i instantoni ato drejtpërdrejt në dizajnin tuaj RTL, duke përdorur Verilog HDL, SystemVerilog ose VHDL.
Rreth bërthamës IP të shkarkuesit EMR
Bërthama IP e EMR Unloader ofron një ndërfaqe me EMR, e cila përditësohet vazhdimisht nga EDCRC e pajisjes që kontrollon bitet CRAM të pajisjes CRC për gabime të buta.
ExampSistemi i projektuesit të platformës duke përfshirë bërthamën IP të injektimit të gabimeve dhe bërthamën IP të shkarkuesit EMR
Example Diagrami i bllokut të bërthamës së IP të injektimit të gabimeve dhe EMR shkarkues
Informacione të Përafërta
Mesazhi i gabimit Regjistrohu i shkarkuesit të Intel FPGA IP Core
Rreth bërthamës IP të zbulimit të avancuar të SEU
Përdorni bërthamën IP të Zbulimit të Avancuar të SEU (ASD) kur toleranca e SEU është një shqetësim i dizajnit. Duhet të përdorni bërthamën IP të EMR Unloader me bërthamën IP të ASD. Prandaj, nëse përdorni IP-në ASD dhe IP-në e injektimit të gabimeve në të njëjtin dizajn, ato duhet të ndajnë daljen e shkarkimit EMR nëpërmjet një komponenti ndarës Avalon®-ST. Figura e mëposhtme tregon një sistem të Designer Platform në të cilin një ndarës Avalon-ST shpërndan përmbajtjen EMR në bërthamat ASD dhe IP të injektimit të gabimeve.
Përdorimi i ASD-së dhe IP-së së injektimit të gabimeve në të njëjtin sistem të projektuesit të platformës
Informacione të Përafërta
Zbulimi i avancuar i SEU-së Udhëzuesi i përdorimit të Intel FPGA Core IP
Përcaktimi i zonave të injektimit të gabimeve
Ju mund të përcaktoni rajone specifike të FPGA-së për injektimin e gabimeve duke përdorur një titull të hartës së ndjeshmërisë (.smh) file. SMH file ruan koordinatat e biteve CRAM të pajisjes, rajonin e tyre të caktuar (Rajoni ASD) dhe kritikitetin. Gjatë procesit të projektimit ju përdorni hierarkinë tagging për të krijuar rajonin. Pastaj, gjatë përpilimit, Intel Quartus Prime Assembler gjeneron SMH file. Korrigjuesi i injektimit të gabimeve kufizon injektimet e gabimeve në rajone specifike të pajisjes që përcaktoni në SMH file.
Kryerja e Hierarkisë Tagging
Ju përcaktoni rajonet FPGA për testim duke caktuar një rajon ASD në vendndodhje. Ju mund të specifikoni një vlerë të Rajonit ASD për çdo pjesë të hierarkisë suaj të dizajnit duke përdorur dritaren e ndarjeve të dizajnit.
- Zgjidhni Detyrat ➤ Dritarja e Dizajnit të Ndarjeve.
- Klikoni me të djathtën kudo në rreshtin e kokës dhe aktivizoni ASD Region për të shfaqur kolonën ASD Region (nëse nuk është shfaqur tashmë).
- Futni një vlerë nga 0 në 16 për çdo ndarje për ta caktuar atë në një rajon specifik ASD.
- Rajoni ASD 0 është i rezervuar për pjesët e papërdorura të pajisjes. Ju mund të caktoni një ndarje në këtë rajon për ta specifikuar atë si jo-kritike.
- Rajoni ASD 1 është rajoni i paracaktuar. Të gjitha pjesët e përdorura të pajisjes i caktohen këtij rajoni, përveç nëse e ndryshoni në mënyrë eksplicite caktimin e Rajonit ASD.
Rreth SMH Files
SMH file përmban informacionin e mëposhtëm:
- Nëse nuk përdorni hierarkinë tagging (dmth, dizajni nuk ka detyra të qarta të Rajonit ASD në hierarkinë e projektimit), SMH file liston çdo bit CRAM dhe tregon nëse është i ndjeshëm për dizajnin.
- Nëse keni kryer hierarki tagging dhe ndryshoi detyrat e paracaktuara të rajonit ASD, SMH file liston çdo bit CRAM dhe i është caktuar rajoni ASD.
Debugger-i i injektimit të gabimeve mund të kufizojë injeksionet në një ose më shumë rajone të specifikuara. Për të drejtuar Assembler për të gjeneruar një SMH file:
- Zgjidhni Detyrat ➤ Device ➤ Device and Pin Options ➤ Error Detection CRC.
- Aktivizoni hartën e ndjeshmërisë Generate SEU file (.smh) opsion.
Përdorimi i korrigjuesit të injektimit të gabimeve
SHËNIM
Për të përdorur korrigjuesin e injektimit të gabimeve, lidheni me pajisjen tuaj nëpërmjet JTAG ndërfaqe. Pastaj, konfiguroni pajisjen dhe kryeni injektimin e gabimit. Për të nisur Debugger-in e injektimit të gabimeve, zgjidhni Tools ➤ Fault Injection Debugger në softuerin Intel Quartus Prime. Konfigurimi ose programimi i pajisjes është i ngjashëm me procedurën e përdorur për programuesin ose analizuesin logjik të prekjes së sinjalit.
Debuguesi i injektimit të gabimeve
Për të konfiguruar JTAG zinxhir:
- Klikoni Konfigurimi i harduerit. Mjeti shfaq harduerin e programimit të lidhur me kompjuterin tuaj.
- Zgjidhni harduerin e programimit që dëshironi të përdorni.
- Klikoni Mbyll.
- Klikoni "Zbulimi automatik", i cili mbush zinxhirin e pajisjes me pajisjet e programueshme që gjenden në JTAG zinxhir.
Informacione të Përafërta
Funksioni i injektimit të defektit të synuar në faqen 21
Kërkesat e harduerit dhe softuerit
Hardueri dhe softueri i mëposhtëm kërkohet për të përdorur korrigjuesin e injektimit të gabimeve:
- FEATURE linjë në licencën tuaj Intel FPGA që mundëson bërthamën IP të injektimit të gabimeve. Për më shumë informacion, kontaktoni përfaqësuesin tuaj lokal të shitjeve të Intel FPGA.
- Shkarko kabllon (Intel FPGA Download Cable, Intel FPGA Download Cable II, , ose II).
- Kompleti i zhvillimit Intel FPGA ose bordi i dizajnuar nga përdoruesi me një JTAG lidhje me pajisjen në provë.
- (Opsionale) Linja FEATURE në licencën tuaj Intel FPGA që mundëson bërthamën IP të zbulimit të avancuar SEU.
Konfigurimi i pajisjes suaj dhe korrigjuesi i injektimit të gabimeve
Korrigjuesi i injektimit të gabimeve përdor një .sof dhe (opsionale) një titull të hartës së ndjeshmërisë (.smh) file. Objekti i softuerit File (.sof) konfiguron FPGA. .smh file përcakton ndjeshmërinë e pjesëve CRAM në pajisje. Nëse nuk jepni një .smh file, Debugger-i i injektimit të gabimeve injekton gabime në mënyrë të rastësishme në të gjithë bitet CRAM. Për të specifikuar një .sof:
- Zgjidhni FPGA-në që dëshironi të konfiguroni në kutinë e zinxhirit të pajisjes.
- Kliko Zgjidh File.
- Shkoni te .sof dhe klikoni OK. Debugger-i i injektimit të gabimeve lexon .sof.
- (Opsionale) Zgjidhni SMH file.
Nëse nuk specifikoni një SMH file, Debugger i injektimit të gabimeve injekton gabime në mënyrë të rastësishme në të gjithë pajisjen. Nëse specifikoni një SMH file, mund të kufizoni injeksionet në zonat e përdorura të pajisjes tuaj.- Klikoni me të djathtën mbi pajisjen në kutinë e zinxhirit të pajisjes dhe më pas kliko Zgjidh SMH File.
- Zgjidhni SMH tuaj file.
- Klikoni OK.
- Aktivizo Programin/Konfiguro.
- Klikoni Start.
Debugger-i i injektimit të gabimeve konfiguron pajisjen duke përdorur .sof.
Menyja e kontekstit për zgjedhjen e SMH File
Rajonet kufizuese për injektimin e gabimeve
Pas ngarkimit të një SMH file, mund ta drejtoni Debugger-in e injektimit të gabimeve që të funksionojë vetëm në rajone specifike ASD. Për të specifikuar rajonin(et) e ASD në të cilat do të injektohen defektet:
- Klikoni me të djathtën mbi FPGA në kutinë e zinxhirit të pajisjes dhe klikoni Shfaq hartën e ndjeshmërisë së pajisjes.
- Zgjidhni rajonin(et) e ASD-së për injektimin e gabimit.
Harta e ndjeshmërisë së pajisjes Viewer
Specifikimi i llojeve të gabimeve
Ju mund të specifikoni lloje të ndryshme gabimesh për injeksion.
- Gabimet e vetme (SE)
- Gabimet e dyfishta të afërta (DAE)
- Gabime të pakorrigjueshme me shumë bit (EMBE)
Pajisjet Intel FPGA mund të korrigjojnë vetë gabimet e vetme dhe të dyfishta, nëse funksioni i pastrimit është i aktivizuar. Pajisjet Intel FPGA nuk mund të korrigjojnë gabimet me shumë bit. Referojuni kapitullit mbi zbutjen e SEU-ve për më shumë informacion rreth korrigjimit të këtyre gabimeve. Ju mund të specifikoni përzierjen e defekteve për të injektuar dhe intervalin kohor të injektimit. Për të specifikuar intervalin kohor të injektimit:
- Në korrigjuesin e injektimit të gabimeve, zgjidhni Veglat ➤ Opsionet.
- Tërhiq kontrolluesin e kuq në përzierjen e gabimeve. Përndryshe, ju mund të specifikoni përzierjen në mënyrë numerike.
- Specifikoni kohën e intervalit të injektimit.
- Klikoni OK.
Figura 12. Specifikimi i përzierjes së llojeve të gabimeve të SEU-së
Informacione të Përafërta Zbutja e shqetësimit të një ngjarjeje të vetme
Gabimet e injektimit
Ju mund të injektoni gabime në disa mënyra:
- Injektoni një gabim në komandë
- Injektoni gabime të shumta në komandë
- Injektoni gabimet derisa të urdhërohet të ndalet
Për të injektuar këto defekte:
- Aktivizoni opsionin Inject Fault.
- Zgjidhni nëse dëshironi të ekzekutoni injektimin e gabimit për një numër përsëritjesh ose derisa të ndalet:
- Nëse zgjidhni të ekzekutoni derisa të ndalet, korrigjuesi i injektimit të gabimeve injekton gabime në intervalin e specifikuar në kutinë e dialogut Veglat ➤ Opsionet.
- Nëse dëshironi të ekzekutoni injektimin e gabimeve për një numër të caktuar përsëritjesh, futni numrin.
- Klikoni Start.
Shënim: Debugger-i i injektimit të gabimeve funksionon për numrin e specifikuar të përsëritjeve ose derisa të ndalet. Dritarja Intel Quartus Prime Messages tregon mesazhe në lidhje me gabimet që janë injektuar. Për informacion shtesë mbi defektet e injektuara, klikoni Lexo EMR. Debugger-i i injektimit të gabimeve lexon EMR-në e pajisjes dhe shfaq përmbajtjen në dritaren e Mesazheve.
Intel Quartus Prime Error Injection dhe mesazhet e përmbajtjes EMR
Gabimet e regjistrimit
Mund të regjistroni vendndodhjen e çdo defekti të injektuar duke vënë në dukje parametrat e raportuar në dritaren Intel Quartus Prime Messages. Nëse, për shembullampNëse, një gabim i injektuar rezulton në sjelljen që dëshironi të riprodhoni, ju mund të synoni atë vend për injeksion. Ju kryeni injeksion të synuar duke përdorur ndërfaqen e linjës së komandës për korrigjimin e gabimeve të injektimit.
Pastrimi i gabimeve të injektuara
Për të rivendosur funksionin normal të FPGA, klikoni Scrub. Kur pastroni një gabim, funksionet EDCRC të pajisjes përdoren për të korrigjuar gabimet. Mekanizmi i pastrimit është i ngjashëm me atë të përdorur gjatë funksionimit të pajisjes.
Ndërfaqja e linjës së komandës
Ju mund të ekzekutoni Debugger-in e injektimit të gabimeve në vijën e komandës me ekzekutuesin quartus_fid, i cili është i dobishëm nëse dëshironi të kryeni injektimin e gabimeve nga një skript.
Tabela 5. Argumentet e linjës së komandës për injektimin e gabimeve
| Argument i shkurtër | Argument i gjatë | Përshkrimi |
| c | kabllor | Specifikoni harduerin ose kabllon e programimit. (E detyrueshme) |
| i | indeks | Specifikoni pajisjen aktive për të injektuar defektin. (E detyrueshme) |
| n | numri | Specifikoni numrin e gabimeve për të injektuar. Vlera e paracaktuar është
1. (Opsionale) |
| t | koha | Koha e intervalit midis injeksioneve. (Opsionale) |
Shënim: Përdor quartus_fid –help to view të gjitha opsionet e disponueshme. Kodi i mëposhtëm ofron p.shamples duke përdorur ndërfaqen e linjës së komandës së korrigjuesit të gabimeve të injektimit.
###########################################
- # Zbuloni se cilat kabllo USB janë të disponueshme për këtë shembull
- # Rezultati tregon se një kabllo është në dispozicion, me emrin "USB-Blaster" #
- $ quartus_fid –lista . . .
- Info: Komanda: quartus_fid –list
- USB-Blaster në sj-sng-z4 [USB-0] Informacion: Intel Quartus Prime 64-Bit Fault Injection Debugger ishte i suksesshëm. 0 gabime, 0 paralajmërime
- ###########################################
- # Gjeni cilat pajisje janë të disponueshme në kabllon USB-Blaster
- # Rezultati tregon dy pajisje: një Stratix V A7 dhe një MAX V CPLD. #
- $ quartus_fid –kabllo USB-Blaster -a
- Info: Komanda: quartus_fid –cable=USB-Blaster -a
- Info (208809): Përdorimi i kabllit programues "USB-Blaster në sj-sng-z4 [USB-0]"
- USB-Blaster në sj-sng-z4 [USB-0]
- 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
- 020A40DD 5M2210Z/EPM2210
- Info: Intel Quartus Prime 64-Bit Fault Injection Debugger ishte i suksesshëm.
- 0 gabime, 0 paralajmërime
- ###########################################
- # Programoni pajisjen Stratix V
- # Opsioni –index specifikon operacionet e kryera në një pajisje të lidhur.
- # “=svgx.sof” lidh një .sof file me pajisjen
- # "#p" do të thotë programoni pajisjen #
- $ quartus_fid –kabllo USB-Blaster –indeksi “@1=svgx.sof#p” . . .
- Info (209016): Konfigurimi i indeksit 1 të pajisjes
- Info (209017): Pajisja 1 përmban JTAG Kodi ID 0x029030DD
- Info (209007): Konfigurimi u krye — 1 pajisje(a) u konfigurua
- Info (209011): Operacioni(et) i kryer me sukses
- Info (208551): Nënshkrimi i programit në pajisjen 1.
- Info: Intel Quartus Prime 64-Bit Fault Injection Debugger ishte i suksesshëm.
- 0 gabime, 0 paralajmërime
- ###########################################
- # Injektoni një defekt në pajisje.
- # Operatori #i tregon për të injektuar gabimet
- # -n 3 tregon për të injektuar 3 gabime #
- $ quartus_fid –kabllo USB-Blaster –indeksi “@1=svgx.sof#i” -n 3
- Info: Komanda: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
- Info (208809): Përdorimi i kabllit programues "USB-Blaster në sj-sng-z4 [USB-0]"
- Info (208521): Injekton 3 gabime në pajisje
- Info: Intel Quartus Prime 64-Bit Fault Injection Debugger ishte i suksesshëm.
- 0 gabime, 0 paralajmërime
- ###########################################
- # Mënyra interaktive.
- # Përdorimi i funksionit #i me -n 0 e vendos korrigjuesin në modalitetin interaktiv.
- # Vini re se në seancën e mëparshme janë injektuar 3 gabime;
- # "E" lexon gabimet aktualisht në bërthamën IP të EMR Unloader. #
- $ quartus_fid –kabllo USB-Blaster –indeksi “@1=svgx.sof#i” -n 0
- Info: Komanda: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
- Info (208809): Përdorimi i kabllit programues "USB-Blaster në sj-sng-z4 [USB-0]"
- Shkruani:
- 'F' për të injektuar fajin
- 'E' për të lexuar EMR
- "S" për të pastruar gabimet
- 'Q' për të lënë E
- Info (208540): Leximi i grupit EMR
- Info (208544): 3 gabime të kuadrit u zbuluan në pajisjen 1.
- Info (208545): Gabim #1: Gabim i vetëm në kornizën 0x1028 në bitin 0x21EA.
- Info (10914): Gabim #2: Gabim shumë-bitësh i pakorrigjueshëm në kornizën 0x1116.
- Info (208545): Gabim #3: Gabim i vetëm në kornizën 0x1848 në bitin 0x128C.
- 'F' për të injektuar fajin
- 'E' për të lexuar EMR
- "S" për të pastruar gabimet
- 'Q' për të lënë Q
- Informacion: Debuger-i i injektimit të gabimeve 64-bit të Intel Quartus Prime ishte i suksesshëm. 0 gabime, 0 paralajmërime
- Informacion: Kujtesa virtuale maksimale: 1522 megabajt
- Informacion: Përpunimi përfundoi: Hënë 3 nëntor 18:50:00 2014
- Informacion: Koha e kaluar: 00:00:29
- Informacion: Koha totale e CPU-së (në të gjithë procesorët): 00:00:13
Funksioni i injektimit të defektit të synuar
Shënim
Debugger-i i injektimit të gabimeve injekton gabimet në FPGA në mënyrë të rastësishme. Sidoqoftë, veçoria e injektimit të defektit të synuar ju lejon të injektoni gabime në vendndodhjet e synuara në CRAM. Ky operacion mund të jetë i dobishëm, p.shample, nëse keni vënë re një ngjarje të SEU-së dhe dëshironi të testoni përgjigjen e FPGA-së ose të sistemit për të njëjtën ngjarje pasi të keni modifikuar një strategji rikuperimi. Funksioni i injektimit të defektit të synuar është i disponueshëm vetëm nga ndërfaqja e linjës së komandës. Mund të specifikoni që gabimet të injektohen nga linja e komandës ose në modalitetin e shpejtë. Informacione të Përafërta
AN 539: Metodologjia e testimit ose zbulimi dhe rikuperimi i gabimeve duke përdorur CRC në pajisjet Intel FPGA
Specifikimi i një liste gabimesh nga linja e komandës
Funksioni i injektimit të defektit të synuar ju lejon të specifikoni një listë gabimesh nga linja e komandës, siç tregohet në shembullin e mëposhtëmample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Ku: c 1 tregon që FPGA është e kontrolluar me kabllon e parë në kompjuterin tuaj. i “@1= six.sof#i” tregon që pajisja e parë në zinxhir është e ngarkuar me objektin file svgx.sof dhe do të injektohet me defekte. n 2 tregon se do të injektohen dy defekte. user=”@1= 0x2274 0x05EF 0x2264 0x0500” është një listë e gabimeve të specifikuara nga përdoruesi që duhet të injektohen. Në këtë ishample, pajisja 1 ka dy gabime: në kornizën 0x2274, bitin 0x05EF dhe në kornizën 0x2264, bitin 0x0500.
Specifikimi i një liste gabimesh nga modaliteti i shpejtë
Ju mund ta përdorni funksionin e injektimit të defektit të synuar në mënyrë interaktive duke specifikuar numrin e gabimeve të jetë 0 (-n 0). Debugger-i i injektimit të gabimeve paraqet komandat e modalitetit të shpejtë dhe përshkrimet e tyre.
| Komanda e modalitetit të shpejtë | Përshkrimi |
| F | Injektoni një defekt |
| E | Lexoni EMR |
| S | Gabimet e pastrimit |
| Q | Hiq dorë |
Në modalitetin e shpejtë, mund të lëshoni vetëm komandën F për të injektuar një defekt të vetëm në një vendndodhje të rastësishme në pajisje. Në shembullin e mëposhtëmampKur përdorni komandën F në modalitetin e shpejtë, injektohen tre gabime. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +
- Gabim 1 – Gabim me një bit në kornizën 0x12, biti 0x34
- Gabim 2 – Gabim i pakorrigjueshëm në kornizën 0x56, biti 0x78 (një * tregon një gabim me shumë bit)
- Gabim 3 – Gabim i dyfishtë ngjitur në kornizën 0x9A, biti 0xBC (a + tregon një gabim bit të dyfishtë)
F 0x12 0x34 0x56 0x78 * Një gabim (i parazgjedhur) është injektuar: Gabim 1 – Gabim me një bit në kornizën 0x12, biti 0x34. Vendndodhjet pas vendndodhjes së kornizës/bitit të parë shpërfillen. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00
Janë injektuar tre gabime:
- Gabim 1 – Gabim me një bit në kornizën 0x12, biti 0x34
- Gabim 2 – Gabim i pakorrigjueshëm në kornizën 0x56, biti 0x78
- Gabim 3 – Gabim i dyfishtë ngjitur në kornizën 0x9A, biti 0xBC
- Vendndodhjet pas 3 çifteve të para të kornizave/biteve nuk merren parasysh
Përcaktimi i vendndodhjeve të biteve CRAM
Shënim:
Kur korrigjuesi i injektimit të gabimeve zbulon një gabim CRAM EDCRC, Regjistri i mesazheve të gabimit (EMR) përmban sindromën, numrin e kornizës, vendndodhjen e bitit dhe llojin e gabimit (një, dyfish ose shumë-bit) të gabimit të zbuluar CRAM. Gjatë testimit të sistemit, ruani përmbajtjen e EMR-së të raportuar nga korrigjuesi i injektimit të gabimeve kur zbuloni një defekt EDCRC. Me përmbajtjen e regjistruar EMR, ju mund t'i jepni numrat e kornizës dhe biteve në Debugger-in e injektimit të gabimeve për të rishikuar gabimet e vërejtura gjatë testimit të sistemit, për të dizajnuar më tej dhe për të karakterizuar një përgjigje të rikuperimit të sistemit ndaj këtij gabimi.
Informacione të Përafërta
AN 539: Metodologjia e testimit ose zbulimi dhe rikuperimi i gabimeve duke përdorur CRC në pajisjet Intel FPGA
Opsionet e avancuara të linjës së komandës: Rajonet ASD dhe peshimi i llojit të gabimit
Ju mund të përdorni ndërfaqen e linjës së komandës për korrigjimin e gabimeve të injektimit të gabimeve për të injektuar gabime në rajonet e ASD dhe për të peshuar llojet e gabimeve. Së pari, ju specifikoni përzierjen e llojeve të gabimeve (një bit, dy ngjitur dhe shumë-bit i pakorrigjueshëm) duke përdorur peshën – . . opsion. Për shembullample, për një përzierje prej 50% gabime të vetme, 30% gabime të dyfishta ngjitur dhe 20% gabime të pakorrigjueshme me shumë bit, përdorni opsionin –weight=50.30.20. Më pas, për të synuar një rajon ASD, përdorni opsionin -smh për të përfshirë SMH file dhe tregoni rajonin ASD për të synuar. Për shembullample: $ quartus_fid –cable=USB-BlasterII –indeksi “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30
Ky ishample komanda:
- Programon pajisjen dhe injekton gabimet (vargu pi)
- Injekton 100% gabime me një bit (100.0.0)
- Injektohet vetëm në ASD_REGION 2 (treguar nga #2)
- Injekton 30 gabime
Udhëzuesi i përdoruesit të injektimit të gabimit IP Core Arkivat
Nëse një version bazë IP nuk është i listuar, zbatohet udhëzuesi i përdoruesit për versionin e mëparshëm bazë IP.
Udhëzuesi i përdorimit të Historisë së Rishikimit të Dokumentit për Injeksionin e Defektit IP Core
| Versioni i dokumentit | Versioni i Intel Quartus Prime | Ndryshimet |
| 2019.07.09 | 18.1 | Përditësuar Përshkrimi i pinit IP të injektimit të gabimit temë për të sqaruar sinjalet Reset, error_injected dhe error_scrubbed. |
| 2018.05.16 | 18.0 | • U shtuan temat e mëposhtme nga Manuali Intel Quartus Prime Pro Edition:
— Përcaktimi i zonave të injektimit të gabimeve dhe nëntema. — Përdorimi i korrigjuesit të injektimit të gabimeve dhe nëntema. — Ndërfaqja e linjës së komandës dhe nëntema. • Riemëruar Intel FPGA Fault Injection IP core në Fault Injection Intel FPGA IP. |
| Data | Versioni | Ndryshimet |
| 2017.11.06 | 17.1 | • Riemërtuar si Intel.
• U shtua mbështetje për pajisjen Intel Cyclone 10 GX. |
| 2016.10.31 | 16.1 | Mbështetje e përditësuar e pajisjes. |
| 2015.12.15 | 15.1 | • Ndryshuar Quartus II në Quartus Prime software.
• Lidhja e fiksuar e lidhur me vetëreferencimin. |
| 2015.05.04 | 15.0 | Lëshimi fillestar. |
Dokumentet / Burimet
 |
Intel UG-01173 Injeksioni i defektit FPGA IP Core [pdfUdhëzuesi i përdoruesit UG-01173 Bërthama IP e injektimit të defektit FPGA, UG-01173, Bërthama IP e injektimit të defektit FPGA, Injeksion c, Bërthama IP e FPGA me injeksion |
