intel UG-01173 Fault Injection FPGA IP Core

Injezzjoni tal-Ħtija Intel® FPGA IP Core User Guide

Il-qalba tal-Intel® FPGA IP tal-Fault Injection tinjetta żbalji fil-konfigurazzjoni RAM (CRAM) ta 'apparat FPGA. Din il-proċedura tissimula żbalji artab li jistgħu jseħħu waqt it-tħaddim normali minħabba taqlib ta' avveniment wieħed (SEUs). SEUs huma avvenimenti rari u għalhekk diffiċli biex jiġu ttestjati. Wara li tistitwixxi l-qalba tal-IP Fault Injection fid-disinn tiegħek u tikkonfigura t-tagħmir tiegħek, tista 'tuża l-għodda Intel Quartus® Prime Fault Injection Debugger biex tinduċi żbalji intenzjonali fl-FPGA biex tittestja r-rispons tas-sistema għal dawn l-iżbalji.

Informazzjoni Relatata

• Taqlib Avveniment Uniku
• AN 737: Sejbien u Irkupru SEU f'Tagħmir Intel Arria 10

Karatteristiċi

• Jippermettilek tevalwa r-rispons tas-sistema għall-mitigazzjoni ta' interruzzjonijiet funzjonali ta' avveniment wieħed (SEFI).
• Jippermettilek twettaq karatterizzazzjoni SEFI internament, u telimina l-ħtieġa għal ttestjar tar-raġġ tas-sistema kollha. Minflok, tista 'tillimita l-ittestjar tar-raġġ għal fallimenti fil-ħin (FIT)/kejl Mb fil-livell tal-apparat.
• Skala rati FIT skont il-karatterizzazzjoni SEFI li hija rilevanti għall-arkitettura tad-disinn tiegħek. Tista 'tqassam bl-addoċċ injezzjonijiet ta' ħsara madwar l-apparat kollu, jew tillimitahom għal żoni funzjonali speċifiċi biex tħaffef l-ittestjar.
• Ottimizza d-disinn tiegħek biex tnaqqas it-tfixkil ikkawżat minn taqlib ta' avveniment wieħed (SEU).

Appoġġ għall-Apparat

Il-qalba tal-IP Fault Injection tappoġġja l-apparati tal-familja Intel Arria® 10, Intel Cyclone® 10 GX u Stratix® V. Il-familja Cyclone V tappoġġja l-Injezzjoni tal-Ħtija fuq apparati bis-suffiss -SC fil-kodiċi tal-ordni. Ikkuntattja r-rappreżentant lokali tal-bejgħ tiegħek biex tordna informazzjoni dwar l-apparati Cyclone V tas-suffiss -SC.

Użu tar-Riżorsi u Prestazzjoni
Is-softwer Intel Quartus Prime jiġġenera l-istima tar-riżorsi li ġejja għall-FPGA Stratix V A7. Ir-riżultati għal apparati oħra huma simili.

Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Fault Injection IP Core FPGA Prestazzjoni u Utilizzazzjoni tar-Riżorsi

Apparat	ALMs	Reġistri Loġiċi		M20K
		Primarja	Sekondarja
Stratix V A7	3,821	5,179	0	0

L-installazzjoni tas-softwer Intel Quartus Prime tinkludi l-librerija Intel FPGA IP. Din il-librerija tipprovdi ħafna cores IP utli għall-użu tal-produzzjoni tiegħek mingħajr il-ħtieġa għal liċenzja addizzjonali. Xi cores Intel FPGA IP jeħtieġu xiri ta 'liċenzja separata għall-użu tal-produzzjoni. L-Intel FPGA IP Evaluation Mode jippermettilek li tevalwa dawn il-qlub Intel FPGA IP liċenzjati fis-simulazzjoni u l-ħardwer, qabel ma tiddeċiedi li tixtri liċenzja tal-qalba IP tal-produzzjoni sħiħa. Għandek bżonn biss tixtri liċenzja tal-produzzjoni sħiħa għal cores Intel IP liċenzjati wara li tlesti l-ittestjar tal-hardware u tkun lest biex tuża l-IP fil-produzzjoni. Is-softwer Intel Quartus Prime jinstalla IP cores fil-postijiet li ġejjin b'mod awtomatiku:

IP Core Installazzjoni Mogħdija

Postijiet ta' Installazzjoni tal-IP Core

Post	Software	Pjattaforma
:\intelFPGA_pro\quartus\ip\altera	Edizzjoni Intel Quartus Prime Pro	Windows *
:\intelFPGA\quartus\ip\altera	Edizzjoni Standard Intel Quartus Prime	Windows
:/intelFPGA_pro/quartus/ip/altera	Edizzjoni Intel Quartus Prime Pro	Linux *
:/intelFPGA/quartus/ip/altera	Edizzjoni Standard Intel Quartus Prime	Linux

Nota: Is-softwer Intel Quartus Prime ma jappoġġjax spazji fil-mogħdija tal-installazzjoni.

Customizing u Ġenerazzjoni IP Cores
Tista 'tippersonalizza l-qalba tal-IP biex tappoġġja varjetà wiesgħa ta' applikazzjonijiet. Il-Katalgu IP Intel Quartus Prime u l-editur tal-parametri jippermettulek tagħżel u tikkonfigura malajr portijiet, karatteristiċi u output tal-qalba tal-IP files.

Katalgu IP u Editur tal-Parametri
Il-Katalgu tal-IP juri l-qlub tal-IP disponibbli għall-proġett tiegħek, inkluż l-Intel FPGA IP u IP ieħor li żżid mal-mogħdija tat-tfittxija tal-Katalgu tal-IP.. Uża l-karatteristiċi li ġejjin tal-Katalgu tal-IP biex issib u tippersonalizza qalba tal-IP:

• Iffiltra l-Katalgu tal-IP biex Uri l-IP għall-familja tal-apparati attiva jew Uri l-IP għall-familji kollha tal-apparat. Jekk m'għandekx proġett miftuħ, agħżel il-Familja tal-Apparat fil-Katalgu IP.
• Ittajpja fil-qasam Fittex biex issib kwalunkwe isem tal-qalba tal-IP sħiħ jew parzjali fil-Katalgu tal-IP.
• Ikklikkja bil-lemin fuq isem tal-qalba tal-IP fil-Katalgu tal-IP biex turi dettalji dwar apparati appoġġjati, biex tiftaħ il-folder tal-installazzjoni tal-qalba tal-IP, u għal links għad-dokumentazzjoni tal-IP.
• Ikklikkja Fittex għal Partner IP to access partner IP information on the web.

L-editur tal-parametri iqanqlek biex tispeċifika isem tal-varjazzjoni tal-IP, portijiet fakultattivi, u output file għażliet ta' ġenerazzjoni. L-editur tal-parametri jiġġenera Intel Quartus Prime IP tal-ogħla livell file (.ip) għal varjazzjoni IP fi proġetti Intel Quartus Prime Pro Edition. L-editur tal-parametri jiġġenera Quartus IP tal-ogħla livell file (.qip) għal varjazzjoni IP fi proġetti Intel Quartus Prime Standard Edition. Dawn files jirrappreżentaw il-varjazzjoni IP fil-proġett, u jaħżnu l-informazzjoni ta ' parametrizzazzjoni.

Editur tal-Parametri IP (Edizzjoni Standard Intel Quartus Prime)

Riżultat tal-Ġenerazzjoni tal-IP Core (Intel Quartus Prime Pro Edition)

Is-softwer Intel Quartus Prime jiġġenera l-output li ġej file struttura għal cores IP individwali li mhumiex parti minn sistema tad-Disinjatur tal-Pjattaforma.

Output Individwali tal-Ġenerazzjoni tal-Core IP (Intel Quartus Prime Pro Edition)

• Jekk appoġġjat u attivat għall-varjazzjoni tal-qalba tal-IP tiegħek.

Output Files ta' Intel FPGA IP Generation

File Isem	Deskrizzjoni
<tiegħek_ip>.ip	Varjazzjoni tal-IP tal-ogħla livell file li fih il-parametrizzazzjoni ta 'qalba IP fil-proġett tiegħek. Jekk il-varjazzjoni tal-IP hija parti minn sistema tad-Disinjatur tal-Pjattaforma, l-editur tal-parametri jiġġenera wkoll .qsys file.
<tiegħek_ip>.cmp	Id-Dikjarazzjoni tal-Komponent VHDL (.cmp) file huwa test file li fih definizzjonijiet lokali ġeneriċi u tal-port li tuża fid-disinn VHDL files.
<tiegħek_ip> _generation.rpt	Ġurnal tal-ġenerazzjoni tal-IP jew tad-Disinjatur tal-Pjattaforma file. Juri sommarju tal-messaġġi waqt il-ġenerazzjoni tal-IP.
kompla...

File Isem	Deskrizzjoni
<tiegħek_ip>.qgsimc (sistemi tad-Disinjatur tal-Pjattaforma biss)	Caching ta' simulazzjoni file li jqabbel il-.qsys u .ip files mal-parametrizzazzjoni attwali tas-sistema tad-Disinjatur tal-Pjattaforma u l-qalba tal-IP. Dan il-paragun jiddetermina jekk Platform Designer jistax jaqbeż ir-riġenerazzjoni tal-HDL.
<tiegħek_ip>.qgsynth (sistemi tad-Disinjatur tal-Pjattaforma biss)	Sinteżi caching file li jqabbel il-.qsys u .ip files mal-parametrizzazzjoni attwali tas-sistema tad-Disinjatur tal-Pjattaforma u l-qalba tal-IP. Dan il-paragun jiddetermina jekk Platform Designer jistax jaqbeż ir-riġenerazzjoni tal-HDL.
<tiegħek_ip>.qip	Fih l-informazzjoni kollha biex tintegra u tiġbor il-komponent IP.
<tiegħek_ip>.csv	Fih informazzjoni dwar l-istatus tal-aġġornament tal-komponent tal-IP.
.bsf	Rappreżentazzjoni simbolu tal-varjazzjoni tal-IP għall-użu fid-Dijagramma tal-Blokk Files (.bdf).
<tiegħek_ip>.spd	Input file dak ip-make-simscript jeħtieġ li jiġġenera skripts ta' simulazzjoni. Il-.spd file fih lista ta files inti tiġġenera għal simulazzjoni, flimkien ma 'informazzjoni dwar memorji li inti initialize.
<tiegħek_ip>.ppf	Il-Planner tal-Pin File (.ppf) jaħżen l-assenjazzjonijiet tal-port u n-nodi għall-komponenti IP li toħloq għall-użu mal-Planner tal-Pin.
<tiegħek_ip> _bb.v	Uża l-kaxxa s-sewda ta' Verilog (_bb.v) file bħala dikjarazzjoni ta' modulu vojta għall-użu bħala blackbox.
<tiegħek_ip> _inst.v jew _inst.vhd	HDL exampmudell ta' istanziazzjoni le. Ikkopja u waħħal il-kontenut ta' dan file fl-HDL tiegħek file biex tistjanzja l-varjazzjoni tal-IP.
<tiegħek_ip>.regmap	Jekk l-IP fih informazzjoni dwar ir-reġistru, is-softwer Intel Quartus Prime jiġġenera l-.regmap file. Il-.regmap file jiddeskrivi l-informazzjoni tal-mappa tar-reġistru tal-interfaces master u slave. Dan file jikkumplimenta il-.sopcinfo file billi tipprovdi informazzjoni tar-reġistru aktar dettaljata dwar is-sistema. Dan file jippermetti l-wiri tar-reġistru views u statistika personalizzabbli tal-utent fis-System Console.
<tiegħek_ip>.svd	Jippermetti l-għodod tad-Debug tas-Sistema HPS biex view il-mapep tar-reġistru tal-periferali li jikkonnettjaw mal-HPS fi ħdan sistema Platform Designer. Matul is-sinteżi, is-softwer Intel Quartus Prime jaħżen il-.svd files għal interface slave viżibbli għall-kaptani tal-Console tas-Sistema fil-.sof file fis-sessjoni tad-debug. System Console taqra din it-taqsima, li Platform Designer jitlob informazzjoni dwar il-mappa tar-reġistru. Għall-iskjavi tas-sistema, Platform Designer jaċċessa r-reġistri bl-isem.
<tiegħek_ip>.v <tiegħek_ip>.vhd	HDL files li instantiate kull submodule jew tifel IP qalba għal sinteżi jew simulazzjoni.
mentor/	Fih script msim_setup.tcl biex twaqqaf u tmexxi simulazzjoni.
aldec/	Fih script rivierapro_setup.tcl biex iwaqqaf u jmexxi simulazzjoni.
/synopsys/vcs /synopsys/vcsmx	Fih script shell vcs_setup.sh biex twaqqaf u tmexxi simulazzjoni. Fih script shell vcsmx_setup.sh u synopsys_sim.setup file biex twaqqaf u tmexxi simulazzjoni.
/kadenza	Fih script shell ncsim_setup.sh u setup ieħor files biex twaqqaf u tmexxi simulazzjoni.
/xcelium	Fih script tal-qoxra ta' simulatur Parallel xcelium_setup.sh u setup ieħor files biex twaqqaf u tmexxi simulazzjoni.
/submoduli	Fih HDL files għas-submodulu tal-qalba tal-IP.
<sottomodulu IP>/	Platform Designer jiġġenera subdirettorji /synth u /sim għal kull direttorju tas-submodulu IP li jiġġenera Platform Designer.

Deskrizzjoni Funzjonali
Bil-qalba tal-IP tal-Injezzjoni tal-Ħtija, id-disinjaturi jistgħu jwettqu karatterizzazzjoni SEFI internament, iskalaw rati FIT skont il-karatterizzazzjoni SEFI, u jottimizzaw id-disinji biex inaqqsu l-effett tas-SEUs.

Mitigazzjoni ta' Taqlib ta' Avveniment Uniku

Ċirkwiti integrati u apparat loġiku programmabbli bħal FPGAs huma suxxettibbli għal SEUs. SEUs huma avvenimenti każwali, mhux distruttivi, ikkawżati minn żewġ sorsi ewlenin: partiċelli alfa u newtroni minn raġġi kożmiċi. Ir-radjazzjoni tista 'tikkawża jew ir-reġistru tal-loġika, il-bit tal-memorja inkorporata, jew il-bit tal-konfigurazzjoni RAM (CRAM) biex taqleb l-istat tiegħu, u b'hekk iwassal għal tħaddim mhux mistenni tal-apparat. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V u apparati aktar ġodda għandhom il-kapaċitajiet CRAM li ġejjin:

• Iċċekkjar ta' Redundance Ċiklika ta' Sejbien ta' Żbalji (EDCRC)
• Korrezzjoni awtomatika ta' CRAM mqalleb (scrubbing)
• Kapaċità li toħloq kundizzjoni CRAM mqalleb (injezzjoni tal-ħsara)

Għal aktar informazzjoni dwar il-mitigazzjoni ta’ SEU f’apparati Intel FPGA, irreferi għall-kapitolu ta’ Mitigazzjoni ta’ SEU fil-manwal tal-apparat rispettiv.

Deskrizzjoni tal-Pin IP tal-Injezzjoni tal-Ħsara

Il-qalba tal-IP tal-Injezzjoni tal-Ħtija tinkludi l-pinnijiet I/O li ġejjin.

Ħsara Injezzjoni IP Core I/O Pins

Isem tal-Pin	Direzzjoni tal-Pin	Deskrizzjoni tal-pin
crcerror_pin	input	Input minn Messaġġ ta' Żball Reġistru Unloader Intel FPGA IP (EMR Unloader IP). Dan is-sinjal jiġi affermat meta jiġi skopert żball CRC mill-EDCRC tal-apparat.
emr_data	input	Kontenut tar-Reġistru tal-Messaġġ ta' Żball (EMR). Irreferi għall-manwal tal-apparat xieraq għall-oqsma EMR. Dan l-input jikkonforma mas-sinjal tal-interface tad-data Avalon Streaming.
emr_valid	input	Jindika l-inputs emr_data fihom data valida. Dan huwa sinjal ta 'interface validu Avalon Streaming.
Irrisettja	input	Input mill-ġdid tal-modulu. Ir-reset huwa kkontrollat ​​bis-sħiħ mid-Debugger tal-Injezzjoni tal-Ħtija.
error_injected	output	Jindika żball ġie injettat fis-CRAM kif ikkmandat permezz tal-JTAG interface. It-tul ta 'żmien li dan is-sinjal jasserixxi jiddependi fuq is-settings tiegħek tal-JTAG TCK u sinjali tal-blokk tal-kontroll. Tipikament, il-ħin huwa ta 'madwar 20 ċiklu ta' arloġġ tas-sinjal TCK.
error_scrubbed	output	Jindika li l-għorik tal-apparat huwa komplut kif ikkmandat permezz tal-JTAG interface. It-tul ta 'żmien li dan is-sinjal jasserixxi jiddependi fuq is-settings tiegħek tal-JTAG TCK u sinjali tal-blokk tal-kontroll. Tipikament, il-ħin huwa ta 'madwar 20 ċiklu ta' arloġġ tas-sinjal TCK.
intosc	output	Output fakultattiv. Il-Fault Injection IP juża dan l-arloġġ, pereżempjuample, biex arloġġ il-blokk EMR_unloader.

Dijagramma tal-Pin IP tal-Injezzjoni tal-Ħsara

L-użu tad-Debugger tal-Injezzjoni tal-Ħtija u l-IP Core tal-Injezzjoni tal-Ħtija

Id-Debugger tal-Injezzjoni tal-Ħtija jaħdem flimkien mal-qalba tal-IP tal-Injezzjoni tal-Ħtija. L-ewwel, inti tagħti istanzija tal-qalba tal-IP fid-disinn tiegħek, tikkumpila, u tniżżel il-konfigurazzjoni li tirriżulta file fit-tagħmir tiegħek. Imbagħad, tħaddem il-Fault Injection Debugger minn ġewwa s-softwer Intel Quartus Prime jew mil-linja tal-kmand biex tissimula żbalji artab.

• Id-Debugger tal-Injezzjoni tal-Ħtija jippermettilek li topera esperimenti tal-injezzjoni tal-ħsara b'mod interattiv jew permezz ta 'kmandi tal-lott, u tippermettilek li tispeċifika l-oqsma loġiċi fid-disinn tiegħek għal injezzjonijiet tal-ħsarat.
• L-interface tal-linja tal-kmand hija utli għat-tħaddim tad-debugger permezz ta 'skript.

Nota

Id-Debugger tal-Injezzjoni tal-Ħsara jikkomunika mal-qalba tal-IP tal-Injezzjoni tal-Ħsara permezz tal-JTAG interface. Il-Fault Injection IP jaċċetta kmandi mill-JTAG interface u jirrapporta l-istatus lura permezz tal-JTAG interface. Il-qalba tal-IP tal-Injezzjoni tal-Ħtija hija implimentata f'loġika artab fit-tagħmir tiegħek; għalhekk, trid tqis dan l-użu tal-loġika fid-disinn tiegħek. Metodoloġija waħda hija li tikkaratterizza r-rispons tad-disinn tiegħek għal SEU fil-laboratorju u mbagħad tħalli barra l-qalba tal-IP mid-disinn finali skjerat tiegħek.

Int tuża l-qalba tal-IP tal-Injezzjoni tal-Ħtija mal-qalba tal-IP li ġejjin:

• Il-qalba tal-IP Reġistru Unloader tal-Messaġġ ta 'żball, li jaqra u jaħżen id-dejta miċ-ċirkwiti ta' skoperta ta 'żbalji mwebbsa f'apparati Intel FPGA.
• (Mhux obbligatorju) Il-qalba ta 'l-Intel FPGA IP Detection Avvanzata SEU, li tqabbel postijiet ta' żball ta 'bit wieħed ma' mappa ta' sensittività waqt it-tħaddim tal-apparat biex tiddetermina jekk żball artab jaffettwahx.

Debugger ta 'l-Injezzjoni tal-Ħtija Overview Dijagramma tal-Blokk

Noti:

1. Il-Fault Injection IP taqleb il-bits tal-loġika mmirata.
2. Id-Debugger tal-Injezzjoni tal-Ħtija u l-IP Avvanzat ta’ Sejbien SEU jużaw l-istess istanza ta’ EMR Unloader.
3. Il-qalba Advanced SEU Detection IP hija fakultattiva.

Informazzjoni Relatata

• Dwar SMH Files f’paġna 13
• Dwar l-EMR Unloader IP Core f'paġna 10
• Dwar il-Core IP Advanced SEU Detection f'paġna 11

Instanzja tal-Injezzjoni tal-Ħtija IP Core

NOTA

Il-qalba tal-IP tal-Injezzjoni tal-Ħtija ma teħtieġx li tissettja l-ebda parametru. Biex tuża l-qalba tal-IP, oħloq istanza IP ġdida, inkludiha fis-sistema tad-Disinjatur tal-Pjattaforma tiegħek (Standard), u qabbad is-sinjali kif xieraq. Trid tuża l-qalba tal-IP tal-Injezzjoni tal-Ħtija mal-qalba tal-IP EMR Unloader. L-Injezzjoni tal-Ħtija u l-qalba tal-IP EMR Unloader huma disponibbli fil-Platform Designer u l-Katalgu IP. B'għażla, tista' tistjanzjahom direttament fid-disinn RTL tiegħek, billi tuża Verilog HDL, SystemVerilog, jew VHDL.

Dwar l-EMR Unloader IP Core
Il-qalba tal-IP EMR Unloader tipprovdi interface għall-EMR, li tiġi aġġornata kontinwament mill-EDCRC tal-apparat li jiċċekkja l-CRAM bits CRC tal-apparat għal żbalji artab.

Example Sistema tad-Disinjatur tal-Pjattaforma Inkluż il-Qalba tal-IP tal-Injezzjoni tal-Ħtija u l-Qalba tal-IP EMR Unloader

Example Fault Injection IP Core u EMR Unloader IP Core Block Diagram

Informazzjoni Relatata
Messaġġi ta' Żball Reġistru Unloader Intel FPGA IP Core User Guide

Dwar il-Core IP Avvanzata ta 'Sejbien ta' SEU

Uża l-qalba ta 'l-IP ta' Sejbien Avvanzat ta' SEU (ASD) meta t-tolleranza ta' SEU tkun tħassib tad-disinn. Trid tuża l-qalba EMR Unloader IP mal-qalba ASD IP. Għalhekk, jekk tuża l-ASD IP u l-Fault Injection IP fl-istess disinn, għandhom jaqsmu l-output EMR Unloader permezz ta 'komponent splitter Avalon®-ST. Il-figura li ġejja turi sistema tad-Disinjatur tal-Pjattaforma li fiha splitter Avalon-ST iqassam il-kontenut EMR lill-qalba tal-IP ASD u Fault Injection.

L-użu tal-ASD u l-IP tal-Injezzjoni tal-Ħtija fl-Istess Sistema tad-Disinjatur tal-Pjattaforma

Informazzjoni Relatata
Gwida għall-Utent tal-Intel FPGA IP Core Avvanzata ta' Sejbien SEU

Definizzjoni ta' Żoni ta' Injezzjoni ta' Ħtija
Tista' tiddefinixxi reġjuni speċifiċi tal-FPGA għall-injezzjoni tal-ħsara bl-użu ta' Header tal-Mappa ta' Sensittività (.smh) file. L-SMH file jaħżen il-koordinati tal-bits CRAM tal-apparat, ir-reġjun assenjat tagħhom (Reġjun ASD), u l-kritiċità. Matul il-proċess tad-disinn tuża l-ġerarkija tagging biex jinħoloq ir-reġjun. Imbagħad, waqt il-kumpilazzjoni, l-Intel Quartus Prime Assembler jiġġenera l-SMH file. Id-Debugger tal-Injezzjoni tal-Ħtija jillimita l-injezzjonijiet tal-iżbalji għal reġjuni speċifiċi tal-apparat li tiddefinixxi fl-SMH file.

Twettiq Ġerarkija Tagging
Inti tiddefinixxi r-reġjuni FPGA għall-ittestjar billi tassenja Reġjun ASD fil-post. Tista' tispeċifika valur tar-Reġjun ASD għal kwalunkwe porzjon tal-ġerarkija tad-disinn tiegħek billi tuża t-Tieqa tal-Ħitan tad-Disinn.

1. Agħżel Assenji ➤ Tieqa tal-Ħitan tad-Disinn.
2. Ikklikkja bil-lemin kullimkien fir-ringiela tal-header u ixgħel Reġjun ASD biex turi l-kolonna Reġjun ASD (jekk ma tkunx diġà murija).
3. Daħħal valur minn 0 sa 16 għal kwalunkwe partizzjoni biex tassenjaha lil Reġjun ASD speċifiku.
   • Ir-reġjun ASD 0 huwa riżervat għal porzjonijiet mhux użati tal-apparat. Tista' tassenja partizzjoni għal dan ir-reġjun biex tispeċifikaha bħala mhux kritika.
   • Ir-reġjun ASD 1 huwa r-reġjun default. Il-partijiet kollha użati tal-apparat huma assenjati għal dan ir-reġjun sakemm ma tbiddelx b'mod espliċitu l-assenjazzjoni tar-Reġjun ASD.

Dwar SMH Files

L-SMH file fih l-informazzjoni li ġejja:

• Jekk m'intix qed tuża l-ġerarkija tagging (jiġifieri, id-disinn m'għandux assenjazzjonijiet espliċiti tar-Reġjun ASD fil-ġerarkija tad-disinn), l-SMH file telenka kull CRAM bit u tindika jekk huwiex sensittiv għad-disinn.
• Jekk wettaqt ġerarkija tagging u mibdula assenjazzjonijiet default ASD Reġjun, l-SMH file telenka kull CRAM bit u huwa assenjat reġjun ASD.

Id-Debugger tal-Injezzjoni tal-Ħtija jista' jillimita l-injezzjonijiet għal reġjun speċifikat wieħed jew aktar. Biex jidderieġi lill-Assembler biex jiġġenera SMH file:

• Agħżel Assenjamenti ➤ Apparat ➤ Għażliet tal-Apparat u tal-Pin ➤ Sejbien tal-iżbalji CRC.
• Ixgħel il-mappa tas-sensittività Iġġenera SEU file (.smh) għażla.

L-użu tad-Debugger tal-Injezzjoni tal-Ħtija

NOTA
Biex tuża l-Fault Injection Debugger, tikkonnettja mat-tagħmir tiegħek permezz tal-JTAG interface. Imbagħad, ikkonfigura l-apparat u wettaq injezzjoni ta 'ħsara. Biex tniedi d-Debugger tal-Injezzjoni tal-Ħtija, agħżel Għodod ➤ Debugger tal-Injezzjoni tal-Ħsara fis-softwer Intel Quartus Prime. Il-konfigurazzjoni jew l-ipprogrammar tal-apparat huwa simili għall-proċedura użata għall-Programmatur jew l-Analizzatur Loġiku tat-Tektek tas-Sinjal.

Debugger tal-Injezzjoni tal-Ħtija

Biex tikkonfigura l-JTAG katina:

1. Ikklikkja Hardware Setup. L-għodda turi l-ħardwer tal-ipprogrammar konness mal-kompjuter tiegħek.
2. Agħżel il-ħardwer tal-ipprogrammar li tixtieq tuża.
3. Ikklikkja Agħlaq.
4. Ikklikkja Auto Detect, li timla l-katina tat-tagħmir bl-apparati programmabbli misjuba fil-JTAG katina.

Informazzjoni Relatata
Karatteristika ta’ Injezzjoni ta’ Ħsara Immirata f’paġna 21

Ħtiġijiet ta' ħardwer u softwer

Il-ħardwer u s-softwer li ġejjin huma meħtieġa biex tuża d-Debugger tal-Injezzjoni tal-Ħtija:

• linja FEATURE fil-liċenzja Intel FPGA tiegħek li tippermetti l-qalba tal-IP tal-Fault Injection. Għal aktar informazzjoni, ikkuntattja lir-rappreżentant lokali tal-bejgħ Intel FPGA tiegħek.
• Niżżel il-kejbil (Intel FPGA Download Cable, Intel FPGA Download Cable II, , jew II).
• Kit ta 'żvilupp Intel FPGA jew bord iddisinjat mill-utent b'JTAG konnessjoni mal-apparat li qed jiġi ttestjat.
• (Mhux obbligatorju) Linja FEATURE fil-liċenzja Intel FPGA tiegħek li tippermetti l-qalba tal-IP Avvanzata ta 'Sejbien SEU.

Konfigurazzjoni tat-Tagħmir Tiegħek u d-Debugger tal-Injezzjoni tal-Ħtija

Id-Debugger tal-Injezzjoni tal-Ħtija juża .sof u (b'għażla) Header tal-Mappa tas-Sensittività (.smh) file. L-Oġġett tas-Software File (.sof) tikkonfigura l-FPGA. Il-.smh file jiddefinixxi s-sensittività tal-bits CRAM fl-apparat. Jekk ma tipprovdix .smh file, il-Fault Injection Debugger jinjetta l-ħsarat bl-addoċċ matul il-bits CRAM. Biex tispeċifika .sof:

1. Agħżel l-FPGA li tixtieq tikkonfigura fil-kaxxa Device chain.
2. Ikklikkja Agħżel File.
3. Innaviga lejn il-.sof u kklikkja OK. Id-Debugger tal-Injezzjoni tal-Ħtija jaqra l-.sof.
4. (Mhux obbligatorju) Agħżel l-SMH file.
   Jekk ma tispeċifikax SMH file, il-Fault Injection Debugger jinjetta ħsarat b'mod każwali madwar l-apparat kollu. Jekk tispeċifika SMH file, tista' tirrestrinġi l-injezzjonijiet għaż-żoni użati tat-tagħmir tiegħek.
   • Ikklikkja bil-lemin fuq l-apparat fil-kaxxa Katina tal-Apparat u mbagħad ikklikkja Agħżel SMH File.
   • Agħżel l-SMH tiegħek file.
   • Ikklikkja OK.
5. Ixgħel Programm/Konfigura.
6. Ikklikkja Ibda.

Id-Debugger tal-Injezzjoni tal-Ħtija jikkonfigura l-apparat billi juża l-.sof.

Menu Kuntestwali għall-Għażla tal-SMH File

Reġjuni li jillimitaw għall-Injezzjoni tal-Ħtija

Wara t-tagħbija SMH file, tista' tidderieġi d-Debugger tal-Injezzjoni tal-Ħtija biex topera fuq reġjuni speċifiċi ASD biss. Biex tispeċifika r-reġjun(i) ASD li fihom tinjetta l-ħsarat:

1. Ikklikkja bil-lemin fuq l-FPGA fil-kaxxa tal-katina tal-Apparat, u kklikkja Show Device Sensitivity Map.
2. Agħżel ir-reġjun(i) ASD għall-injezzjoni tal-ħsara.

Mappa tas-Sensittività tal-Apparat Viewer

Speċifikazzjoni ta' Tipi ta' Żbalji

Tista' tispeċifika diversi tipi ta' żbalji għall-injezzjoni.

• Żbalji Uniċi (SE)
• Żbalji doppji biswit (DAE)
• Żbalji multi-bit mhux korretti (EMBE)

L-apparati Intel FPGA jistgħu jikkoreġu lilhom infushom żbalji maġenb xulxin u doppji jekk il-karatteristika tal-għorik tkun attivata. L-apparati Intel FPGA ma jistgħux jikkoreġu żbalji multi-bit. Irreferi għall-kapitolu dwar il-mitigazzjoni ta' SEUs għal aktar informazzjoni dwar id-debugging ta' dawn l-iżbalji. Tista' tispeċifika t-taħlita ta' difetti li trid tinjetta u l-intervall tal-ħin tal-injezzjoni. Biex tispeċifika l-intervall tal-ħin tal-injezzjoni:

1. Fid-Debugger tal-Injezzjoni tal-Ħtija, agħżel Għodod ➤ Għażliet.
2. Iddreggja l-kontrollur aħmar għat-taħlita ta 'żbalji. Inkella, tista' tispeċifika t-taħlita numerikament.
3. Speċifika l-ħin tal-intervall tal-Injezzjoni.
4. Ikklikkja OK.

Figura 12. Speċifikazzjoni tat-Taħlita ta' Tipi ta' Ħsara SEU

Informazzjoni Relatata Ittaffija ta' Avveniment Uniku Taqlib

Żbalji fl-injezzjoni

Tista' tinjetta żbalji f'diversi modi:

• Injetta żball wieħed fuq il-kmand
• Injetta żbalji multipli fuq il-kmand
• Injetta l-iżbalji sakemm jiġi kmandat li tieqaf

Biex tinjetta dawn il-ħsarat:

1. Ixgħel l-għażla Injetta Ħsara.
2. Agħżel jekk tridx tagħmel injezzjoni ta' żball għal numru ta' iterazzjonijiet jew sakemm titwaqqaf:
   • Jekk tagħżel li taħdem sakemm titwaqqaf, id-Debugger tal-Injezzjoni tal-Ħsara jinjetta żbalji fl-intervall speċifikat fil-kaxxa ta 'dialog Tools ➤ Options.
   • Jekk trid tħaddem injezzjoni ta' żball għal numru speċifiku ta' iterazzjonijiet, daħħal in-numru.
3. Ikklikkja Ibda.

Nota: Id-Debugger tal-Injezzjoni tal-Ħsara jaħdem għan-numru speċifikat ta' iterazzjonijiet jew sakemm jitwaqqaf. It-tieqa tal-Messaġġi Intel Quartus Prime turi messaġġi dwar l-iżbalji li jiġu injettati. Għal informazzjoni addizzjonali dwar il-ħsarat injettati, ikklikkja Aqra EMR. Id-Debugger tal-Injezzjoni tal-Ħtija jaqra l-EMR tal-apparat u juri l-kontenut fit-tieqa tal-Messaġġi.

Injezzjoni ta' Żball Intel Quartus Prime u Messaġġi ta' Kontenut EMR

Żbalji ta' Reġistrazzjoni
Tista 'tirreġistra l-post ta' kwalunkwe ħsara injettata billi tinnota l-parametri rrappurtati fit-tieqa tal-Messaġġi Intel Quartus Prime. Jekk, per eżempjuample, ħsara injettata tirriżulta f'imġieba li tixtieq terġa 'tilgħab, tista' timmira dak il-post għall-injezzjoni. Inti twettaq injezzjoni mmirata billi tuża l-interface tal-linja tal-kmand tal-Fault Injection Debugger.

Tneħħija ta' Żbalji Injettati
Biex tirrestawra l-funzjoni normali tal-FPGA, ikklikkja Scrub. Meta togħrok żball, il-funzjonijiet EDCRC tal-apparat jintużaw biex jikkoreġu l-iżbalji. Il-mekkaniżmu tal-għorik huwa simili għal dak użat waqt it-tħaddim tal-apparat.

Interface tal-Linja tal-Kmand
Tista 'tħaddem id-Debugger tal-Injezzjoni tal-Ħtija fil-linja tal-kmand bl-eżekutibbli quartus_fid, li huwa utli jekk trid twettaq injezzjoni tal-ħsara minn skript.

Tabella 5. Argumenti tal-linja tal-kmand għall-Injezzjoni tal-Ħtija

Argument Qasir	Argument twil	Deskrizzjoni
c	kejbil	Speċifika l-ipprogrammar hardware jew cable. (Meħtieġ)
i	indiċi	Speċifika l-apparat attiv biex tinjetta l-ħsara. (Meħtieġ)
n	numru	Speċifika n-numru ta' żbalji li trid tinjetta. Il-valur default huwa 1. (Mhux obbligatorju)
t	ħin	Ħin ta' intervall bejn l-injezzjonijiet. (Mhux obbligatorju)

Nota: Uża quartus_fid –help biex view l-għażliet kollha disponibbli. Il-kodiċi li ġej jipprovdi examples li jużaw l-interface tal-linja tal-kommand tal-Fault Injection Debugger.
#############################################

• # Skopri liema kejbils USB huma disponibbli għal din l-istanza
• # Ir-riżultat juri li kejbil wieħed huwa disponibbli, bl-isem "USB-Blaster" #
• $ quartus_fid –list . . .
• Informazzjoni: Kmand: quartus_fid –list
  1. USB-Blaster fuq sj-sng-z4 [USB-0] Informazzjoni: Intel Quartus Prime 64-Bit Fault Injection Debugger kien suċċess. 0 żbalji, 0 twissija
• ############################################
• # Sib liema apparati huma disponibbli fuq il-kejbil USB-Blaster
• # Ir-riżultat juri żewġ apparati: Stratix V A7, u MAX V CPLD. #
• $ quartus_fid –cable USB-Blaster -a
• Informazzjoni: Kmand: quartus_fid –cable=USB-Blaster -a
• Informazzjoni (208809): Bl-użu tal-kejbil tal-ipprogrammar "USB-Blaster fuq sj-sng-z4 [USB-0]"
  1. USB-Blaster fuq sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Informazzjoni: Intel Quartus Prime 64-Bit Fault Injection Debugger kien suċċess.
• 0 żbalji, 0 twissijiet
• ############################################
• # Ipprogramma l-apparat Stratix V
• # L-għażla –index tispeċifika operazzjonijiet imwettqa fuq apparat konness.
• # “=svgx.sof” jassoċja .sof file mal-apparat
• # "#p" tfisser ipprogramma l-apparat #
• $ quartus_fid –cable USB-Blaster –indiċi “@1=svgx.sof#p” . . .
• Informazzjoni (209016): Konfigurazzjoni tal-indiċi tal-apparat 1
• Informazzjoni (209017): L-apparat 1 fih JTAG Kodiċi ID 0x029030DD
• Informazzjoni (209007): Konfigurazzjoni rnexxielha — 1 apparat(i) konfigurat
• Informazzjoni (209011): Operazzjoni(jiet) imwettqa b'suċċess
• Informazzjoni (208551): Firma tal-programm fl-apparat 1.
• Informazzjoni: Intel Quartus Prime 64-Bit Fault Injection Debugger kien suċċess.
• 0 żbalji, 0 twissijiet
• ############################################
• # Injetta ħsara fl-apparat.
• # L-operatur #i jindika li tinjetta ħsarat
• # -n 3 jindika li tinjetta 3 ħsarat #
• $ quartus_fid –cable USB-Blaster –indiċi “@1=svgx.sof#i” -n 3
• Informazzjoni: Kmand: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Informazzjoni (208809): Bl-użu tal-kejbil tal-ipprogrammar "USB-Blaster fuq sj-sng-z4 [USB-0]"
• Informazzjoni (208521): Injetta 3 żball(i) fl-apparat(i)
• Informazzjoni: Intel Quartus Prime 64-Bit Fault Injection Debugger kien suċċess.
• 0 żbalji, 0 twissijiet
• ############################################
• # Modalità Interattiva.
• # L-użu tal-operazzjoni #i b'-n 0 ipoġġi d-debugger f'mod interattiv.
• # Innota li 3 ħsarat ġew injettati fis-sessjoni preċedenti;
• # "E" jaqra l-ħsarat bħalissa fil-qalba IP EMR Unloader. #
• $ quartus_fid –cable USB-Blaster –indiċi “@1=svgx.sof#i” -n 0
• Informazzjoni: Kmand: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Informazzjoni (208809): Bl-użu tal-kejbil tal-ipprogrammar "USB-Blaster fuq sj-sng-z4 [USB-0]"
• Daħħal:
• 'F' biex tinjetta ħsara
• 'E' biex taqra EMR
• 'S' biex tiscrub żball(i)
• 'Q' biex tieqaf E
• Informazzjoni (208540): Qari array EMR
• Informazzjoni (208544): 3 żball(i) tal-qafas misjuba fl-apparat 1.
• Informazzjoni (208545): Żball #1 : Żball wieħed fil-qafas 0x1028 fil-bit 0x21EA.
• Informazzjoni (10914): Żball #2 : Żball multi-bit mhux korrett fil-qafas 0x1116.
• Informazzjoni (208545): Żball #3 : Żball wieħed fil-qafas 0x1848 fil-bit 0x128C.
• 'F' biex tinjetta ħsara
• 'E' biex taqra EMR
• 'S' biex tiscrub żball(i)
• 'Q' biex tieqaf Q
• Informazzjoni: Intel Quartus Prime 64-Bit Fault Injection Debugger kien suċċess. 0 żbalji, 0 twissijiet
• Informazzjoni: L-ogħla memorja virtwali: 1522 megabytes
• Informazzjoni: L-ipproċessar intemm: Tne Nov 3 18:50:00 2014
• Informazzjoni: Ħin li għadda: 00:00:29
• Informazzjoni: Ħin totali tas-CPU (fuq il-proċessuri kollha): 00:00:13

Karatteristika ta 'Injezzjoni ta' Ħtija mmirata

Nota

Id-Debugger tal-Injezzjoni tal-Ħtija jinjetta l-ħsarat fl-FPGA b'mod każwali. Madankollu, il-karatteristika Targeted Fault Injection tippermettilek tinjetta ħsarat f'postijiet immirati fis-CRAM. Din l-operazzjoni tista’ tkun utli, pereżempjuample, jekk innota avveniment SEU u trid tittestja l-FPGA jew ir-rispons tas-sistema għall-istess avveniment wara li timmodifika strateġija ta 'rkupru. Il-karatteristika Targeted Fault Injection hija disponibbli biss mill-interface tal-linja tal-kmand. Tista' tispeċifika li l-iżbalji jiġu injettati mil-linja tal-kmand jew fil-modalità fil-pront. Informazzjoni Relatata

AN 539: Metodoloġija tat-Test jew Sejbien ta' Żbalji u Irkupru bl-użu ta' CRC f'Apparat FPGA Intel

L-ispeċifikazzjoni ta' Lista ta' Żbalji Mil-Linja tal-Kmand

Il-karatteristika Targeted Fault Injection tippermettilek li tispeċifika lista ta 'żbalji mil-linja tal-kmand, kif muri fl-ex li ġejample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user="@1= 0x2274 0x05EF 0x2264 0x0500″ Fejn: c 1 jindika li l-FPGA hija kkontrollata mill-ewwel cable fuq il-kompjuter tiegħek. i “@1= six.sof#i ” tindika li l-ewwel apparat fil-katina huwa mgħobbi bl-oġġett file svgx.sof u se jkun injettat bi ħsarat. n 2 jindika li żewġ ħsarat se jiġu injettati. user="@1= 0x2274 0x05EF 0x2264 0x0500" hija lista speċifikata mill-utent ta' ħsarat li għandhom jiġu injettati. F'dan example, apparat 1 għandu żewġ difetti: fil-qafas 0x2274, bit 0x05EF u fil-qafas 0x2264, bit 0x0500.

L-ispeċifikazzjoni ta' Lista ta' Żbalji Mill-Modalità Prompt

Tista' tħaddem il-karatteristika ta' Injezzjoni ta' Ħsara Immirata b'mod interattiv billi tispeċifika n-numru ta' ħsarat li jkun 0 (-n 0). Id-Debugger tal-Injezzjoni tal-Ħtija jippreżenta kmandi tal-modalità fil-pront u d-deskrizzjonijiet tagħhom.

Kmand tal-Modalità Pront	Deskrizzjoni
F	Injetta ħsara
E	Aqra l-EMR
S	Scrub żbalji
Q	Nieqaf

Fil-modalità fil-pront, tista 'toħroġ il-kmand F waħdu biex tinjetta ħsara waħda f'post każwali fl-apparat. Fl-eżamples li jużaw il-kmand F fil-mod fil-pront, tliet żbalji huma injettati. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Żball 1 – Żball tal-bit wieħed fil-qafas 0x12, bit 0x34
• Żball 2 – Żball mhux korrett fil-frejm 0x56, bit 0x78 (* jindika żball b'ħafna bit)
• Żball 3 – Żball doppju biswit fil-qafas 0x9A, bit 0xBC (a + jindika żball doppju tal-bit)

F 0x12 0x34 0x56 0x78 * Żball wieħed (default) jiġi injettat: Żball 1 – Żball tal-bit wieħed fil-qafas 0x12, bit 0x34. Postijiet wara l-ewwel post frejm/bit huma injorati. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Tliet żbalji huma injettati:

• Żball 1 – Żball tal-bit wieħed fil-qafas 0x12, bit 0x34
• Żball 2 – Żball mhux korrett fil-qafas 0x56, bit 0x78
• Żball 3 – Żball doppju biswit fil-qafas 0x9A, bit 0xBC
• Postijiet wara l-ewwel 3 pari frame/bit huma injorati

Id-determinazzjoni tal-Postizzjonijiet tal-Bit CRAM

Nota: 

Meta d-Debugger tal-Injezzjoni tal-Ħtija jiskopri żball CRAM EDCRC, ir-Reġistru tal-Messaġġ ta 'Żball (EMR) fih is-sindromu, in-numru tal-qafas, il-post tal-bit, u t-tip ta' żball (singlu, doppju jew multi-bit) tal-iżball tas-CRAM misjub. Waqt l-ittestjar tas-sistema, issalva l-kontenut tal-EMR irrappurtat mid-Debugger tal-Injezzjoni tal-Ħsara meta tiskopri ħsara EDCRC. Bil-kontenut tal-EMR irreġistrat, tista 'tforni n-numri tal-frejm u tal-bit lid-Debugger tal-Injezzjoni tal-Ħsara biex terġa' tilgħab l-iżbalji nnutati waqt l-ittestjar tas-sistema, biex tkompli tfassal, u tikkaratterizza rispons ta' rkupru tas-sistema għal dak l-iżball.

Informazzjoni Relatata
AN 539: Metodoloġija tat-Test jew Sejbien u Irkupru ta' Żbalji bl-użu ta' CRC f'Apparat FPGA Intel

Għażliet Avvanzati tal-Linja tal-Kmand: Reġjuni ASD u Peżar tat-Tip ta' Żball

Tista 'tuża l-interface tal-linja tal-kmand tal-Fault Injection Debugger biex tinjetta żbalji f'reġjuni ASD u tipiża t-tipi ta' żbalji. L-ewwel, inti tispeċifika t-taħlita ta 'tipi ta' żbalji (bit wieħed, doppju biswit, u multi-bit mhux korrett) billi tuża l-piż . . għażla. Per example, għal taħlita ta '50% żbalji singoli, 30% żbalji doppji biswit, u 20% żbalji multi-bit mhux korretti, uża l-għażla –weight=50.30.20. Imbagħad, biex timmira reġjun ASD, uża l-għażla -smh biex tinkludi l-SMH file u indika r-reġjun ASD għall-mira. Per example: $ quartus_fid –cable=USB-BlasterII –indiċi “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –numru=30

Dan exampil-kmand:

• Jipprogramma l-apparat u jinjetta l-ħsarat (pi string)
• Injetta 100% ħsarat b'bit wieħed (100.0.0)
• Jinjetta biss f'ASD_REGION 2 (indikata mill-#2)
• Injetta 30 ħsara

Arkivji tal-Gwida tal-Utent tal-Injezzjoni tal-Ħtija IP Core

Verżjoni IP Core	Gwida għall-Utent
18.0	Injezzjoni tal-Ħtija Intel FPGA IP Core User Guide
17.1	Gwida għall-Utent tal-Intel FPGA Fault Injection IP Core
16.1	Altera Fault Injection IP Core Utent Guide
15.1	Altera Fault Injection IP Core Utent Guide

Jekk verżjoni tal-qalba tal-IP mhix elenkata, tapplika l-gwida tal-utent għall-verżjoni tal-qalba tal-IP preċedenti.

Storja tar-Reviżjoni tad-Dokument għall-Gwida għall-Utent tal-IP tal-Injezzjoni tal-Ħtija

Verżjoni tad-Dokument	Verżjoni Intel Quartus Prime	Bidliet
2019.07.09	18.1	Aġġornata l- Deskrizzjoni tal-Pin IP tal-Injezzjoni tal-Ħsara suġġett biex tiċċara s-sinjali Irrisettja, error_injected, u error_scrubbed.
2018.05.16	18.0	• Żiedu s-suġġetti li ġejjin mill-Manwal tal-Intel Quartus Prime Pro Edition: —   Definizzjoni ta' Żoni ta' Injezzjoni ta' Ħtija u sottotemi. —   L-użu tad-Debugger tal-Injezzjoni tal-Ħtija u sottotemi. —   Interface tal-Linja tal-Kmand u sottotemi. • Ismu mill-ġdid Intel FPGA Fault Injection IP core għal Fault Injection Intel FPGA IP.

Data	Verżjoni	Bidliet
2017.11.06	17.1	• Rebranded bħala Intel. • Miżjud appoġġ għall-apparat Intel Cyclone 10 GX.
2016.10.31	16.1	Appoġġ aġġornat għall-apparat.
2015.12.15	15.1	• Mibdul Quartus II għal softwer Quartus Prime. • Rabta relatata ta' awtoreferenza fissa.
2015.05.04	15.0	Rilaxx inizjali.

 

Dokumenti / Riżorsi

intel UG-01173 Fault Injection FPGA IP Core [pdfGwida għall-Utent UG-01173 Injezzjoni ta 'Ħtija FPGA IP Core, UG-01173, Injezzjoni ta' Ħtija FPGA IP Core, Injezzjoni c, Injezzjoni FPGA IP Core

Referenzi

• Manwal għall-Utent