intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Intel® FPGA IP Core notendahandbók

The Fault Injection Intel® FPGA IP kjarni dælir villum inn í stillingarvinnsluminni (CRAM) FPGA tækis. Þessi aðferð líkir eftir mjúkum villum sem geta komið fram við venjulega notkun vegna stakra atvika (SEU). SEUs eru sjaldgæfir atburðir og því erfitt að prófa. Eftir að þú hefur stofnað Fault Injection IP kjarna inn í hönnunina þína og stillt tækið þitt geturðu notað Intel Quartus® Prime Fault Injection Debugger tólið til að framkalla viljandi villur í FPGA til að prófa viðbrögð kerfisins við þessum villum.

Tengdar upplýsingar

• Stakur atburður í uppnámi
• AN 737: SEU uppgötvun og endurheimt í Intel Arria 10 tækjum

Eiginleikar

• Gerir þér kleift að meta viðbrögð kerfisins til að draga úr virkni truflana fyrir staka atburði (SEFI).
• Gerir þér kleift að framkvæma SEFI-einkenni innanhúss, sem útilokar þörfina fyrir allt kerfisgeislaprófun. Þess í stað er hægt að takmarka geislaprófunina við bilanir í tíma (FIT)/Mb mælingu á tækisstigi.
• Skalaðu FIT-hlutfall í samræmi við SEFI-einkenni sem er viðeigandi fyrir hönnunararkitektúr þinn. Þú getur dreift bilunarsprautum af handahófi um allt tækið, eða takmarkað þær við ákveðin virknisvæði til að flýta fyrir prófunum.
• Fínstilltu hönnunina þína til að draga úr truflunum af völdum staks atburðar í uppnámi (SEU).

Stuðningur við tæki

Fault Injection IP kjarninn styður Intel Arria® 10, Intel Cyclone® 10 GX og Stratix® V fjölskyldutæki. Cyclone V fjölskyldan styður bilanasprautun á tækjum með -SC viðskeytinu í pöntunarkóðanum. Hafðu samband við sölufulltrúa á staðnum til að fá upplýsingar um pöntun á -SC viðskeyti Cyclone V tæki.

Auðlindanýting og árangur
Intel Quartus Prime hugbúnaðurinn býr til eftirfarandi auðlindaáætlun fyrir Stratix V A7 FPGA. Niðurstöður fyrir önnur tæki eru svipaðar.

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.

Fault Injection IP Core FPGA árangur og auðlindanýting

Tæki	ALM	Rökfræðiskrár		M20K
		Aðal	Secondary
Stratix V A7	3,821	5,179	0	0

Intel Quartus Prime hugbúnaðaruppsetningin inniheldur Intel FPGA IP bókasafnið. Þetta bókasafn býður upp á marga gagnlega IP-kjarna fyrir framleiðslunotkun þína án þess að þurfa viðbótarleyfi. Sumir Intel FPGA IP kjarna þurfa að kaupa sérstakt leyfi fyrir framleiðslunotkun. Intel FPGA IP Evaluation Mode gerir þér kleift að meta þessa leyfisbundnu Intel FPGA IP kjarna í hermi og vélbúnaði, áður en þú ákveður að kaupa fullt framleiðslu IP kjarna leyfi. Þú þarft aðeins að kaupa fullt framleiðsluleyfi fyrir leyfisskylda Intel IP kjarna eftir að þú hefur lokið vélbúnaðarprófunum og ert tilbúinn til að nota IP í framleiðslu. Intel Quartus Prime hugbúnaðurinn setur sjálfgefið upp IP kjarna á eftirfarandi stöðum:

IP Core Uppsetningarleið

IP kjarna uppsetningarstaðir

Staðsetning	Hugbúnaður	Pallur
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Athugið: Intel Quartus Prime hugbúnaðurinn styður ekki rými í uppsetningarleiðinni.

Sérsníða og búa til IP kjarna
Þú getur sérsniðið IP kjarna til að styðja við fjölbreytt úrval af forritum. Intel Quartus Prime IP vörulista og færibreyturitillinn gerir þér kleift að velja og stilla IP kjarna tengi, eiginleika og úttak á fljótlegan hátt files.

IP vörulista og færibreytur ritstjóri
IP vörulistinn sýnir IP kjarna sem eru tiltækir fyrir verkefnið þitt, þar á meðal Intel FPGA IP og annað IP sem þú bætir við IP vörulista leitarslóðina. Notaðu eftirfarandi eiginleika IP vörulistans til að finna og sérsníða IP kjarna:

• Sía IP vörulista til að sýna IP fyrir virka tækjafjölskyldu eða Sýna IP fyrir allar tækjafjölskyldur. Ef ekkert verkefni er opið skaltu velja Tækjafjölskylduna í IP Catalog.
• Sláðu inn í leitarreitinn til að finna allt eða hluta IP kjarnanafns í IP vörulista.
• Hægrismelltu á IP kjarnanafn í IP Catalog til að birta upplýsingar um studd tæki, til að opna uppsetningarmöppu IP kjarna og til að fá tengla á IP skjöl.
• Smelltu Leitaðu að Partner IP to access partner IP information on the web.

Færibreyturitillinn biður þig um að tilgreina IP-afbrigðisheiti, valfrjáls tengi og úttak file kynslóðarvalkostir. Færibreytu ritstjórinn býr til Intel Quartus Prime IP á efstu stigi file (.ip) fyrir IP afbrigði í Intel Quartus Prime Pro Edition verkefnum. Færibreytu ritstjórinn býr til Quartus IP á efstu stigi file (.qip) fyrir IP afbrigði í Intel Quartus Prime Standard Edition verkefnum. Þessar files tákna IP-afbrigðið í verkefninu og geyma upplýsingar um breytu.

IP Parameter Editor (Intel Quartus Prime Standard Edition)

IP Core Generation Output (Intel Quartus Prime Pro Edition)

Intel Quartus Prime hugbúnaðurinn býr til eftirfarandi úttak file uppbygging fyrir einstaka IP kjarna sem eru ekki hluti af Platform Designer kerfi.

Einstök IP Core Generation Output (Intel Quartus Prime Pro Edition)

• Ef það er stutt og virkt fyrir IP kjarnaafbrigðið þitt.

Framleiðsla Files af Intel FPGA IP Generation

File Nafn	Lýsing
<þín_ip>.ip	IP afbrigði á efstu stigi file sem inniheldur færibreytu á IP kjarna í verkefninu þínu. Ef IP-afbrigðið er hluti af Platform Designer-kerfi, myndar færibreyturitillinn einnig .qsys file.
<þín_ip>.cmp	Yfirlýsing VHDL íhluta (.cmp) file er texti file sem inniheldur staðbundnar almennar og gáttarskilgreiningar sem þú notar í VHDL hönnun files.
<þín_ip>_kynslóð.rpt	IP eða Platform Designer kynslóð log file. Sýnir yfirlit yfir skilaboðin meðan á IP-gerð stendur.
áfram…

File Nafn	Lýsing
<þín_ip>.qgsimc (aðeins pallhönnuðarkerfi)	Uppgerð skyndiminni file sem ber saman .qsys og .ip files með núverandi breytustillingu Platform Designer kerfisins og IP kjarna. Þessi samanburður ákvarðar hvort Platform Designer getur sleppt endurnýjun HDL.
<þín_ip>.qgsynth (aðeins pallhönnuðarkerfi)	Synthesis skyndiminni file sem ber saman .qsys og .ip files með núverandi breytustillingu Platform Designer kerfisins og IP kjarna. Þessi samanburður ákvarðar hvort Platform Designer getur sleppt endurnýjun HDL.
<þín_ip>.qip	Inniheldur allar upplýsingar til að samþætta og setja saman IP íhlutinn.
<þín_ip>.csv	Inniheldur upplýsingar um uppfærslustöðu IP-hlutans.
.bsf	Táknmynd af IP-afbrigðinu til notkunar í blokkarmynd Files (.bdf).
<þín_ip>.spd	Inntak file sem ip-make-simscript þarf til að búa til hermiforskriftir. .spd file inniheldur lista yfir files sem þú býrð til fyrir uppgerð, ásamt upplýsingum um minningar sem þú frumstillir.
<þín_ip>.ppf	The Pin Planner File (.ppf) geymir tengi- og hnútúthlutun fyrir IP íhluti sem þú býrð til til notkunar með Pin Planner.
<þín_ip_bb.v	Notaðu Verilog svarta kassann (_bb.v) file sem tóm einingayfirlýsing til notkunar sem svartur kassi.
<þín_ip>_inst.v eða _inst.vhd	HDL tdampsniðmát fyrir staðfestingu. Afritaðu og límdu innihald þessa file inn í HDL þinn file til að sýna IP-afbrigðið.
<þín_ip>.regmap	Ef IP inniheldur skráarupplýsingar myndar Intel Quartus Prime hugbúnaðurinn .regmap file. .regmapið file lýsir skrákortaupplýsingum um skipstjóra- og þrælaviðmót. Þetta file viðbót .sopcinfo file með því að veita ítarlegri skráarupplýsingar um kerfið. Þetta file gerir skráningarskjá kleift views og sérhannaðar tölfræði notenda í System Console.
<þín_ip>.svd	Leyfir HPS System Debug verkfærum að view skrákortin yfir jaðartæki sem tengjast HPS innan Platform Designer kerfis. Meðan á myndun stendur geymir Intel Quartus Prime hugbúnaðurinn .svd files fyrir þrælaviðmót sem er sýnilegt fyrir kerfisstjórnborðsstjórana í .sof file í villuleitarlotunni. System Console les þennan hluta, sem pallahönnuður biður um að fá upplýsingar um skrákort. Fyrir kerfisþræla, hefur pallahönnuður aðgang að skránum með nafni.
<þín_ip>.v <þín_ip>.vhd	HDL files sem sýna hverja undireiningu eða barn IP kjarna fyrir myndun eða uppgerð.
leiðbeinandi/	Inniheldur msim_setup.tcl skriftu til að setja upp og keyra uppgerð.
aldec/	Inniheldur skriftu rivierapro_setup.tcl til að setja upp og keyra uppgerð.
/synopsys/vcs /synopsys/vcsmx	Inniheldur skeljaskriftu vcs_setup.sh til að setja upp og keyra uppgerð. Inniheldur skeljaskriftu vcsmx_setup.sh og synopsys_sim.setup file að setja upp og keyra uppgerð.
/kadence	Inniheldur skeljaskriftu ncsim_setup.sh og aðra uppsetningu files að setja upp og keyra uppgerð.
/xcelium	Inniheldur Parallel hermir skeljaskriftu xcelium_setup.sh og aðra uppsetningu files að setja upp og keyra uppgerð.
/undireiningar	Inniheldur HDL files fyrir IP kjarna undireininguna.
<IP undireining>/	Platform Designer býr til /synth og /sim undirskrár fyrir hverja IP undireiningaskrá sem Platform Designer býr til.

Virkni lýsing
Með Fault Injection IP kjarnanum geta hönnuðir framkvæmt SEFI einkenni innanhúss, skalað FIT hlutfall í samræmi við SEFI einkenni og fínstillt hönnun til að draga úr áhrifum SEUs.

Til að draga úr uppnámi í stakum atburði

Innbyggðar hringrásir og forritanleg rökfræðitæki eins og FPGA eru næm fyrir SEU. SEUs eru tilviljanakenndir atburðir sem ekki eru eyðileggjandi og orsakast af tveimur helstu uppsprettum: alfaögnum og nifteindum frá geimgeislum. Geislun getur valdið því að annaðhvort rökfræðiskráin, innbyggða minnisbitinn eða stillingarvinnsluminni (CRAM) biti umbreytir ástandi sínu og leiðir þannig til óvæntrar notkunar tækisins. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V og nýrri tæki hafa eftirfarandi CRAM getu:

• Villugreining Cyclical Redundance Checking (EDCRC)
• Sjálfvirk leiðrétting á uppnámi CRAM (skrúbb)
• Geta til að búa til uppnám CRAM ástand (bilunarinnspýting)

Fyrir frekari upplýsingar um SEU mildun í Intel FPGA tækjum, sjá SEU Mitigation kaflann í viðkomandi tæki handbók.

Fault Injection IP Pin Lýsing

The Fault Injection IP kjarna inniheldur eftirfarandi I/O pinna.

Fault Injection IP Core I/O Pins

Nafn pinna	Pinnastefna	Pinnalýsing
crcerror_pin	inntak	Inntak frá villuskilaboðum Register Unloader Intel FPGA IP (EMR Unloader IP). Þetta merki er staðfest þegar CRC villa hefur fundist af EDCRC tækisins.
emr_gögn	inntak	Innihald villuboðaskrár (EMR). Skoðaðu viðeigandi tækjahandbók fyrir EMR reiti. Þetta inntak er í samræmi við Avalon Streaming gagnaviðmótsmerkið.
emr_gildur	inntak	Gefur til kynna að emr_data inntak innihalda gild gögn. Þetta er Avalon Streaming gilt viðmótsmerki.
Endurstilla	inntak	Eining endurstilla inntak. Endurstillingunni er að fullu stjórnað af villuinnspýtingarforritinu.
error_injected	framleiðsla	Gefur til kynna að villu hafi verið sprautað inn í CRAM eins og skipað var í gegnum JTAG viðmót. Tíminn sem þetta merki gefur til kynna fer eftir stillingum þínum á JTAG TCK og stjórnblokkarmerki. Venjulega er tíminn um 20 klukkulotur af TCK merkinu.
error_scrubbed	framleiðsla	Gefur til kynna að skúring tækisins sé lokið eins og skipað er í gegnum JTAG viðmót. Tíminn sem þetta merki gefur til kynna fer eftir stillingum þínum á JTAG TCK og stjórnblokkarmerki. Venjulega er tíminn um 20 klukkulotur af TCK merkinu.
insc	framleiðsla	Valfrjálst framleiðsla. The Fault Injection IP notar þessa klukku, til dæmisample, til að klukka EMR_unloader blokkina.

Bilunarsprautun IP pinnamynd

Notkun villuinnspýtingarkembiforritsins og bilunarsprautunar IP kjarna

The Fault Injection Debugger vinnur saman með Fault Injection IP kjarnanum. Í fyrsta lagi sýnir þú IP kjarnann í hönnun þinni, setur saman og hleður niður stillingunum sem myndast file inn í tækið þitt. Síðan keyrir þú Fault Injection Debugger innan frá Intel Quartus Prime hugbúnaðinum eða frá skipanalínunni til að líkja eftir mjúkum villum.

• The Fault Injection Debugger gerir þér kleift að stjórna bilanasprautunartilraunum gagnvirkt eða með lotuskipunum og gerir þér kleift að tilgreina rökrétt svæði í hönnun þinni fyrir bilanasprautun.
• Skipanalínuviðmótið er gagnlegt til að keyra kembiforritið í gegnum skriftu.

Athugið

The Fault Injection Debugger hefur samskipti við Fault Injection IP kjarnann í gegnum JTAG viðmót. The Fault Injection IP tekur við skipunum frá JTAG viðmót og tilkynnir stöðu til baka í gegnum JTAG viðmót. The Fault Injection IP kjarni er útfærður í mjúkri rökfræði í tækinu þínu; þess vegna verður þú að gera grein fyrir þessari rökfræðinotkun í hönnun þinni. Ein aðferðafræði er að einkenna viðbrögð hönnunar þinnar við SEU í rannsóknarstofunni og sleppa síðan IP kjarnanum úr endanlegri dreifðri hönnun þinni.

Þú notar Fault Injection IP kjarna með eftirfarandi IP kjarna:

• The Error Message Register Unloader IP kjarna, sem les og geymir gögn úr hertu villugreiningarrásum í Intel FPGA tækjum.
• (Valfrjálst) Advanced SEU Detection Intel FPGA IP kjarninn, sem ber saman einsbita villustaðsetningar við næmniskort við notkun tækis til að ákvarða hvort mjúk villa hafi áhrif á það.

Kembiforrit fyrir bilanasprautun lokiðview Loka skýringarmynd

Athugasemdir:

1. The Fault Injection IP snýr við bitum markvissu rökfræðinnar.
2. The Fault Injection Debugger og Advanced SEU Detection IP nota sama EMR Unloader tilvikið.
3. Advanced SEU Detection IP kjarninn er valfrjáls.

Tengdar upplýsingar

• Um SMH Files á síðu 13
• Um EMR Unloader IP Core á síðu 10
• Um Advanced SEU Detection IP Core á síðu 11

Staðfesting á bilunarsprautun IP kjarna

ATH

The Fault Injection IP kjarna krefst þess ekki að þú stillir neinar færibreytur. Til að nota IP kjarnann, búðu til nýtt IP tilvik, settu það inn í Platform Designer (Staðlað) kerfið þitt og tengdu merki eins og við á. Þú verður að nota Fault Injection IP kjarna með EMR Unloader IP kjarna. The Fault Injection og EMR Unloader IP kjarna eru fáanlegir í Platform Designer og IP Catalog. Þú getur valfrjálst sett þau beint inn í RTL hönnunina þína með því að nota Verilog HDL, SystemVerilog eða VHDL.

Um EMR Unloader IP Core
EMR Unloader IP kjarninn veitir tengi við EMR, sem er uppfært stöðugt af EDCRC tækisins sem athugar CRAM bita CRC tækisins fyrir mjúkar villur.

Example Platform Designer System Þar á meðal IP kjarna gallainnspýtingar og IP kjarna EMR unloader

Example Fault Injection IP Core and EMR Unloader IP Core Block Diagram

Tengdar upplýsingar
Villuboð Register Unloader Intel FPGA IP Core Notendahandbók

Um Advanced SEU Detection IP Core

Notaðu Advanced SEU Detection (ASD) IP kjarnann þegar SEU umburðarlyndi er hönnunarvandamál. Þú verður að nota EMR Unloader IP kjarna með ASD IP kjarna. Þess vegna, ef þú notar ASD IP og Fault Injection IP í sömu hönnun, verða þau að deila EMR Unloader úttakinu í gegnum Avalon®-ST splitter íhlut. Eftirfarandi mynd sýnir Platform Designer kerfi þar sem Avalon-ST splitter dreifir EMR innihaldinu til ASD og Fault Injection IP kjarna.

Notkun ASD og Fault Injection IP í sama vettvangshönnuðarkerfinu

Tengdar upplýsingar
Ítarleg SEU uppgötvun Intel FPGA IP Core notendahandbók

Skilgreina villuinnsprautunarsvæði
Þú getur skilgreint tiltekin svæði FPGA fyrir bilanasprautun með því að nota næmniskorthaus (.smh) file. SMH file geymir hnit CRAM bita tækisins, úthlutað svæði þeirra (ASD svæði) og gagnrýni. Í hönnunarferlinu notarðu stigveldi tagað búa til svæðið. Síðan, meðan á samantekt stendur, býr Intel Quartus Prime Assembler til SMH file. The Fault Injection Debugger takmarkar villuinndælingar við ákveðin tæki svæði sem þú skilgreinir í SMH file.

Að framkvæma stigveldi Tagging
Þú skilgreinir FPGA svæðin fyrir prófun með því að úthluta ASD svæði við staðsetninguna. Þú getur tilgreint ASD svæðisgildi fyrir hvaða hluta hönnunarstigveldisins sem er með því að nota hönnunarskilagluggann.

1. Veldu Verkefni ➤ Hönnunar skiptingargluggi.
2. Hægrismelltu hvar sem er í hauslínunni og kveiktu á ASD Region til að birta ASD Region dálkinn (ef hann er ekki þegar sýndur).
3. Sláðu inn gildi frá 0 til 16 fyrir hvaða skipting sem er til að úthluta því tilteknu ASD svæði.
   • ASD svæði 0 er frátekið fyrir ónotaða hluta tækisins. Þú getur úthlutað skipting á þetta svæði til að tilgreina það sem ekki mikilvægt..
   • ASD svæði 1 er sjálfgefið svæði. Öllum notuðum hlutum tækisins er úthlutað þessu svæði nema þú breytir sérstaklega ASD svæðisúthlutuninni.

Um SMH Files

SMH file inniheldur eftirfarandi upplýsingar:

• Ef þú ert ekki að nota stigveldi tagging (þ.e. hönnunin hefur engin skýr ASD svæðisúthlutun í hönnunarstigveldinu), SMH file listar hvern CRAM bita og gefur til kynna hvort hann sé viðkvæmur fyrir hönnuninni.
• Ef þú hefur framkvæmt stigveldi tagGing og breytt sjálfgefna ASD svæðisverkefni, SMH file listar hvern CRAM bita og honum er úthlutað ASD svæði.

The Fault Injection Debugger getur takmarkað inndælingar við eitt eða fleiri tilgreind svæði. Að beina samsetningunni til að búa til SMH file:

• Veldu Verkefni ➤ Tæki ➤ Tæki og PIN-valkostir ➤ Villugreining CRC.
• Kveiktu á Mynda SEU næmni kortinu file (.smh) valmöguleika.

Að nota villuinnspýtingarforritið

ATH
Til að nota villuinnspýtingarforritið tengist þú tækinu þínu í gegnum JTAG viðmót. Stilltu síðan tækið og framkvæmdu bilunarsprautun. Til að ræsa Fault Injection Debugger, veldu Tools ➤ Fault Injection Debugger í Intel Quartus Prime hugbúnaðinum. Stilling eða forritun tækisins er svipuð aðferð og notuð er fyrir forritara eða Signal Tap Logic Analyzer.

Kembiforrit fyrir bilanasprautun

Til að stilla JTAG keðja:

1. Smelltu á Vélbúnaðaruppsetning. Tólið sýnir forritunarbúnaðinn sem er tengdur við tölvuna þína.
2. Veldu forritunarbúnaðinn sem þú vilt nota.
3. Smelltu á Loka.
4. Smelltu á Auto Detect, sem fyllir tækjakeðjuna með forritanlegum tækjum sem finnast í JTAG keðju.

Tengdar upplýsingar
Markviss bilanasprautun á síðu 21

Kröfur um vélbúnað og hugbúnað

Eftirfarandi vélbúnaður og hugbúnaður er nauðsynlegur til að nota villuinnspýtingarforritið:

• FEATURE lína í Intel FPGA leyfinu þínu sem gerir IP kjarna fyrir bilanasprautun kleift. Fyrir frekari upplýsingar, hafðu samband við staðbundna sölufulltrúa Intel FPGA.
• Niðurhalssnúra (Intel FPGA niðurhalssnúra, Intel FPGA niðurhalssnúra II, , eða II).
• Intel FPGA þróunarsett eða notendahannað borð með JTAG tengingu við tækið sem verið er að prófa.
• (Valfrjálst) FEATURE lína í Intel FPGA leyfinu þínu sem gerir Advanced SEU Detection IP kjarna kleift.

Að stilla tækið þitt og villuinnspýtingarforritið

The Fault Injection Debugger notar .sof og (valfrjálst) Sensitivity Map Header (.smh) file. Hugbúnaðarhluturinn File (.sof) stillir FPGA. The .smh file skilgreinir næmni CRAM bitanna í tækinu. Ef þú gefur ekki upp .smh file, Fault Injection Debugger sprautar villum af handahófi í gegnum CRAM bitana. Til að tilgreina .sof:

1. Veldu FPGA sem þú vilt stilla í Device chain box.
2. Smelltu á Velja File.
3. Farðu í .sof og smelltu á OK. The Fault Injection Debugger les .sof.
4. (Valfrjálst) Veldu SMH file.
   Ef þú tilgreinir ekki SMH file, Fault Injection Debugger sprautar bilunum af handahófi yfir allt tækið. Ef þú tilgreinir SMH file, getur þú takmarkað inndælingar við notuð svæði tækisins.
   • Hægrismelltu á tækið í reitnum Tækjakeðju og smelltu síðan á Veldu SMH File.
   • Veldu SMH þinn file.
   • Smelltu á OK.
5. Kveiktu á Program/Configure.
6. Smelltu á Start.

The Fault Injection Debugger stillir tækið með því að nota .sof.

Samhengisvalmynd til að velja SMH File

Takmörkunarsvæði fyrir bilunarsprautun

Eftir að hafa hlaðið SMH file, þú getur beint villuinnspýtingarforritinu til að starfa aðeins á sérstökum ASD svæðum. Til að tilgreina ASD svæði(n) þar sem á að sprauta bilunum:

1. Hægrismelltu á FPGA í reitnum Tækjakeðju og smelltu á Show Device Sensitivity Map.
2. Veldu ASD svæði/svæði fyrir bilanasprautun.

Kort af næmni tækja Viewer

Tilgreina villutegundir

Þú getur tilgreint ýmsar gerðir af villum fyrir inndælingu.

• Stakar villur (SE)
• Tvöfalt aðliggjandi villur (DAE)
• Óleiðréttanlegar margra bita villur (EMBE)

Intel FPGA tæki geta sjálf leiðrétt stakar og tvöfaldar samliggjandi villur ef skrúbbaeiginleikinn er virkur. Intel FPGA tæki geta ekki leiðrétt multi-bita villur. Sjá kaflann um að draga úr SEU til að fá frekari upplýsingar um villuleit fyrir þessar villur. Þú getur tilgreint blöndu bilana sem á að sprauta og inndælingartíma. Til að tilgreina inndælingartíma:

1. Í villu innspýting kembiforrit, veldu Verkfæri ➤ Valkostir.
2. Dragðu rauða stjórnandann til villublöndunnar. Að öðrum kosti geturðu tilgreint blönduna tölulega.
3. Tilgreindu inndælingartímann.
4. Smelltu á OK.

Mynd 12. Tilgreining á blöndu SEU bilanategunda

Tengdar upplýsingar Mótvægir stakur atburður í uppnámi

Inndælingarvillur

Þú getur sprautað villur í nokkrum stillingum:

• Sprautaðu einni villu í skipun
• Sprautaðu inn mörgum villum á skipun
• Sprautaðu villur þar til skipað er að hætta

Til að sprauta þessum bilunum:

1. Kveiktu á Inject Fault valkostinum.
2. Veldu hvort þú vilt keyra villuinndælingu í nokkrar endurtekningar eða þar til henni er hætt:
   • Ef þú velur að keyra þar til hann er stöðvaður, sprautar villuinnspýtingarvillan inn villur með því millibili sem tilgreint er í Verkfæri ➤ Valkostir valmynd.
   • Ef þú vilt keyra villuinnspýtingu fyrir ákveðinn fjölda endurtekningar skaltu slá inn númerið.
3. Smelltu á Start.

Athugið: The Fault Injection Debugger keyrir í tilgreindan fjölda endurtekningar eða þar til hann er stöðvaður. Intel Quartus Prime Messages glugginn sýnir skilaboð um villurnar sem eru sprautaðar inn. Til að fá frekari upplýsingar um gallana sem sprautað er inn, smelltu á Read EMR. The Fault Injection Debugger les EMR tækisins og birtir innihaldið í skilaboðaglugganum.

Intel Quartus Prime villuinnspýting og EMR innihaldsskilaboð

Upptökuvillur
Þú getur skráð staðsetningu hvers kyns inndælingarbilunar með því að taka eftir breytunum sem greint er frá í Intel Quartus Prime Messages glugganum. Ef tdampEf sprautað er bilun leiðir til hegðunar sem þú vilt endurtaka, þú getur miðað á þann stað fyrir inndælingu. Þú framkvæmir markvissa inndælingu með því að nota Fault Injection Debugger skipanalínuviðmótið.

Hreinsar inndældar villur
Til að endurheimta eðlilega virkni FPGA skaltu smella á Scrub. Þegar þú skrúbbar villu eru EDCRC aðgerðir tækisins notaðar til að leiðrétta villurnar. Skrúbbbúnaðurinn er svipaður og notaður er við notkun tækisins.

Skipanalínuviðmót
Þú getur keyrt Fault Injection Debugger á skipanalínunni með quartus_fid keyrslunni, sem er gagnlegt ef þú vilt framkvæma bilanasprautu úr skriftu.

Tafla 5. Skipunarlína Rök fyrir bilanasprautun

Stutt rök	Löng rök	Lýsing
c	snúru	Tilgreindu forritunarvélbúnað eða snúru. (Áskilið)
i	vísitölu	Tilgreindu virka tækið til að sprauta bilun. (Áskilið)
n	númer	Tilgreindu fjölda villna sem á að sprauta. Sjálfgefið gildi er 1. (Valfrjálst)
t	tíma	Tími á milli inndælinga. (Valfrjálst)

Athugið: Notaðu quartus_fid –hjálp til að view allir tiltækir valkostir. Eftirfarandi kóða veitir tdamples með því að nota Fault Injection Debugger skipanalínuviðmótið.
###########################################

• # Finndu út hvaða USB snúrur eru tiltækar fyrir þetta tilvik
• # Niðurstaðan sýnir að ein kapall er tiltækur, nefndur „USB-Blaster“ #
• $ quartus_fid –listi . . .
• Upplýsingar: Skipun: quartus_fid –listi
  1. USB-Blaster á sj-sng-z4 [USB-0] Upplýsingar: Intel Quartus Prime 64-bita villuinnspýting kembiforrit tókst. 0 villur, 0 viðvörun
• ###########################################
• # Finndu hvaða tæki eru fáanleg á USB-Blaster snúru
• # Niðurstaðan sýnir tvö tæki: Stratix V A7 og MAX V CPLD. #
• $ quartus_fid –snúru USB-Blaster -a
• Upplýsingar: Skipun: quartus_fid –cable=USB-Blaster -a
• Upplýsingar (208809): Notaðu forritunarsnúru „USB-Blaster á sj-sng-z4 [USB-0]“
  1. USB-Blaster á sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Upplýsingar: Intel Quartus Prime 64-bita villuinnspýtingarleitarforrit gekk vel.
• 0 villur, 0 viðvaranir
• ###########################################
• # Forritaðu Stratix V tækið
• # Valkosturinn –index tilgreinir aðgerðir sem gerðar eru á tengdu tæki.
• # „=svgx.sof“ tengir .sof file með tækinu
• # „#p“ þýðir að forrita tækið #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” . . .
• Upplýsingar (209016): Stilling tækisvísis 1
• Upplýsingar (209017): Tæki 1 inniheldur JTAG Kennitala 0x029030DD
• Upplýsingar (209007): Stilling tókst — 1 tæki/tæki stillt
• Upplýsingar (209011): Aðgerð(ir) tókst að framkvæma
• Upplýsingar (208551): Forritaðu undirskrift í tæki 1.
• Upplýsingar: Intel Quartus Prime 64-bita villuinnspýtingarleitarforrit gekk vel.
• 0 villur, 0 viðvaranir
• ###########################################
• # Sprautaðu bilun í tækið.
• # #i rekstraraðilinn gefur til kynna að sprauta villur
• # -n 3 gefur til kynna að sprauta 3 villur #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
• Upplýsingar: Skipun: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Upplýsingar (208809): Notaðu forritunarsnúru „USB-Blaster á sj-sng-z4 [USB-0]“
• Upplýsingar (208521): Dælir 3 villum í tæki/tæki
• Upplýsingar: Intel Quartus Prime 64-bita villuinnspýtingarleitarforrit gekk vel.
• 0 villur, 0 viðvaranir
• ###########################################
• # Gagnvirkur háttur.
• # Með því að nota #i aðgerðina með -n 0 setur villuleitartækið í gagnvirkan hátt.
• # Athugaðu að 3 bilanir voru sprautaðar í fyrri lotunni;
• # „E“ les bilanir sem nú eru í EMR Unloader IP kjarnanum. #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
• Upplýsingar: Skipun: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Upplýsingar (208809): Notaðu forritunarsnúru „USB-Blaster á sj-sng-z4 [USB-0]“
• Koma inn :
• 'F' til að sprauta bilun
• 'E' til að lesa EMR
• 'S' til að skrúbba villu(r)
• 'Q' til að hætta E
• Upplýsingar (208540): Lestur EMR fylki
• Upplýsingar (208544): 3 rammavillur fundust í tæki 1.
• Upplýsingar (208545): Villa #1 : Ein villa í ramma 0x1028 á bita 0x21EA.
• Upplýsingar (10914): Villa #2: Óleiðréttanleg fjölbita villa í ramma 0x1116.
• Upplýsingar (208545): Villa #3 : Ein villa í ramma 0x1848 á bita 0x128C.
• 'F' til að sprauta bilun
• 'E' til að lesa EMR
• 'S' til að skrúbba villu(r)
• 'Q' til að hætta Q
• Upplýsingar: Intel Quartus Prime 64-bita villu innspýting kembiforrit tókst. 0 villur, 0 viðvaranir
• Upplýsingar: Hámarks sýndarminni: 1522 megabæti
• Upplýsingar: Vinnslu lokið: Mán 3. nóv 18:50:00 2014
• Upplýsingar: Liðinn tími: 00:00:29
• Upplýsingar: Heildartími örgjörva (á öllum örgjörvum): 00:00:13

Markviss bilunarsprautun

Athugið

The Fault Injection Debugger dælir bilunum inn í FPGA af handahófi. Hins vegar gerir Targeted Fault Injection eiginleikinn þér kleift að sprauta bilunum á markvissa staði í CRAM. Þessi aðgerð gæti verið gagnleg, tdample, ef þú hefur tekið eftir SEU atburði og vilt prófa FPGA eða kerfissvörun við sama atburði eftir að hafa breytt batastefnu. Eiginleikinn með markvissu innspýtingu er aðeins fáanlegur frá skipanalínuviðmótinu. Þú getur tilgreint að villum sé sprautað frá skipanalínunni eða í hvetjaham. Tengdar upplýsingar

AN 539: Prófunaraðferðir eða villugreining og endurheimt með CRC í Intel FPGA tækjum

Tilgreindur villulista frá skipanalínunni

The Targeted Fault Injection lögun gerir þér kleift að tilgreina villulista frá skipanalínunni, eins og sýnt er í eftirfarandi dæmiample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Þar sem: c 1 gefur til kynna að FPGA sé stjórnað með fyrstu snúrunni á tölvunni þinni. i „@1= six.sof#i ” gefur til kynna að fyrsta tækið í keðjunni sé hlaðið hlutnum file svgx.sof og verður sprautað með galla. n 2 gefur til kynna að tvær bilanir verði sprautaðar. user=”@1= 0x2274 0x05EF 0x2264 0x0500” er notandi-tilgreindur listi yfir bilanir sem á að sprauta. Í þessu frvample, tæki 1 hefur tvær bilanir: í ramma 0x2274, bita 0x05EF og við ramma 0x2264, bita 0x0500.

Tilgreindur villulista úr biðham

Þú getur stjórnað markvissu innspýtingareiginleikanum á gagnvirkan hátt með því að tilgreina fjölda bilana sem 0 (-n 0). The Fault Injection Debugger sýnir skipanir fyrir hvetjandi ham og lýsingar þeirra.

Hvetja hamskipun	Lýsing
F	Sprautaðu bilun
E	Lestu EMR
S	Skrúbbvillur
Q	Hætta

Í biðham geturðu gefið út F-skipunina eina til að sprauta einni bilun á handahófskenndum stað í tækinu. Í eftirfarandi frvamples með því að nota F skipunina í hvetjandi ham, þrjár villur eru sprautaðar. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Villa 1 - Einbita villa við ramma 0x12, bita 0x34
• Villa 2 - Óleiðréttanleg villa í ramma 0x56, bita 0x78 (* gefur til kynna margra bita villu)
• Villa 3 - Tvöfalt aðliggjandi villa í ramma 0x9A, biti 0xBC (a + gefur til kynna tvöfalda bita villu)

F 0x12 0x34 0x56 0x78 * Ein (sjálfgefin) villa er sprautuð inn: Villa 1 – Einbita villa í ramma 0x12, biti 0x34. Staðsetningar eftir fyrstu ramma/bita staðsetningu eru hunsaðar. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Þrjár villur eru sprautaðar:

• Villa 1 - Einbita villa við ramma 0x12, bita 0x34
• Villa 2 - Óleiðréttanleg villa við ramma 0x56, bita 0x78
• Villa 3 - Tvöfalt aðliggjandi villa við ramma 0x9A, biti 0xBC
• Staðsetningar eftir fyrstu 3 ramma/bitapörin eru hunsuð

Ákvörðun CRAM bita staðsetningu

Athugið: 

Þegar villuinnspýting kembiforritið finnur CRAM EDCRC villu, inniheldur villuboðaskráin (EMR) heilkenni, rammanúmer, bitastaðsetningu og villutegund (einn, tvöfaldur eða fjölbita) CRAM villunnar sem fannst. Meðan á kerfisprófun stendur skaltu vista EMR innihaldið sem tilkynnt er um af villuinnspýtingarleitarforritinu þegar þú finnur EDCRC bilun. Með skráða EMR innihaldinu geturðu gefið ramma- og bitanúmerin til villuinnspýtingarleitarforritsins til að endurspila villurnar sem komu fram við kerfisprófun, til að hanna frekar og einkenna kerfisbataviðbrögð við þeirri villu.

Tengdar upplýsingar
AN 539: Prófunaraðferðir eða villugreining og endurheimt með CRC í Intel FPGA tækjum

Ítarlegir stjórnlínuvalkostir: ASD svæði og villutegundarvigtun

Þú getur notað Fault Injection Debugger skipanalínuviðmótið til að sprauta villum inn í ASD svæði og þyngja villugerðirnar. Í fyrsta lagi tilgreinir þú blöndu villutegunda (einn bita, tvöfaldur aðliggjandi og fjölbita óleiðréttanlegur) með því að nota –þyngdina . . valmöguleika. Til dæmisample, notaðu valkostinn –weight=50 fyrir blöndu af 30% stakum villum, 20% tvöföldum aðliggjandi villum og 50.30.20% ​​multi-bita óleiðréttanlegum villum. Síðan, til að miða á ASD svæði, notaðu -smh valkostinn til að innihalda SMH file og tilgreina ASD svæði sem á að miða á. Til dæmisample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –tala=30

Þetta frvample skipun:

• Forritar tækið og sprautar inn villum (pi strengur)
• Sprautar inn 100% einsbita bilun (100.0.0)
• Sprautar aðeins inn í ASD_REGION 2 (gefin til kynna með #2)
• Sprautar 30 galla

Fault Injection IP Core User Guide Archives

IP kjarna útgáfa	Notendahandbók
18.0	Fault Injection Intel FPGA IP Core notendahandbók
17.1	Intel FPGA Fault Injection IP Core Notendahandbók
16.1	Altera Fault Injection IP Core User Guide
15.1	Altera Fault Injection IP Core User Guide

Ef IP kjarnaútgáfa er ekki á listanum gildir notendahandbókin fyrir fyrri IP kjarnaútgáfuna.

Endurskoðunarferill skjals fyrir innspýting bilunar IP kjarna notendahandbók

Skjalaútgáfa	Intel Quartus Prime útgáfa	Breytingar
2019.07.09	18.1	Uppfærði Fault Injection IP Pin Lýsing efni til að skýra endurstilla, error_injected og error_scrubbed merki.
2018.05.16	18.0	• Bætti við eftirfarandi efni úr handbók Intel Quartus Prime Pro Edition: —   Skilgreina villuinnsprautunarsvæði og undirefni. —   Að nota villuinnspýtingarforritið og undirefni. —   Skipanalínuviðmót og undirefni. • Endurnefnt Intel FPGA Fault Injection IP kjarna í Fault Injection Intel FPGA IP.

Dagsetning	Útgáfa	Breytingar
2017.11.06	17.1	• Endurmerkt sem Intel. • Bætt við Intel Cyclone 10 GX tækjastuðning.
2016.10.31	16.1	Uppfærður stuðningur við tæki.
2015.12.15	15.1	• Breytti Quartus II í Quartus Prime hugbúnað. • Fastur tengill sem tengist sjálfsvísun.
2015.05.04	15.0	Upphafleg útgáfa.

 

Skjöl / auðlindir

intel UG-01173 Fault Injection FPGA IP Core [pdfNotendahandbók UG-01173 bilunarinnspýting FPGA IP kjarna, UG-01173, bilunarinnspýting FPGA IP kjarni, innspýting c, innspýting FPGA IP kjarna

Heimildir

• Notendahandbók