intel UG-01173 Fault Injection FPGA IP Core
Οδηγός χρήστη Fault Injection Intel® FPGA IP Core
Ο πυρήνας IP Injection Intel® FPGA εισάγει σφάλματα στη διαμόρφωση RAM (CRAM) μιας συσκευής FPGA. Αυτή η διαδικασία προσομοιώνει λογικά σφάλματα που μπορεί να προκύψουν κατά την κανονική λειτουργία λόγω ανατροπών μεμονωμένου συμβάντος (SEU). Τα SEU είναι σπάνια συμβάντα και επομένως είναι δύσκολο να δοκιμαστούν. Αφού δημιουργήσετε τον πυρήνα Fault Injection IP στη σχεδίασή σας και διαμορφώσετε τη συσκευή σας, μπορείτε να χρησιμοποιήσετε το εργαλείο Intel Quartus® Prime Fault Injection Debugger για να προκαλέσετε σκόπιμα σφάλματα στο FPGA για να ελέγξετε την απόκριση του συστήματος σε αυτά τα σφάλματα.
Σχετικές Πληροφορίες
- Ανατροπές μεμονωμένου γεγονότος
- AN 737: Ανίχνευση και ανάκτηση SEU σε συσκευές Intel Arria 10
Χαρακτηριστικά
- Σας επιτρέπει να αξιολογήσετε την απόκριση του συστήματος για τον μετριασμό λειτουργικών διακοπών ενός συμβάντος (SEFI).
- Σας επιτρέπει να εκτελείτε χαρακτηρισμό SEFI εσωτερικά, εξαλείφοντας την ανάγκη για δοκιμή δέσμης ολόκληρου του συστήματος. Αντίθετα, μπορείτε να περιορίσετε τη δοκιμή δέσμης σε αστοχίες σε χρόνο (FIT)/Μέτρηση Mb σε επίπεδο συσκευής.
- Κλιμακώστε τα ποσοστά FIT σύμφωνα με τον χαρακτηρισμό SEFI που σχετίζεται με την αρχιτεκτονική σχεδιασμού σας. Μπορείτε να κατανείμετε τυχαία τις ενέσεις σφαλμάτων σε ολόκληρη τη συσκευή ή να τις περιορίσετε σε συγκεκριμένες λειτουργικές περιοχές για να επιταχύνετε τη δοκιμή.
- Βελτιστοποιήστε το σχέδιό σας για να μειώσετε την αναστάτωση που προκαλείται από ανατροπές ενός μόνο συμβάντος (SEU).
Υποστήριξη συσκευής
Ο πυρήνας IP Injection υποστηρίζει συσκευές οικογένειας Intel Arria® 10, Intel Cyclone® 10 GX και Stratix® V. Η οικογένεια Cyclone V υποστηρίζει το Fault Injection σε συσκευές με το επίθημα -SC στον κωδικό παραγγελίας. Επικοινωνήστε με τον τοπικό αντιπρόσωπο πωλήσεων για πληροφορίες παραγγελίας σχετικά με τις συσκευές Cyclone V με επίθημα -SC.
Αξιοποίηση και απόδοση πόρων
Το λογισμικό Intel Quartus Prime δημιουργεί την ακόλουθη εκτίμηση πόρων για το Stratix V A7 FPGA. Τα αποτελέσματα για άλλες συσκευές είναι παρόμοια.
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες. *Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
Επίδοση και χρήση πόρων FPGA Core IP Injection Fault
| Συσκευή | Ελεημοσύνη | Μητρώα λογικής | M20K | |
| Πρωταρχικός | Δευτερεύων | |||
| Stratix V A7 | 3,821 | 5,179 | 0 | 0 |
Η εγκατάσταση λογισμικού Intel Quartus Prime περιλαμβάνει τη βιβλιοθήκη IP της Intel FPGA. Αυτή η βιβλιοθήκη παρέχει πολλούς χρήσιμους πυρήνες IP για χρήση στην παραγωγή σας χωρίς την ανάγκη πρόσθετης άδειας χρήσης. Ορισμένοι πυρήνες Intel FPGA IP απαιτούν την αγορά ξεχωριστής άδειας χρήσης για χρήση στην παραγωγή. Η λειτουργία αξιολόγησης IP της Intel FPGA σάς επιτρέπει να αξιολογήσετε αυτούς τους αδειοδοτημένους πυρήνες IP της Intel FPGA σε προσομοίωση και υλικό, πριν αποφασίσετε να αγοράσετε μια πλήρη άδεια βασικού IP παραγωγής. Χρειάζεται να αγοράσετε μια πλήρη άδεια παραγωγής για πυρήνες Intel IP με άδεια χρήσης αφού ολοκληρώσετε τη δοκιμή υλικού και είστε έτοιμοι να χρησιμοποιήσετε την IP στην παραγωγή. Το λογισμικό Intel Quartus Prime εγκαθιστά πυρήνες IP στις ακόλουθες θέσεις από προεπιλογή:
Διαδρομή εγκατάστασης πυρήνα IP
Τοποθεσίες εγκατάστασης IP Core
| Τοποθεσία | Λογισμικό | Πλατφόρμα |
| :\intelFPGA_pro\quartus\ip\altera | Intel Quartus Prime Pro Edition | Windows * |
| :\intelFPGA\quartus\ip\altera | Intel Quartus Prime Standard Edition | Windows |
| :/intelFPGA_pro/quartus/ip/altera | Intel Quartus Prime Pro Edition | Linux * |
| :/intelFPGA/quartus/ip/altera | Intel Quartus Prime Standard Edition | Linux |
Σημείωμα: Το λογισμικό Intel Quartus Prime δεν υποστηρίζει κενά στη διαδρομή εγκατάστασης.
Προσαρμογή και δημιουργία πυρήνων IP
Μπορείτε να προσαρμόσετε τους πυρήνες IP για να υποστηρίζουν μια μεγάλη ποικιλία εφαρμογών. Ο κατάλογος και ο επεξεργαστής παραμέτρων IP της Intel Quartus Prime σάς επιτρέπουν να επιλέγετε και να διαμορφώνετε γρήγορα τις θύρες, τις δυνατότητες και την έξοδο του πυρήνα IP files.
Επεξεργαστής καταλόγου IP και παραμέτρων
Ο Κατάλογος IP εμφανίζει τους πυρήνες IP που είναι διαθέσιμοι για το έργο σας, συμπεριλαμβανομένου του Intel FPGA IP και άλλων IP που προσθέτετε στη διαδρομή αναζήτησης IP Catalog. Χρησιμοποιήστε τις ακόλουθες δυνατότητες του IP Catalog για να εντοπίσετε και να προσαρμόσετε έναν πυρήνα IP:
- Φιλτράρετε τον κατάλογο IP για εμφάνιση IP για ενεργή οικογένεια συσκευών ή Εμφάνιση IP για όλες τις οικογένειες συσκευών. Εάν δεν έχετε ανοιχτό έργο, επιλέξτε την Οικογένεια συσκευών στον Κατάλογο IP.
- Πληκτρολογήστε στο πεδίο Αναζήτηση για να εντοπίσετε οποιοδήποτε πλήρες ή μερικό όνομα πυρήνα IP στον Κατάλογο IP.
- Κάντε δεξί κλικ σε ένα όνομα πυρήνα IP στον Κατάλογο IP για να εμφανίσετε λεπτομέρειες σχετικά με τις υποστηριζόμενες συσκευές, για να ανοίξετε τον φάκελο εγκατάστασης του πυρήνα IP και για συνδέσμους προς τεκμηρίωση IP.
- Κλικ Αναζήτηση για Partner IP to access partner IP information on the web.
Το πρόγραμμα επεξεργασίας παραμέτρων σάς ζητά να καθορίσετε ένα όνομα παραλλαγής IP, προαιρετικές θύρες και έξοδο file επιλογές παραγωγής. Το πρόγραμμα επεξεργασίας παραμέτρων δημιουργεί μια IP ανώτατου επιπέδου Intel Quartus Prime file (.ip) για μια παραλλαγή IP σε έργα Intel Quartus Prime Pro Edition. Ο επεξεργαστής παραμέτρων δημιουργεί ένα Quartus IP ανώτατου επιπέδου file (.qip) για μια παραλλαγή IP σε έργα Intel Quartus Prime Standard Edition. Αυτά τα fileΤα s αντιπροσωπεύουν την παραλλαγή IP στο έργο και αποθηκεύουν πληροφορίες παραμετροποίησης.
Επεξεργαστής παραμέτρων IP (Intel Quartus Prime Standard Edition)
Έξοδος IP Core Generation (Intel Quartus Prime Pro Edition)
Το λογισμικό Intel Quartus Prime παράγει την ακόλουθη έξοδο file δομή για μεμονωμένους πυρήνες IP που δεν αποτελούν μέρος ενός συστήματος Platform Designer.
Έξοδος μεμονωμένης γενιάς IP Core (Intel Quartus Prime Pro Edition)
- Εάν υποστηρίζεται και είναι ενεργοποιημένη για την παραλλαγή του πυρήνα IP σας.
Παραγωγή Files της Intel FPGA IP Generation
| File Ονομα | Περιγραφή |
| <your_ip>.ip | Παραλλαγή IP ανώτατου επιπέδου file που περιέχει την παραμετροποίηση ενός πυρήνα IP στο έργο σας. Εάν η παραλλαγή IP είναι μέρος ενός συστήματος Platform Designer, το πρόγραμμα επεξεργασίας παραμέτρων δημιουργεί επίσης ένα .qsys file. |
| <your_ip>.cmp | Η δήλωση στοιχείων VHDL (.cmp) file είναι ένα κείμενο file που περιέχει τοπικούς γενικούς ορισμούς και ορισμούς θυρών που χρησιμοποιείτε στη σχεδίαση VHDL files. |
| <your_ip>_generation.rpt | Αρχείο καταγραφής δημιουργίας IP ή Platform Designer file. Εμφανίζει μια σύνοψη των μηνυμάτων κατά τη δημιουργία IP. |
| συνέχισε… | |
| File Ονομα | Περιγραφή |
| <your_ip>.qgsimc (Μόνο συστήματα σχεδιαστών πλατφόρμας) | Προσομοίωση προσωρινής αποθήκευσης file που συγκρίνει τα .qsys και .ip files με την τρέχουσα παραμετροποίηση του συστήματος Platform Designer και του πυρήνα IP. Αυτή η σύγκριση καθορίζει εάν το Platform Designer μπορεί να παραλείψει την αναγέννηση της HDL. |
| <your_ip>.qgsynth (μόνο συστήματα σχεδιαστών πλατφόρμας) | Προσωρινή αποθήκευση σύνθεσης file που συγκρίνει τα .qsys και .ip files με την τρέχουσα παραμετροποίηση του συστήματος Platform Designer και του πυρήνα IP. Αυτή η σύγκριση καθορίζει εάν το Platform Designer μπορεί να παραλείψει την αναγέννηση της HDL. |
| <your_ip>.qip | Περιέχει όλες τις πληροφορίες για την ενοποίηση και τη μεταγλώττιση του στοιχείου IP. |
| <your_ip>.csv | Περιέχει πληροφορίες σχετικά με την κατάσταση αναβάθμισης του στοιχείου IP. |
| .bsf | Μια αναπαράσταση συμβόλου της παραλλαγής IP για χρήση στο μπλοκ διάγραμμα Files (.bdf). |
| <your_ip>.spd | Εισαγωγή file ότι το ip-make-simscript απαιτεί για τη δημιουργία σεναρίων προσομοίωσης. Το .spd file περιέχει μια λίστα με files δημιουργείτε για προσομοίωση, μαζί με πληροφορίες σχετικά με τις μνήμες που αρχικοποιείτε. |
| <your_ip>.ppf | The Pin Planner File Το (.ppf) αποθηκεύει τις εκχωρήσεις θυρών και κόμβων για στοιχεία IP που δημιουργείτε για χρήση με το Pin Planner. |
| <your_ip>_bb.v | Χρησιμοποιήστε το μαύρο κουτί Verilog (_bb.v) file ως κενή δήλωση ενότητας για χρήση ως μαύρο κουτί. |
| <your_ip>_inst.v ή _inst.vhd | HDL π.χample instantiation πρότυπο. Αντιγράψτε και επικολλήστε τα περιεχόμενα αυτού file στην HDL σας file για να παρουσιάσετε την παραλλαγή IP. |
| <your_ip>.regmap | Εάν η IP περιέχει πληροφορίες εγγραφής, το λογισμικό Intel Quartus Prime δημιουργεί το .regmap file. Το .regmap file περιγράφει τις πληροφορίες χάρτη μητρώου των διεπαφών master και slave. Αυτό file συμπληρώνει
το .sopcinfo file παρέχοντας πιο λεπτομερείς πληροφορίες μητρώου σχετικά με το σύστημα. Αυτό file ενεργοποιεί την εμφάνιση μητρώου views και στατιστικά στοιχεία με δυνατότητα προσαρμογής από τον χρήστη στην Κονσόλα συστήματος. |
| <your_ip>.svd | Επιτρέπει στα εργαλεία εντοπισμού σφαλμάτων συστήματος HPS να view τους χάρτες μητρώου των περιφερειακών που συνδέονται στο HPS μέσα σε ένα σύστημα Platform Designer.
Κατά τη σύνθεση, το λογισμικό Intel Quartus Prime αποθηκεύει το .svd files για υποτελή διεπαφή ορατή στους κύριους της Κονσόλας συστήματος στο .sof file στη συνεδρία εντοπισμού σφαλμάτων. Η Κονσόλα συστήματος διαβάζει αυτήν την ενότητα, την οποία ο Σχεδιαστής Πλατφόρμας ρωτά για πληροφορίες χάρτη εγγραφής. Για τους slave συστήματος, το Platform Designer έχει πρόσβαση στα μητρώα ονομαστικά. |
| <your_ip>.v
<your_ip>.vhd |
HDL files που παρουσιάζουν κάθε υπομονάδα ή θυγατρικό πυρήνα IP για σύνθεση ή προσομοίωση. |
| μέντορας/ | Περιέχει ένα σενάριο msim_setup.tcl για τη ρύθμιση και εκτέλεση μιας προσομοίωσης. |
| aldec/ | Περιέχει ένα σενάριο rivierapro_setup.tcl για να ρυθμίσετε και να εκτελέσετε μια προσομοίωση. |
| /synopsys/vcs
/synopsys/vcsmx |
Περιέχει ένα σενάριο κελύφους vcs_setup.sh για τη ρύθμιση και εκτέλεση μιας προσομοίωσης.
Περιέχει ένα σενάριο κελύφους vcsmx_setup.sh και synopsys_sim.setup file για να ρυθμίσετε και να εκτελέσετε μια προσομοίωση. |
| /ρυθμός | Περιέχει ένα σενάριο κελύφους ncsim_setup.sh και άλλες ρυθμίσεις files για να ρυθμίσετε και να εκτελέσετε μια προσομοίωση. |
| /xcelium | Περιέχει ένα σενάριο κελύφους παράλληλου προσομοιωτή xcelium_setup.sh και άλλες ρυθμίσεις files να ρυθμίσετε και να εκτελέσετε μια προσομοίωση. |
| /υπομονάδες | Περιέχει HDL files για την υπομονάδα του πυρήνα IP. |
| <Υπομονάδα IP>/ | Το Platform Designer δημιουργεί υποκαταλόγους /synth και /sim για κάθε κατάλογο υπομονάδας IP που δημιουργεί το Platform Designer. |
Περιγραφή λειτουργίας
Με τον πυρήνα IP Injection Fault, οι σχεδιαστές μπορούν να εκτελέσουν χαρακτηρισμό SEFI εσωτερικά, να κλιμακώσουν τους ρυθμούς FIT σύμφωνα με τον χαρακτηρισμό SEFI και να βελτιστοποιήσουν τα σχέδια για να μειώσουν την επίδραση των SEU.
Μετριασμός ανατροπής ενός γεγονότος
Τα ολοκληρωμένα κυκλώματα και οι προγραμματιζόμενες λογικές συσκευές όπως τα FPGA είναι ευαίσθητα σε SEU. Τα SEU είναι τυχαία, μη καταστροφικά γεγονότα, που προκαλούνται από δύο κύριες πηγές: τα σωματίδια άλφα και τα νετρόνια από τις κοσμικές ακτίνες. Η ακτινοβολία μπορεί να αναγκάσει είτε τον λογικό καταχωρητή, το bit της ενσωματωμένης μνήμης ή ένα bit διαμόρφωσης RAM (CRAM) να αλλάξει την κατάστασή του, οδηγώντας έτσι σε απροσδόκητη λειτουργία της συσκευής. Οι συσκευές Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V και νεότερες συσκευές έχουν τις ακόλουθες δυνατότητες CRAM:
- Έλεγχος κυκλικού πλεονασμού ανίχνευσης σφάλματος (EDCRC)
- Αυτόματη διόρθωση ενός αναστατωμένου CRAM (τρίψιμο)
- Δυνατότητα δημιουργίας αναστατωμένης κατάστασης CRAM (εισαγωγή σφάλματος)
Για περισσότερες πληροφορίες σχετικά με τον μετριασμό SEU σε συσκευές Intel FPGA, ανατρέξτε στο κεφάλαιο SEU Mitigation στο αντίστοιχο εγχειρίδιο συσκευών.
Περιγραφή καρφίτσας IP Injection σφάλματος
Ο πυρήνας IP Injection περιλαμβάνει τις ακόλουθες ακίδες I/O.
Σφάλμα Injection IP Core I/O Pin
| Όνομα καρφίτσας | Κατεύθυνση καρφίτσας | Καρφίτσα Περιγραφή |
| crcerror_pin | εισαγωγή | Είσοδος από το Μήνυμα Σφάλματος Εγγραφή Unloader Intel FPGA IP (EMR Unloader IP). Αυτό το σήμα επιβεβαιώνεται όταν ανιχνευθεί σφάλμα CRC από το EDCRC της συσκευής. |
| emr_data | εισαγωγή | Περιεχόμενα μητρώου μηνυμάτων σφάλματος (EMR). Ανατρέξτε στο κατάλληλο εγχειρίδιο συσκευής για τα πεδία EMR.
Αυτή η είσοδος συμμορφώνεται με το σήμα της διασύνδεσης δεδομένων ροής Avalon. |
| emr_valid | εισαγωγή | Υποδεικνύει ότι οι είσοδοι emr_data περιέχουν έγκυρα δεδομένα. Αυτό είναι ένα έγκυρο σήμα διασύνδεσης Avalon Streaming. |
| Επαναφορά | εισαγωγή | Είσοδος επαναφοράς μονάδας. Η επαναφορά ελέγχεται πλήρως από το Fault Injection Debugger. |
| error_injected | παραγωγή | Υποδεικνύει ότι έγινε έγχυση σφάλματος στο CRAM όπως δόθηκε από το JTAG διεπαφή. Το χρονικό διάστημα που επιβεβαιώνει αυτό το σήμα εξαρτάται από τις ρυθμίσεις σας στο JTAG TCK και σήματα μπλοκ ελέγχου. Συνήθως, ο χρόνος είναι περίπου 20 κύκλοι ρολογιού του σήματος TCK. |
| error_scrubbed | παραγωγή | Υποδεικνύει ότι το τρίψιμο της συσκευής έχει ολοκληρωθεί σύμφωνα με την εντολή μέσω του JTAG διεπαφή. Το χρονικό διάστημα που επιβεβαιώνει αυτό το σήμα εξαρτάται από τις ρυθμίσεις σας στο JTAG TCK και σήματα μπλοκ ελέγχου. Συνήθως, ο χρόνος είναι περίπου 20 κύκλοι ρολογιού του σήματος TCK. |
| insc | παραγωγή | Προαιρετική έξοδος. Το Fault Injection IP χρησιμοποιεί αυτό το ρολόι, π.χample, για να χρονομετρήσετε το μπλοκ EMR_unloader. |
Διάγραμμα ακίδων IP Injection σφάλματος
Χρησιμοποιώντας το Fault Injection Debugger και Fault Injection IP Core
Το Fault Injection Debugger λειτουργεί μαζί με τον πυρήνα Fault Injection IP. Αρχικά, δημιουργείτε τον πυρήνα IP στη σχεδίασή σας, μεταγλωττίζετε και κατεβάζετε τη διαμόρφωση που προκύπτει file στη συσκευή σας. Στη συνέχεια, εκτελείτε το Fault Injection Debugger μέσα από το λογισμικό Intel Quartus Prime ή από τη γραμμή εντολών για την προσομοίωση λογισμικών σφαλμάτων.
- Το Fault Injection Debugger σάς επιτρέπει να χειρίζεστε πειράματα έγχυσης σφαλμάτων αλληλεπιδραστικά ή με εντολές παρτίδας και σας επιτρέπει να καθορίσετε τις λογικές περιοχές στο σχέδιό σας για ενέσεις σφαλμάτων.
- Η διεπαφή της γραμμής εντολών είναι χρήσιμη για την εκτέλεση του προγράμματος εντοπισμού σφαλμάτων μέσω ενός σεναρίου.
Σημείωμα
Το Fault Injection Debugger επικοινωνεί με τον πυρήνα Fault Injection IP μέσω του JTAG διεπαφή. Το Fault Injection IP δέχεται εντολές από το JTAG διεπαφή και αναφέρει την κατάσταση μέσω του JTAG διεπαφή. Ο πυρήνας Fault Injection IP υλοποιείται με soft logic στη συσκευή σας. Επομένως, πρέπει να λάβετε υπόψη αυτή τη λογική χρήση στο σχέδιό σας. Μια μεθοδολογία είναι να χαρακτηρίσετε την απόκριση του σχεδιασμού σας στη SEU στο εργαστήριο και στη συνέχεια να παραλείψετε τον πυρήνα IP από τον τελικό αναπτυγμένο σχεδιασμό σας.
Χρησιμοποιείτε τον πυρήνα IP Injection με τους ακόλουθους πυρήνες IP:
- Ο πυρήνας IP του Register Message Unloader, ο οποίος διαβάζει και αποθηκεύει δεδομένα από το σκληρυμένο κύκλωμα ανίχνευσης σφαλμάτων σε συσκευές Intel FPGA.
- (Προαιρετικό) Ο πυρήνας IP προηγμένης ανίχνευσης SEU Intel FPGA, ο οποίος συγκρίνει τοποθεσίες σφάλματος ενός bit με έναν χάρτη ευαισθησίας κατά τη λειτουργία της συσκευής για να προσδιορίσει εάν ένα λογικό σφάλμα τον επηρεάζει.
Fault Injection Debugger Overview Διάγραμμα μπλοκ
Σημειώσεις:
-
Το Fault Injection IP αναστρέφει τα bit της στοχευμένης λογικής.
-
Το Fault Injection Debugger και το Advanced SEU Detection IP χρησιμοποιούν την ίδια παρουσία EMR Unloader.
-
Ο πυρήνας Advanced SEU Detection IP είναι προαιρετικός.
Σχετικές Πληροφορίες
- Σχετικά με το SMH Files στη σελίδα 13
- Σχετικά με τον πυρήνα IP Unloader EMR στη σελίδα 10
- Πληροφορίες για το Advanced SEU Detection IP Core στη σελίδα 11
Στιγμιότυπο του πυρήνα IP Injection σφάλματος
ΣΗΜΕΙΩΜΑ
Ο πυρήνας IP Injection δεν απαιτεί να ορίσετε καμία παράμετρο. Για να χρησιμοποιήσετε τον πυρήνα IP, δημιουργήστε ένα νέο στιγμιότυπο IP, συμπεριλάβετέ το στο σύστημα Platform Designer (Standard) και συνδέστε τα σήματα ανάλογα με την περίπτωση. Πρέπει να χρησιμοποιήσετε τον πυρήνα IP Injection σφάλματος με τον πυρήνα IP Unloader EMR. Οι πυρήνες IP Injection και EMR Unloader είναι διαθέσιμοι στο Platform Designer και στον Κατάλογο IP. Προαιρετικά, μπορείτε να τα εισάγετε απευθείας στη σχεδίασή σας RTL, χρησιμοποιώντας Verilog HDL, SystemVerilog ή VHDL.
Σχετικά με το EMR Unloader IP Core
Ο πυρήνας IP του EMR Unloader παρέχει μια διεπαφή στο EMR, η οποία ενημερώνεται συνεχώς από το EDCRC της συσκευής που ελέγχει τα bit CRAM CRC της συσκευής για σφάλματα.
Example Platform Designer System Συμπεριλαμβανομένου του Fault Injection IP Core και του EMR Unloader IP Core
Example Διάγραμμα μπλοκ πυρήνα IP Injection και EMR Unloader IP Core
Σχετικές Πληροφορίες
Μήνυμα σφάλματος Εγγραφή Unloader Intel FPGA IP Core Οδηγός χρήστη
Σχετικά με το Advanced SEU Detection IP Core
Χρησιμοποιήστε τον πυρήνα IP Advanced SEU Detection (ASD) όταν η ανοχή SEU είναι θέμα σχεδιασμού. Πρέπει να χρησιμοποιήσετε τον πυρήνα IP του EMR Unloader με τον πυρήνα IP ASD. Επομένως, εάν χρησιμοποιείτε το ASD IP και το Fault Injection IP στον ίδιο σχεδιασμό, πρέπει να μοιράζονται την έξοδο EMR Unloader μέσω ενός στοιχείου διαχωριστή Avalon®-ST. Το παρακάτω σχήμα δείχνει ένα σύστημα Platform Designer στο οποίο ένας διαχωριστής Avalon-ST διανέμει τα περιεχόμενα EMR στους πυρήνες ASD και Fault Injection IP.
Χρήση του ASD και του Fault Injection IP στο ίδιο σύστημα σχεδιαστή πλατφόρμας
Σχετικές Πληροφορίες
Οδηγός χρήστη Advanced SEU Detection Intel FPGA IP Core
Καθορισμός περιοχών έγχυσης σφαλμάτων
Μπορείτε να ορίσετε συγκεκριμένες περιοχές του FPGA για έγχυση σφαλμάτων χρησιμοποιώντας μια κεφαλίδα χάρτη ευαισθησίας (.smh) file. Το SMH file αποθηκεύει τις συντεταγμένες των bit CRAM της συσκευής, την εκχωρημένη περιοχή τους (Περιοχή ASD) και την κρισιμότητα. Κατά τη διαδικασία σχεδιασμού χρησιμοποιείτε ιεραρχία tagging για τη δημιουργία της περιοχής. Στη συνέχεια, κατά τη διάρκεια της μεταγλώττισης, το Intel Quartus Prime Assembler δημιουργεί το SMH file. Το Fault Injection Debugger περιορίζει τις ενέσεις σφαλμάτων σε συγκεκριμένες περιοχές συσκευών που ορίζετε στο SMH file.
Εκτέλεση Ιεραρχίας Tagging
Ορίζετε τις περιοχές FPGA για δοκιμή εκχωρώντας μια Περιοχή ASD στην τοποθεσία. Μπορείτε να καθορίσετε μια τιμή Περιοχής ASD για οποιοδήποτε τμήμα της ιεραρχίας σχεδίασής σας χρησιμοποιώντας το Παράθυρο Κατατμήσεων σχεδίασης.
- Επιλέξτε Εργασίες ➤ Παράθυρο Κατατμήσεων σχεδίασης.
- Κάντε δεξί κλικ οπουδήποτε στη γραμμή κεφαλίδας και ενεργοποιήστε την Περιοχή ASD για να εμφανιστεί η στήλη Περιοχή ASD (αν δεν εμφανίζεται ήδη).
- Εισαγάγετε μια τιμή από το 0 έως το 16 για οποιοδήποτε διαμέρισμα για να το αντιστοιχίσετε σε μια συγκεκριμένη περιοχή ASD.
- Η περιοχή ASD 0 προορίζεται για μη χρησιμοποιημένα τμήματα της συσκευής. Μπορείτε να αντιστοιχίσετε ένα διαμέρισμα σε αυτήν την περιοχή για να το ορίσετε ως μη κρίσιμο.
- Η περιοχή ASD 1 είναι η προεπιλεγμένη περιοχή. Όλα τα χρησιμοποιημένα τμήματα της συσκευής εκχωρούνται σε αυτήν την περιοχή, εκτός εάν αλλάξετε ρητά την εκχώρηση Περιοχής ASD.
Σχετικά με το SMH Files
Το SMH file περιέχει τις ακόλουθες πληροφορίες:
- Εάν δεν χρησιμοποιείτε ιεραρχία tagging (δηλαδή, ο σχεδιασμός δεν έχει σαφείς εκχωρήσεις Περιοχής ASD στην ιεραρχία σχεδιασμού), το SMH file παραθέτει κάθε bit CRAM και υποδεικνύει εάν είναι ευαίσθητο για τη σχεδίαση.
- Εάν έχετε εκτελέσει ιεραρχία tagging και άλλαξε τις προεπιλεγμένες εκχωρήσεις περιοχής ASD, το SMH file παραθέτει κάθε bit CRAM και του εκχωρείται περιοχή ASD.
Το Fault Injection Debugger μπορεί να περιορίσει τις εγχύσεις σε μία ή περισσότερες καθορισμένες περιοχές. Για να κατευθύνετε το Assembler να δημιουργήσει ένα SMH file:
- Επιλέξτε Εργασίες ➤ Συσκευή ➤ Επιλογές συσκευής και καρφίτσας ➤ Ανίχνευση σφαλμάτων CRC.
- Ενεργοποιήστε τον χάρτη ευαισθησίας Δημιουργία SEU file (.smh) επιλογή.
Χρησιμοποιώντας το Fault Injection Debugger
ΣΗΜΕΙΩΜΑ
Για να χρησιμοποιήσετε το Fault Injection Debugger, συνδέεστε στη συσκευή σας μέσω του JTAG διεπαφή. Στη συνέχεια, διαμορφώστε τη συσκευή και πραγματοποιήστε έγχυση σφάλματος. Για να εκκινήσετε το Fault Injection Debugger, επιλέξτε Tools ➤ Fault Injection Debugger στο λογισμικό Intel Quartus Prime. Η διαμόρφωση ή ο προγραμματισμός της συσκευής είναι παρόμοια με τη διαδικασία που χρησιμοποιείται για τον προγραμματιστή ή τον λογικό αναλυτή σήματος.
Βλάβη Injection Debugger
Για να διαμορφώσετε το JTAG αλυσίδα:
- Κάντε κλικ στην επιλογή Ρύθμιση υλικού. Το εργαλείο εμφανίζει το υλικό προγραμματισμού που είναι συνδεδεμένο στον υπολογιστή σας.
- Επιλέξτε το υλικό προγραμματισμού που θέλετε να χρησιμοποιήσετε.
- Κάντε κλικ στο Κλείσιμο.
- Κάντε κλικ στην Αυτόματη ανίχνευση, η οποία συμπληρώνει την αλυσίδα συσκευών με τις προγραμματιζόμενες συσκευές που βρίσκονται στο JTAG αλυσίδα.
Σχετικές Πληροφορίες
Λειτουργία στοχευμένης έγχυσης σφάλματος στη σελίδα 21
Απαιτήσεις υλικού και λογισμικού
Απαιτείται το ακόλουθο υλικό και λογισμικό για τη χρήση του Fault Injection Debugger:
- ΧΑΡΑΚΤΗΡΙΣΤΙΚΗ γραμμή στην άδεια χρήσης Intel FPGA που ενεργοποιεί τον πυρήνα IP Injection. Για περισσότερες πληροφορίες, επικοινωνήστε με τον τοπικό αντιπρόσωπο πωλήσεων της Intel FPGA.
- Λήψη καλωδίου (Intel FPGA Download Cable, Intel FPGA Download Cable II, , ή II).
- Κιτ ανάπτυξης Intel FPGA ή πλακέτα σχεδιασμένη από τον χρήστη με JTAG σύνδεση με τη συσκευή υπό δοκιμή.
- (Προαιρετικό) ΧΑΡΑΚΤΗΡΙΣΤΙΚΗ γραμμή στην άδεια χρήσης Intel FPGA που ενεργοποιεί τον πυρήνα IP ανίχνευσης Advanced SEU.
Διαμόρφωση της συσκευής σας και του Debugger Injection Fault
Το Fault Injection Debugger χρησιμοποιεί ένα .sof και (προαιρετικά) μια κεφαλίδα χάρτη ευαισθησίας (.smh) file. Το αντικείμενο λογισμικού File Το (.sof) διαμορφώνει το FPGA. Το .smh file καθορίζει την ευαισθησία των bit CRAM στη συσκευή. Εάν δεν παρέχετε ένα .smh file, το Fault Injection Debugger εισάγει σφάλματα τυχαία σε όλα τα bit CRAM. Για να καθορίσετε ένα .sof:
- Επιλέξτε το FPGA που θέλετε να διαμορφώσετε στο πλαίσιο αλυσίδας συσκευών.
- Κάντε κλικ στην επιλογή Επιλογή File.
- Μεταβείτε στο .sof και κάντε κλικ στο OK. Το Fault Injection Debugger διαβάζει το .sof.
- (Προαιρετικό) Επιλέξτε το SMH file.
Εάν δεν προσδιορίσετε ένα SMH file, το Fault Injection Debugger εισάγει σφάλματα τυχαία σε ολόκληρη τη συσκευή. Εάν καθορίσετε ένα SMH file, μπορείτε να περιορίσετε τις ενέσεις στις χρησιμοποιούμενες περιοχές της συσκευής σας.- Κάντε δεξί κλικ στη συσκευή στο πλαίσιο αλυσίδας συσκευών και, στη συνέχεια, κάντε κλικ στην επιλογή Επιλογή SMH File.
- Επιλέξτε το SMH σας file.
- Κάντε κλικ στο OK.
- Ενεργοποιήστε το Πρόγραμμα/Διαμόρφωση.
- Κάντε κλικ στο Έναρξη.
Το Fault Injection Debugger διαμορφώνει τη συσκευή χρησιμοποιώντας το .sof.
Μενού περιβάλλοντος για την επιλογή του SMH File
Περιοχές περιορισμού για έγχυση σφαλμάτων
Μετά τη φόρτωση ενός SMH file, μπορείτε να κατευθύνετε το Fault Injection Debugger ώστε να λειτουργεί μόνο σε συγκεκριμένες περιοχές ASD. Για να καθορίσετε τις περιοχές ASD στις οποίες θα εγχυθούν σφάλματα:
- Κάντε δεξί κλικ στο FPGA στο πλαίσιο αλυσίδας συσκευών και κάντε κλικ στην επιλογή Εμφάνιση χάρτη ευαισθησίας συσκευής.
- Επιλέξτε τις περιοχές ASD για την έγχυση σφάλματος.
Χάρτης ευαισθησίας συσκευής Viewer
Καθορισμός τύπων σφαλμάτων
Μπορείτε να καθορίσετε διάφορους τύπους σφαλμάτων για την ένεση.
- Μεμονωμένα σφάλματα (SE)
- Σφάλματα διπλής γειτνίασης (DAE)
- Μη διορθωμένα σφάλματα πολλαπλών bit (EMBE)
Οι συσκευές Intel FPGA μπορούν να διορθώσουν μεμονωμένα και διπλά παρακείμενα σφάλματα εάν είναι ενεργοποιημένη η λειτουργία καθαρισμού. Οι συσκευές Intel FPGA δεν μπορούν να διορθώσουν σφάλματα πολλαπλών bit. Ανατρέξτε στο κεφάλαιο για τον μετριασμό των SEU για περισσότερες πληροφορίες σχετικά με τον εντοπισμό σφαλμάτων αυτών των σφαλμάτων. Μπορείτε να καθορίσετε το μείγμα των βλαβών που θα γίνει η ένεση και το χρονικό διάστημα της ένεσης. Για να καθορίσετε το χρονικό διάστημα της ένεσης:
- Στο Fault Injection Debugger, επιλέξτε Εργαλεία ➤ Επιλογές.
- Σύρετε τον κόκκινο ελεγκτή στον συνδυασμό σφαλμάτων. Εναλλακτικά, μπορείτε να καθορίσετε το μείγμα αριθμητικά.
- Καθορίστε το διάστημα της ένεσης.
- Κάντε κλικ στο OK.
Εικόνα 12. Καθορισμός του μείγματος των τύπων σφαλμάτων SEU
Σχετικές Πληροφορίες Μετριασμός ανατροπής μεμονωμένου συμβάντος
Σφάλματα ένεσης
Μπορείτε να εισάγετε σφάλματα σε διάφορους τρόπους:
- Εισάγετε ένα σφάλμα κατά την εντολή
- Εισάγετε πολλαπλά σφάλματα κατά την εντολή
- Εισάγετε σφάλματα μέχρι να δοθεί εντολή διακοπής
Για να εγχύσετε αυτά τα σφάλματα:
- Ενεργοποιήστε την επιλογή Inject Fault.
- Επιλέξτε εάν θέλετε να εκτελείται η ένεση σφάλματος για πολλές επαναλήψεις ή μέχρι να σταματήσει:
- Εάν επιλέξετε να εκτελείται έως ότου σταματήσει, το Fault Injection Debugger εισάγει σφάλματα στο διάστημα που καθορίζεται στο παράθυρο διαλόγου Εργαλεία ➤ Επιλογές.
- Εάν θέλετε να εκτελέσετε την ένεση σφάλματος για συγκεκριμένο αριθμό επαναλήψεων, εισαγάγετε τον αριθμό.
- Κάντε κλικ στο Έναρξη.
Σημείωμα: Το Fault Injection Debugger εκτελείται για τον καθορισμένο αριθμό επαναλήψεων ή μέχρι να σταματήσει. Το παράθυρο Intel Quartus Prime Messages εμφανίζει μηνύματα σχετικά με τα σφάλματα που εισάγονται. Για πρόσθετες πληροφορίες σχετικά με τα σφάλματα που έχουν εγχυθεί, κάντε κλικ στην επιλογή Ανάγνωση EMR. Το Fault Injection Debugger διαβάζει το EMR της συσκευής και εμφανίζει τα περιεχόμενα στο παράθυρο Μηνύματα.
Intel Quartus Prime Error Injection και EMR Content Messages
Σφάλματα καταγραφής
Μπορείτε να καταγράψετε τη θέση οποιουδήποτε σφάλματος έγχυσης σημειώνοντας τις παραμέτρους που αναφέρονται στο παράθυρο Intel Quartus Prime Messages. Αν, για π.χampΛοιπόν, ένα σφάλμα έγχυσης οδηγεί σε συμπεριφορά που θα θέλατε να επαναλάβετε, μπορείτε να στοχεύσετε αυτήν τη θέση για ένεση. Εκτελείτε στοχευμένη ένεση χρησιμοποιώντας τη διεπαφή γραμμής εντολών Fault Injection Debugger.
Εκκαθάριση σφαλμάτων που έχουν εισαχθεί
Για να επαναφέρετε την κανονική λειτουργία του FPGA, κάντε κλικ στο Scrub. Όταν καθαρίζετε ένα σφάλμα, οι λειτουργίες EDCRC της συσκευής χρησιμοποιούνται για τη διόρθωση των σφαλμάτων. Ο μηχανισμός καθαρισμού είναι παρόμοιος με αυτόν που χρησιμοποιείται κατά τη λειτουργία της συσκευής.
Διεπαφή γραμμής εντολών
Μπορείτε να εκτελέσετε το Fault Injection Debugger στη γραμμή εντολών με το εκτελέσιμο αρχείο quartus_fid, το οποίο είναι χρήσιμο εάν θέλετε να εκτελέσετε ένεση σφαλμάτων από ένα σενάριο.
Πίνακας 5. Ορίσματα γραμμής εντολών για έγχυση σφάλματος
| Σύντομο επιχείρημα | Μακρύ Επιχείρημα | Περιγραφή |
| c | καλώδιο | Καθορίστε το υλικό ή το καλώδιο προγραμματισμού. (Υποχρεούμαι) |
| i | δείκτης | Καθορίστε την ενεργή συσκευή για την έγχυση σφάλματος. (Υποχρεούμαι) |
| n | αριθμός | Καθορίστε τον αριθμό των σφαλμάτων προς ένεση. Η προεπιλεγμένη τιμή είναι
1. (Προαιρετικό) |
| t | φορά | Χρόνος μεσοδιαστήματος μεταξύ των ενέσεων. (Προαιρετικός) |
Σημείωμα: Χρησιμοποιήστε το quartus_fid –help to view όλες τις διαθέσιμες επιλογές. Ο παρακάτω κώδικας παρέχει π.χamples χρησιμοποιώντας τη διεπαφή γραμμής εντολών Fault Injection Debugger.
############################################
- # Μάθετε ποια καλώδια USB είναι διαθέσιμα για αυτήν την περίπτωση
- # Το αποτέλεσμα δείχνει ότι είναι διαθέσιμο ένα καλώδιο, που ονομάζεται "USB-Blaster" #
- $ quartus_fid –list . . .
- Πληροφορίες: Εντολή: quartus_fid –list
- USB-Blaster σε sj-sng-z4 [USB-0] Πληροφορίες: Το Intel Quartus Prime 64-Bit Fault Injection Debugger ήταν επιτυχές. 0 σφάλματα, 0 προειδοποίηση
- ############################################
- # Βρείτε ποιες συσκευές είναι διαθέσιμες στο καλώδιο USB-Blaster
- # Το αποτέλεσμα δείχνει δύο συσκευές: μια Stratix V A7 και μια MAX V CPLD. #
- $ quartus_fid –καλώδιο USB-Blaster -a
- Πληροφορίες: Εντολή: quartus_fid –cable=USB-Blaster -a
- Πληροφορίες (208809): Χρήση καλωδίου προγραμματισμού "USB-Blaster σε sj-sng-z4 [USB-0]"
- USB-Blaster σε sj-sng-z4 [USB-0]
- 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
- 020A40DD 5M2210Z/EPM2210
- Πληροφορίες: Το Intel Quartus Prime 64-bit Fault Injection Debugger ήταν επιτυχές.
- 0 σφάλματα, 0 προειδοποιήσεις
- ############################################
- # Προγραμματίστε τη συσκευή Stratix V
- # Η επιλογή –index καθορίζει τις λειτουργίες που εκτελούνται σε μια συνδεδεμένη συσκευή.
- # "=svgx.sof" συσχετίζει ένα .sof file με τη συσκευή
- # "#p" σημαίνει προγραμματίστε τη συσκευή #
- $ quartus_fid –καλώδιο USB-Blaster –index “@1=svgx.sof#p” . . .
- Πληροφορίες (209016): Διαμόρφωση ευρετηρίου συσκευής 1
- Πληροφορίες (209017): Η συσκευή 1 περιέχει JTAG Κωδικός ID 0x029030DD
- Πληροφορίες (209007): Η διαμόρφωση ολοκληρώθηκε — 1 συσκευή(ες) διαμορφώθηκε
- Πληροφορίες (209011): Επιτυχής εκτέλεση(εις)
- Πληροφορίες (208551): Υπογραφή προγράμματος στη συσκευή 1.
- Πληροφορίες: Το Intel Quartus Prime 64-bit Fault Injection Debugger ήταν επιτυχές.
- 0 σφάλματα, 0 προειδοποιήσεις
- ############################################
- # Εισάγετε ένα σφάλμα στη συσκευή.
- # Ο τελεστής #i υποδεικνύει την εισαγωγή σφαλμάτων
- # -n 3 υποδηλώνει την έγχυση 3 βλαβών #
- $ quartus_fid –καλώδιο USB-Blaster –index “@1=svgx.sof#i” -n 3
- Πληροφορίες: Εντολή: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
- Πληροφορίες (208809): Χρήση καλωδίου προγραμματισμού "USB-Blaster σε sj-sng-z4 [USB-0]"
- Πληροφορίες (208521): Εισάγει 3 σφάλματα σε συσκευές
- Πληροφορίες: Το Intel Quartus Prime 64-bit Fault Injection Debugger ήταν επιτυχές.
- 0 σφάλματα, 0 προειδοποιήσεις
- ############################################
- # Διαδραστική λειτουργία.
- # Η χρήση της λειτουργίας #i με -n 0 θέτει το πρόγραμμα εντοπισμού σφαλμάτων σε διαδραστική λειτουργία.
- # Σημειώστε ότι στην προηγούμενη συνεδρία εισήχθησαν 3 σφάλματα.
- # Το "E" διαβάζει τα σφάλματα στον πυρήνα IP του Unloader EMR. #
- $ quartus_fid –καλώδιο USB-Blaster –index “@1=svgx.sof#i” -n 0
- Πληροφορίες: Εντολή: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
- Πληροφορίες (208809): Χρήση καλωδίου προγραμματισμού "USB-Blaster σε sj-sng-z4 [USB-0]"
- Εισαγω :
- 'F' για την ένεση σφάλματος
- 'E' για να διαβάσετε EMR
- 'S' για τον καθαρισμό σφαλμάτων
- «Q» για να σταματήσετε την Ε
- Πληροφορίες (208540): Ανάγνωση συστοιχίας EMR
- Πληροφορίες (208544): Εντοπίστηκαν 3 σφάλματα καρέ στη συσκευή 1.
- Πληροφορίες (208545): Σφάλμα #1 : Μεμονωμένο σφάλμα στο πλαίσιο 0x1028 στο bit 0x21EA.
- Πληροφορίες (10914): Σφάλμα #2 : Μη διορθώσιμο σφάλμα πολλαπλών bit στο πλαίσιο 0x1116.
- Πληροφορίες (208545): Σφάλμα #3 : Μεμονωμένο σφάλμα στο πλαίσιο 0x1848 στο bit 0x128C.
- 'F' για την ένεση σφάλματος
- 'E' για να διαβάσετε EMR
- 'S' για τον καθαρισμό σφαλμάτων
- 'Q' για να σταματήσετε το Q
- Πληροφορίες: Το Intel Quartus Prime 64-bit Fault Injection Debugger ήταν επιτυχές. 0 σφάλματα, 0 προειδοποιήσεις
- Πληροφορίες: Μέγιστη εικονική μνήμη: 1522 megabyte
- Πληροφορίες: Λήξη επεξεργασίας: Δευτ. 3 Νοεμβρίου 18:50:00 2014
- Πληροφορίες: Χρόνος που παρήλθε: 00:00:29
- Πληροφορίες: Συνολικός χρόνος CPU (σε όλους τους επεξεργαστές): 00:00:13
Λειτουργία στοχευμένης έγχυσης σφάλματος
Σημείωμα
Το Fault Injection Debugger εισάγει σφάλματα στο FPGA τυχαία. Ωστόσο, η λειτουργία Targeted Fault Injection σάς επιτρέπει να εισάγετε σφάλματα σε στοχευμένες τοποθεσίες στο CRAM. Αυτή η λειτουργία μπορεί να είναι χρήσιμη, π.χample, εάν σημειώσατε ένα συμβάν SEU και θέλετε να δοκιμάσετε την απόκριση FPGA ή συστήματος στο ίδιο συμβάν μετά την τροποποίηση μιας στρατηγικής ανάκτησης. Η λειτουργία Targeted Fault Injection είναι διαθέσιμη μόνο από τη διεπαφή της γραμμής εντολών. Μπορείτε να καθορίσετε ότι τα σφάλματα εισάγονται από τη γραμμή εντολών ή σε λειτουργία προτροπής. Σχετικές Πληροφορίες
AN 539: Μεθοδολογία δοκιμής ή ανίχνευση και ανάκτηση σφαλμάτων με χρήση CRC σε συσκευές Intel FPGA
Καθορισμός λίστας σφαλμάτων από τη γραμμή εντολών
Η λειτουργία Targeted Fault Injection σάς επιτρέπει να καθορίσετε μια λίστα σφαλμάτων από τη γραμμή εντολών, όπως φαίνεται στο παρακάτω π.χ.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Όπου: c 1 υποδεικνύει ότι το FPGA ελέγχεται από το πρώτο καλώδιο στον υπολογιστή σας. i "@1= six.sof#i" υποδηλώνει ότι η πρώτη συσκευή στην αλυσίδα είναι φορτωμένη με το αντικείμενο file svgx.sof και θα εγχυθεί με σφάλματα. Το n 2 υποδηλώνει ότι θα εγχυθούν δύο σφάλματα. user=”@1= 0x2274 0x05EF 0x2264 0x0500” είναι μια λίστα σφαλμάτων που πρέπει να γίνει ένεση που καθορίζεται από το χρήστη. Σε αυτό το πρώηνample, η συσκευή 1 έχει δύο σφάλματα: στο πλαίσιο 0x2274, bit 0x05EF και στο πλαίσιο 0x2264, bit 0x0500.
Καθορισμός λίστας σφαλμάτων από τη λειτουργία προτροπής
Μπορείτε να χρησιμοποιήσετε τη λειτουργία Targeted Fault Injection διαδραστικά καθορίζοντας τον αριθμό των σφαλμάτων να είναι 0 (-n 0). Το Fault Injection Debugger παρουσιάζει εντολές άμεσης λειτουργίας και τις περιγραφές τους.
| Εντολή λειτουργίας προτροπής | Περιγραφή |
| F | Εισάγετε ένα σφάλμα |
| E | Διαβάστε το EMR |
| S | Σφάλματα καθαρισμού |
| Q | Εγκαταλείπω |
Στη λειτουργία εντολών, μπορείτε να εκδώσετε μόνο την εντολή F για να εισάγετε ένα μόνο σφάλμα σε μια τυχαία θέση στη συσκευή. Στο παρακάτω εξampΧρησιμοποιώντας την εντολή F στη λειτουργία εντολών, εισάγονται τρία σφάλματα. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +
- Σφάλμα 1 – Σφάλμα ενός bit στο πλαίσιο 0x12, bit 0x34
- Σφάλμα 2 – Μη διορθώσιμο σφάλμα στο πλαίσιο 0x56, bit 0x78 (ένα * υποδηλώνει σφάλμα πολλών bit)
- Σφάλμα 3 – Σφάλμα διπλού παρακείμενου στο πλαίσιο 0x9A, bit 0xBC (a + υποδηλώνει σφάλμα διπλού bit)
F 0x12 0x34 0x56 0x78 * Εισάγεται ένα (προεπιλεγμένο) σφάλμα: Σφάλμα 1 – Σφάλμα ενός bit στο πλαίσιο 0x12, bit 0x34. Οι θέσεις μετά την πρώτη θέση καρέ/bit αγνοούνται. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00
Εγχέονται τρία σφάλματα:
- Σφάλμα 1 – Σφάλμα ενός bit στο πλαίσιο 0x12, bit 0x34
- Σφάλμα 2 – Μη διορθώσιμο σφάλμα στο πλαίσιο 0x56, bit 0x78
- Σφάλμα 3 – Σφάλμα διπλού παρακείμενου στο πλαίσιο 0x9A, bit 0xBC
- Οι θέσεις μετά τα πρώτα 3 ζεύγη καρέ/bit αγνοούνται
Προσδιορισμός θέσεων Bit CRAM
Σημείωμα:
Όταν το Fault Injection Debugger εντοπίσει ένα σφάλμα CRAM EDCRC, το Error Message Register (EMR) περιέχει το σύνδρομο, τον αριθμό πλαισίου, τη θέση bit και τον τύπο σφάλματος (μονό, διπλό ή πολλαπλό bit) του σφάλματος CRAM που εντοπίστηκε. Κατά τη διάρκεια της δοκιμής του συστήματος, αποθηκεύστε τα περιεχόμενα EMR που αναφέρονται από το Fault Injection Debugger όταν εντοπίζετε ένα σφάλμα EDCRC. Με τα καταγεγραμμένα περιεχόμενα EMR, μπορείτε να δώσετε τους αριθμούς πλαισίου και bit στο Fault Injection Debugger για επανάληψη των σφαλμάτων που σημειώθηκαν κατά τη δοκιμή συστήματος, για περαιτέρω σχεδιασμό και χαρακτηρισμό μιας απόκρισης ανάκτησης συστήματος σε αυτό το σφάλμα.
Σχετικές Πληροφορίες
AN 539: Μεθοδολογία δοκιμής ή ανίχνευση και ανάκτηση σφαλμάτων με χρήση CRC σε συσκευές Intel FPGA
Προηγμένες επιλογές γραμμής εντολών: Περιοχές ASD και Στάθμιση τύπου σφάλματος
Μπορείτε να χρησιμοποιήσετε τη διεπαφή γραμμής εντολών Fault Injection Debugger για να εισάγετε σφάλματα σε περιοχές ASD και να σταθμίσετε τους τύπους σφαλμάτων. Αρχικά, καθορίζετε τη μίξη των τύπων σφαλμάτων (μονό bit, διπλό γειτονικό και μη διορθώσιμο πολλαπλών bit) χρησιμοποιώντας το -weight . . επιλογή. Για π.χampΓια έναν συνδυασμό 50% μεμονωμένων σφαλμάτων, 30% διπλών παρακείμενων σφαλμάτων και 20% μη διορθώσιμων σφαλμάτων πολλαπλών bit, χρησιμοποιήστε την επιλογή –weight=50.30.20. Στη συνέχεια, για να στοχεύσετε μια περιοχή ASD, χρησιμοποιήστε την επιλογή -smh για να συμπεριλάβετε το SMH file και υποδείξτε την περιοχή ASD προς στόχευση. Για π.χample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30
Αυτό το πρώηνample εντολή:
- Προγραμματίζει τη συσκευή και εισάγει σφάλματα (συμβολοσειρά pi)
- Εισάγει 100% σφάλματα ενός bit (100.0.0)
- Εγχέεται μόνο στην ASD_REGION 2 (υποδεικνύεται από το #2)
- Εγχέει 30 σφάλματα
Οδηγός χρήστη Fault Injection IP Core Αρχεία
| Έκδοση IP Core | Οδηγός χρήσης |
| 18.0 | Οδηγός χρήστη Fault Injection Intel FPGA IP Core |
| 17.1 | Οδηγός χρήστη Intel FPGA Fault Injection IP Core |
| 16.1 | Οδηγός χρήστη Altera Fault Injection IP Core |
| 15.1 | Οδηγός χρήστη Altera Fault Injection IP Core |
Εάν δεν αναφέρεται μια έκδοση πυρήνα IP, ισχύει ο οδηγός χρήσης για την προηγούμενη έκδοση πυρήνα IP.
Document Revision History for Fault Injection IP Core Οδηγός χρήστη
| Έκδοση εγγράφου | Έκδοση Intel Quartus Prime | Αλλαγές |
| 2019.07.09 | 18.1 | Ενημερώθηκε το Περιγραφή καρφίτσας IP Injection σφάλματος θέμα για την αποσαφήνιση των σημάτων Reset, error_injected και error_scrubbed. |
| 2018.05.16 | 18.0 | • Προστέθηκαν τα ακόλουθα θέματα από το Εγχειρίδιο Intel Quartus Prime Pro Edition:
— Καθορισμός περιοχών έγχυσης σφαλμάτων και υποθέματα. — Χρησιμοποιώντας το Fault Injection Debugger και υποθέματα. — Διεπαφή γραμμής εντολών και υποθέματα. • Μετονομάστηκε Intel FPGA Fault Injection IP core σε Fault Injection Intel FPGA IP. |
| Ημερομηνία | Εκδοχή | Αλλαγές |
| 2017.11.06 | 17.1 | • Μετονομάστηκε ως Intel.
• Προστέθηκε υποστήριξη συσκευών Intel Cyclone 10 GX. |
| 2016.10.31 | 16.1 | Ενημερωμένη υποστήριξη συσκευής. |
| 2015.12.15 | 15.1 | • Άλλαξε το λογισμικό Quartus II σε Quartus Prime.
• Διορθώθηκε ο σχετικός σύνδεσμος αυτοαναφοράς. |
| 2015.05.04 | 15.0 | Αρχική έκδοση. |
Έγγραφα / Πόροι
 |
intel UG-01173 Fault Injection FPGA IP Core [pdf] Οδηγός χρήστη UG-01173 Fault Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core |
