မာတိကာ ပုန်း
1 intel UG-01173 Fault Injection FPGA IP Core
2 Fault Injection Intel® FPGA IP Core အသုံးပြုသူလမ်းညွှန်
3 စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
3.1 ကိုးကား
4 ဆက်စပ်ပို့စ်များ

Intel-လိုဂို

intel UG-01173 Fault Injection FPGA IP Core

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-PRODUCT

Fault Injection Intel® FPGA IP Core အသုံးပြုသူလမ်းညွှန်

Fault Injection Intel® FPGA IP core သည် FPGA စက်တစ်ခု၏ ဖွဲ့စည်းမှု RAM (CRAM) သို့ အမှားအယွင်းများကို ထိုးသွင်းသည်။ ဤလုပ်ထုံးလုပ်နည်းသည် တစ်ခုတည်းသောဖြစ်ရပ်စိတ်ဆိုးများ (SEUs) ကြောင့် ပုံမှန်လည်ပတ်နေစဉ်အတွင်း ဖြစ်ပေါ်လာနိုင်သည့် ပျော့ပျောင်းသောအမှားများကို တုပသည်။ SEU များသည် ရှားပါးဖြစ်ရပ်များဖြစ်သောကြောင့် စမ်းသပ်ရန်ခက်ခဲပါသည်။ သင်သည် သင့်ဒီဇိုင်းတွင် Fault Injection IP core ကို ချက်ချင်းထည့်သွင်းပြီး သင့်စက်ကို configure ပြုလုပ်ပြီးနောက်၊ သင်သည် အဆိုပါအမှားများအတွက် စနစ်၏တုံ့ပြန်မှုကို စမ်းသပ်ရန်အတွက် Intel Quartus® Prime Fault Injection Debugger tool ကို အသုံးပြု၍ FPGA တွင် ရည်ရွယ်ချက်ရှိရှိ အမှားအယွင်းများကို ဖြစ်ပေါ်စေပါသည်။

ဆက်စပ်အချက်အလက်

  • တစ်ကိုယ်ရေ ဖြစ်ရပ်များ
  • AN 737- Intel Arria 10 စက်များတွင် SEU ရှာဖွေတွေ့ရှိမှုနှင့် ပြန်လည်ရယူခြင်း။

အင်္ဂါရပ်များ

  • တစ်ခုတည်းသော လုပ်ဆောင်ချက်ဆိုင်ရာ အနှောင့်အယှက်များ (SEFI) လျော့ပါးစေရန်အတွက် စနစ်တုံ့ပြန်မှုကို အကဲဖြတ်ရန် သင့်အား ခွင့်ပြုသည်။
  • SEFI characterization ကို အိမ်တွင်း၌ လုပ်ဆောင်နိုင်စေပြီး စနစ်တစ်ခုလုံး အလင်းတန်းစမ်းသပ်ခြင်းအတွက် လိုအပ်မှုကို ဖယ်ရှားပေးသည်။ ယင်းအစား၊ သင်သည် ကိရိယာအဆင့်တွင် အချိန် (FIT)/Mb တိုင်းတာမှုတွင် အလင်းတန်းစမ်းသပ်မှုကို မအောင်မြင်စေရန် ကန့်သတ်နိုင်သည်။
  • သင်၏ ဒီဇိုင်းဗိသုကာနှင့် သက်ဆိုင်သော SEFI လက္ခဏာရပ်များအလိုက် FIT နှုန်းထားများကို ချိန်ညှိပါ။ စမ်းသပ်မှုကို အရှိန်မြှင့်ရန်အတွက် စက်ပစ္စည်းတစ်ခုလုံးတွင် မှားယွင်းထိုးသွင်းမှုများကို ကျပန်းဖြန့်ဝေနိုင်သည် သို့မဟုတ် ၎င်းတို့အား စမ်းသပ်မှုအရှိန်မြှင့်ရန်အတွက် သီးခြားလုပ်ဆောင်နိုင်သောနေရာများသို့ ကန့်သတ်နိုင်သည်။
  • ဖြစ်ရပ်တစ်ခု (SEU) ကြောင့် ဖြစ်ပေါ်လာသော အနှောင့်အယှက်များကို လျှော့ချရန် သင်၏ ဒီဇိုင်းကို အကောင်းဆုံးဖြစ်အောင် ပြုလုပ်ပါ။

စက်ပံ့ပိုးမှု

Fault Injection IP core သည် Intel Arria® 10၊ Intel Cyclone® 10 GX နှင့် Stratix® V မိသားစုစက်ပစ္စည်းများကို ပံ့ပိုးပေးသည်။ Cyclone V မိသားစုသည် အော်ဒါမှာသည့်ကုဒ်ရှိ -SC နောက်ဆက်တွဲဖြင့် စက်များတွင် Fault Injection ကို ပံ့ပိုးပေးသည်။ Cyclone V စက်ပစ္စည်းများတွင် -SC ၏နောက်ဆက်တွဲအချက်အလက်များအတွက် သင့်ပြည်တွင်းအရောင်းကိုယ်စားလှယ်ထံ ဆက်သွယ်ပါ။

အရင်းအမြစ်အသုံးချမှုနှင့် စွမ်းဆောင်ရည်
Intel Quartus Prime ဆော့ဖ်ဝဲလ်သည် Stratix V A7 FPGA အတွက် အောက်ပါ အရင်းအမြစ် ခန့်မှန်းချက်ကို ထုတ်ပေးသည်။ အခြားစက်ပစ္စည်းများအတွက် ရလဒ်များသည် အလားတူဖြစ်သည်။

Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်များရယူပြီး။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိ သတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။ *အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

Fault Injection IP Core FPGA စွမ်းဆောင်ရည်နှင့် အရင်းအမြစ်အသုံးချမှု

ကိရိယာ ALM များ လော့ဂျစ် မှတ်ပုံတင်ခြင်းများ M20K
မူလတန်း အလယ်တန်း
Stratix V A7 3,821 5,179 0 0

Intel Quartus Prime ဆော့ဖ်ဝဲ တပ်ဆင်မှုတွင် Intel FPGA IP စာကြည့်တိုက် ပါဝင်သည်။ ဤစာကြည့်တိုက်သည် အပိုလိုင်စင်မလိုအပ်ဘဲ သင့်ထုတ်လုပ်မှုအသုံးပြုမှုအတွက် အသုံးဝင်သော IP core အများအပြားကို ပံ့ပိုးပေးပါသည်။ အချို့သော Intel FPGA IP core များသည် ထုတ်လုပ်မှုအသုံးပြုမှုအတွက် သီးခြားလိုင်စင်ကို ဝယ်ယူရန်လိုအပ်သည်။ Intel FPGA IP အကဲဖြတ်ခြင်းမုဒ်သည် သင့်အား ထုတ်လုပ်မှု IP core လိုင်စင်အပြည့်အစုံကို ဝယ်ယူရန် မဆုံးဖြတ်မီ အဆိုပါ လိုင်စင်ရ Intel FPGA IP cores များကို simulation နှင့် hardware တွင် အကဲဖြတ်နိုင်စေပါသည်။ သင်သည် ဟာ့ဒ်ဝဲစမ်းသပ်မှုပြီးပါက လိုင်စင်ရ Intel IP cores အတွက် ထုတ်လုပ်မှုလိုင်စင် အပြည့်အစုံကို ဝယ်ယူရန်သာ လိုအပ်ပြီး ထုတ်လုပ်မှုတွင် IP ကို ​​အသုံးပြုရန် အသင့်ဖြစ်နေပါပြီ။ Intel Quartus Prime ဆော့ဖ်ဝဲသည် ပုံမှန်အားဖြင့် အောက်ပါနေရာများတွင် IP core များကို တပ်ဆင်သည်-

IP Core တပ်ဆင်ခြင်းလမ်းကြောင်း

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-1

IP Core တပ်ဆင်ခြင်းတည်နေရာများ

တည်နေရာ ဆော့ဝဲ ပလပ်ဖောင်း
:\intelFPGA_pro\quartus\ip\altera Intel Quartus Prime Pro Edition ဝင်းဒိုး *
:\intelFPGA\quartus\ip\altera Intel Quartus Prime Standard Edition ပြတင်းပေါက်
:/intelFPGA_pro/quartus/ip/altera Intel Quartus Prime Pro Edition Linux *
:/intelFPGA/quartus/ip/altera Intel Quartus Prime Standard Edition ဘယ်ဟာကလဲ။

မှတ်ချက် - Intel Quartus Prime ဆော့ဖ်ဝဲသည် တပ်ဆင်မှုလမ်းကြောင်းရှိ နေရာလွတ်များကို မပံ့ပိုးပါ။

IP Cores များကို စိတ်ကြိုက်ပြင်ဆင်ခြင်းနှင့် ထုတ်လုပ်ခြင်း။
အပလီကေးရှင်းများစွာကို ပံ့ပိုးရန်အတွက် IP Core များကို စိတ်ကြိုက်ပြင်ဆင်နိုင်သည်။ Intel Quartus Prime IP Catalog နှင့် parameter editor သည် သင့်အား IP core ports များ၊ အင်္ဂါရပ်များနှင့် output များကို လျင်မြန်စွာ ရွေးချယ်ပြီး configure လုပ်ခွင့်ပေးသည် files.

IP Catalog နှင့် Parameter Editor
IP Catalog သည် Intel FPGA IP နှင့် သင်ထည့်သွင်းသော IP Catalog ရှာဖွေမှုလမ်းကြောင်းတွင် ထည့်သွင်းထားသည့် အခြား IP အပါအဝင် သင့်ပရောဂျက်အတွက် ရရှိနိုင်သော IP cores များကို ပြသပေးပါသည်။ ။ IP core တစ်ခုကို ရှာဖွေရန်နှင့် စိတ်ကြိုက်ပြင်ဆင်ရန်အတွက် အောက်ပါအင်္ဂါရပ်များကို အသုံးပြုပါ။

  • လက်ရှိအသုံးပြုနေသော စက်မိသားစုအတွက် IP ပြရန် IP ကတ်တလောက်ကို စစ်ထုတ်ပါ သို့မဟုတ် စက်ပစ္စည်းမိသားစုအားလုံးအတွက် IP ပြပါ။ သင့်တွင် ပရောဂျက်ဖွင့်ထားခြင်း မရှိပါက IP Catalog ရှိ Device Family ကို ရွေးပါ။
  • IP ကတ်တလောက်တွင် အပြည့်အဝ သို့မဟုတ် တစ်စိတ်တစ်ပိုင်း IP ပင်မအမည်ကို ရှာဖွေရန် ရှာဖွေမှုအကွက်တွင် ရိုက်ထည့်ပါ။
  • ပံ့ပိုးထားသော စက်များအကြောင်းအသေးစိတ်ဖော်ပြရန်၊ IP core ၏ထည့်သွင်းမှုဖိုဒါကိုဖွင့်ရန်နှင့် IP စာရွက်စာတမ်းဆိုင်ရာလင့်ခ်များအတွက် IP ကတ်တလောက်ရှိ IP core အမည်ကို ညာဖက်ကလစ်နှိပ်ပါ။
  • နှိပ်ပါ။ အားရှာဖွေခြင်း Partner IP to access partner IP information on the web.

ကန့်သတ်ချက်တည်းဖြတ်သူသည် သင့်အား IP ကွဲလွဲချက်အမည်၊ ရွေးချယ်ခွင့်ရှိသော ဆိပ်ကမ်းများနှင့် အထွက်ကို သတ်မှတ်ရန် သင့်အား တောင်းဆိုထားသည်။ file မျိုးဆက်ရွေးချယ်မှုများ။ ကန့်သတ်ချက်တည်းဖြတ်သူသည် ထိပ်တန်းအဆင့် Intel Quartus Prime IP ကို ​​ထုတ်ပေးသည်။ file Intel Quartus Prime Pro Edition ပရောဂျက်များတွင် IP ကွဲပြားမှုအတွက် (.ip)။ ကန့်သတ်ချက်တည်းဖြတ်သူသည် ထိပ်တန်းအဆင့် Quartus IP ကို ​​ထုတ်ပေးသည်။ file Intel Quartus Prime Standard Edition ပရောဂျက်များတွင် IP ကွဲပြားမှုအတွက် (.qip)။ ဒါတွေ files သည် ပရောဂျက်ရှိ IP ကွဲလွဲမှုကို ကိုယ်စားပြုပြီး ကန့်သတ်ချက်အချက်အလက်ကို သိမ်းဆည်းသည်။

IP Parameter Editor (Intel Quartus Prime Standard Edition)intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-2

IP Core Generation Output (Intel Quartus Prime Pro Edition)

Intel Quartus Prime software သည် အောက်ပါ output ကိုထုတ်ပေးသည်။ file Platform Designer စနစ်၏ အစိတ်အပိုင်းမဟုတ်သော IP core တစ်ခုချင်းစီအတွက် ဖွဲ့စည်းပုံ။

တစ်ဦးချင်း IP Core မျိုးဆက်ထုတ်ပေးမှု (Intel Quartus Prime Pro Edition)intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-3

  • အကယ်၍ သင်၏ IP core ကွဲလွဲမှုအတွက် ပံ့ပိုးပြီး ဖွင့်ထားပါက။

အထွက် FileIntel FPGA IP မျိုးဆက် များ

File နာမည် ဖော်ပြချက်
<your_ip>.ip ထိပ်တန်းအဆင့် IP ကွဲပြားမှု file သင့်ပရောဂျက်တွင် IP core တစ်ခု၏ ကန့်သတ်ချက်များပါရှိသည်။ IP ကွဲလွဲမှုသည် Platform Designer စနစ်၏ တစ်စိတ်တစ်ပိုင်းဖြစ်ပါက၊ ကန့်သတ်ချက်တည်းဖြတ်သူသည် .qsys ကိုထုတ်ပေးသည် file.
<your_ip>.cmp VHDL အစိတ်အပိုင်းကြေငြာချက် (.cmp) file စာသားတစ်ခုဖြစ်သည်။ file VHDL ဒီဇိုင်းတွင် သင်အသုံးပြုသည့် ဒေသဆိုင်ရာ ယေဘုယျနှင့် ဆိပ်ကမ်း အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ ပါရှိသည်။ files.
<your_ip>_generation.rpt IP သို့မဟုတ် Platform Designer မျိုးဆက်မှတ်တမ်း file. IP ဖန်တီးစဉ်အတွင်း မက်ဆေ့ချ်များ၏ အကျဉ်းချုပ်ကို ပြသသည်။
ဆက်ရန်…
File နာမည် ဖော်ပြချက်
<your_ip>.qgsimc (ပလပ်ဖောင်း ဒီဇိုင်နာ စနစ်များသာ) သရုပ်သကန် သိမ်းဆည်းခြင်း file .qsys နှင့် .ip တို့ကို နှိုင်းယှဉ်သည်။ filePlatform Designer system နှင့် IP core ၏ လက်ရှိ parameterization ဖြင့်။ ဤနှိုင်းယှဉ်ချက်သည် Platform Designer သည် HDL ၏ပြန်လည်ဖြစ်ပေါ်ခြင်းကို ကျော်သွားနိုင်သလား ဆုံးဖြတ်သည်။
<your_ip>.qgsynth (ပလပ်ဖောင်း ဒီဇိုင်နာ စနစ်များသာ) Synthesis caching file .qsys နှင့် .ip တို့ကို နှိုင်းယှဉ်သည်။ filePlatform Designer system နှင့် IP core ၏ လက်ရှိ parameterization ဖြင့်။ ဤနှိုင်းယှဉ်ချက်သည် Platform Designer သည် HDL ၏ပြန်လည်ဖြစ်ပေါ်ခြင်းကို ကျော်သွားနိုင်သလား ဆုံးဖြတ်သည်။
<your_ip>.qip IP အစိတ်အပိုင်းကို ပေါင်းစပ်ပြီး စုစည်းရန် အချက်အလက်အားလုံး ပါရှိသည်။
<your_ip>.csv IP အစိတ်အပိုင်း၏ အဆင့်မြှင့်တင်မှု အခြေအနေအကြောင်း အချက်အလက် ပါရှိသည်။
.bsf Block Diagram တွင်အသုံးပြုရန်အတွက် IP ကွဲလွဲမှု၏သင်္ကေတကိုကိုယ်စားပြုခြင်း။ Files (.bdf)။
<your_ip>.spd ထည့်သွင်းခြင်း။ file အဆိုပါ ip-make-simscript သည် simulation script များကိုထုတ်လုပ်ရန် လိုအပ်သည်။ .spd file စာရင်းတစ်ခုပါရှိသည်။ fileသင်စဥ်းစားသည့်မှတ်ဉာဏ်များအကြောင်း အချက်အလက်များနှင့်အတူ သရုပ်ပြမှုအတွက် သင်ထုတ်လုပ်သည်။
<your_ip>.ppf Pin Planner File (.ppf) သည် Pin Planner နှင့် သင်အသုံးပြုရန်အတွက် သင်ဖန်တီးထားသော IP အစိတ်အပိုင်းများအတွက် ဆိပ်ကမ်းနှင့် node တာဝန်များကို သိမ်းဆည်းထားသည်။
<your_ip>_bb.v Verilog blackbox (_bb.v) ကိုသုံးပါ file blackbox အဖြစ်အသုံးပြုရန်အတွက် ဗလာ module ကြေငြာချက်။
<your_ip>_inst.v သို့မဟုတ် _inst.vhd HDL ဟောင်းample instantiation ပုံစံခွက်။ ဤအကြောင်းအရာများကို ကော်ပီကူးထည့်ပါ။ file သင်၏ HDL ထဲသို့ file IP ကွဲလွဲမှုကို ချက်ချင်းသိစေရန်။
<your_ip>.regmap IP တွင် မှတ်ပုံတင်အချက်အလက်ပါ၀င်ပါက Intel Quartus Prime ဆော့ဖ်ဝဲသည် .regmap ကိုထုတ်ပေးသည်။ file. .regmap file မာစတာနှင့်ကျွန်အင်တာဖေ့စ်များ၏မှတ်ပုံတင်မြေပုံအချက်အလက်ကိုဖော်ပြသည်။ ဒီ file အဖြည့်

.sopcinfo file စနစ်နှင့်ပတ်သက်သော အသေးစိတ်အချက်အလက်များကို ပေးဆောင်ခြင်းဖြင့်၊ ဒီ file မှတ်ပုံတင်ပြသမှုကို ဖွင့်ပေးသည်။ viewSystem Console တွင် s နှင့် အသုံးပြုသူစိတ်ကြိုက်ပြင်ဆင်နိုင်သော စာရင်းအင်းများ။
<your_ip>.svd HPS System Debug ကိရိယာများကို ခွင့်ပြုသည်။ view Platform Designer စနစ်အတွင်း HPS နှင့်ချိတ်ဆက်သည့် အရံပစ္စည်းများ၏ မှတ်ပုံတင်မြေပုံများ။

ပေါင်းစပ်မှုအတွင်း၊ Intel Quartus Prime ဆော့ဖ်ဝဲသည် .svd ကို သိမ်းဆည်းထားသည်။ files for slave interface ကို .sof ရှိ System Console မာစတာများက မြင်နိုင်သည်။ file debug session တွင် System Console သည် မှတ်ပုံတင်မြေပုံအချက်အလက်အတွက် Platform Designer မှ မေးမြန်းသော ဤကဏ္ဍကို ဖတ်သည်။ စနစ်ကျွန်များအတွက်၊ ပလပ်ဖောင်းဒီဇိုင်နာသည် စာရင်းသွင်းမှုများကို အမည်ဖြင့်ဝင်ရောက်ကြည့်ရှုသည်။
<your_ip>.v

<your_ip>.vhd

 HDL fileပေါင်းစပ်မှု သို့မဟုတ် သရုပ်ဖော်ခြင်းအတွက် submodule တစ်ခုစီ သို့မဟုတ် ကလေး IP core ကို ချက်ချင်းထုတ်ပေးသည်။
ဆရာ/ စနစ်ထည့်သွင်းရန်နှင့် လုပ်ဆောင်ရန် msim_setup.tcl script တစ်ခုပါရှိသည်။
aldec/ စနစ်ထည့်သွင်းခြင်းနှင့် သရုပ်ဖော်ခြင်းလုပ်ဆောင်ရန် script rivierapro_setup.tcl ပါရှိသည်။
/synopsys/vcs

/synopsys/vcsmx

 စနစ်ထည့်သွင်းရန်နှင့် လုပ်ဆောင်ရန် shell script vcs_setup.sh ပါရှိသည်။

shell script vcsmx_setup.sh နှင့် synopsys_sim.setup ပါရှိသည်။ file စနစ်ထည့်သွင်းရန်နှင့် လုပ်ဆောင်ရန်။
/သင်တန်း shell script ncsim_setup.sh နှင့် အခြားသော စနစ်ထည့်သွင်းမှု ပါရှိသည်။ files ကို setup လုပ်ပြီး run ရန်။
/xcelium Parallel simulator shell script xcelium_setup.sh နှင့် အခြားသော စနစ်ထည့်သွင်းမှု ပါရှိသည်။ files ကို setup လုပ်ပြီး run ရန်။
/submodules HDL ပါဝင်ပါတယ်။ fileIP core submodule အတွက် s။
<IP submodule>/ Platform Designer သည် Platform Designer ထုတ်ပေးသော IP submodule directory တစ်ခုစီအတွက် /synth နှင့် /sim sub-directories များကို ထုတ်ပေးပါသည်။

Functional Description
Fault Injection IP core ဖြင့်၊ ဒီဇိုင်နာများသည် အိမ်တွင်း၌ SEFI အသွင်အပြင်ကို လုပ်ဆောင်နိုင်သည်၊ SEFI လက္ခဏာရပ်နှင့်အညီ FIT နှုန်းများကို အတိုင်းအတာနှင့် SEU များ၏ အကျိုးသက်ရောက်မှုကို လျှော့ချရန်အတွက် ဒီဇိုင်းများကို အကောင်းဆုံးဖြစ်အောင် ပြုလုပ်နိုင်သည်။

Single Event Upset Mitigation

ပေါင်းစည်းထားသော ဆားကစ်များနှင့် FPGAs ကဲ့သို့သော ပရိုဂရမ်လုပ်နိုင်သော ယုတ္တိဗေဒ ကိရိယာများသည် SEUs များကို ထိခိုက်စေနိုင်သည်။ SEU များသည် အဓိက ရင်းမြစ် နှစ်ခုကြောင့် ဖြစ်ပေါ်လာသော ကျပန်း၊ အဖျက်သဘောဆောင်သော အဖြစ်အပျက်များဖြစ်သည်- အယ်ဖာအမှုန်အမွှားများနှင့် အာကာသဓာတ်ရောင်ခြည်များမှ နျူထရွန်များ။ Radiation သည် logic register၊ embedded memory bit သို့မဟုတ် configuration RAM (CRAM) bit တို့ကို ၎င်း၏အခြေအနေသို့ ပြောင်းသွားစေပြီး မမျှော်လင့်ထားသော စက်လည်ပတ်မှုကို ဖြစ်စေသည်။ Intel Arria 10၊ Intel Cyclone 10 GX၊ Arria V၊ Cyclone V၊ Stratix V နှင့် အသစ်သော စက်များတွင် အောက်ပါ CRAM စွမ်းရည်များ ရှိသည်-

  • အမှားထောက်လှမ်းမှု သံသရာထပ်နေမှုကို စစ်ဆေးခြင်း (EDCRC)
  • စိတ်မဆိုးသော CRAM ၏ အလိုအလျောက် ပြုပြင်ခြင်း (ပွတ်တိုက်ခြင်း)
  • စိတ်မဆိုးသော CRAM အခြေအနေ (မှားယွင်းထိုးသွင်းမှု) ဖန်တီးနိုင်မှု

Intel FPGA စက်ပစ္စည်းများတွင် SEU လျော့ပါးသက်သာရေးအကြောင်း နောက်ထပ်အချက်အလက်များအတွက် သက်ဆိုင်ရာစက်ပစ္စည်းလက်စွဲစာအုပ်ရှိ SEU လျော့ပါးရေးအခန်းကို ကိုးကားပါ။

Fault Injection IP Pin ဖော်ပြချက်

Fault Injection IP core တွင် အောက်ပါ I/O pin များ ပါဝင်သည်။

Fault Injection IP Core I/O Pins

ပင်အမည် ပင်နံပါတ်လမ်းညွှန် ပင်ထိုးဖော်ပြချက်
crcerror_pin ထည့်သွင်းမှု Error Message Register Unloader Intel FPGA IP (EMR Unloader IP) မှ ထည့်သွင်းခြင်း။ စက်ပစ္စည်း၏ EDCRC မှ CRC အမှားအယွင်းကို တွေ့ရှိသောအခါ ဤအချက်ပြမှုကို အာမခံပါသည်။
emr_data ထည့်သွင်းမှု Error Message Register (EMR) အကြောင်းအရာများ။ EMR အကွက်များအတွက် သင့်လျော်သော စက်လက်စွဲစာအုပ်ကို ကိုးကားပါ။

ဤထည့်သွင်းမှုသည် Avalon လွှင့်ထုတ်သည့်ဒေတာ အင်တာဖေ့စ်အချက်ပြစနစ်နှင့် ကိုက်ညီပါသည်။
emr_valid ထည့်သွင်းမှု emr_data ထည့်သွင်းမှုများတွင် မှန်ကန်သောဒေတာပါဝင်သည်ကို ညွှန်ပြသည်။ ၎င်းသည် Avalon လွှင့်ထုတ်သည့် မှန်ကန်သော အင်တာဖေ့စ်အချက်ပြမှုတစ်ခုဖြစ်သည်။
ပြန်လည်သတ်မှတ်ပါ။ ထည့်သွင်းမှု မော်ဂျူးထည့်သွင်းမှုကို ပြန်လည်သတ်မှတ်ပါ။ ပြန်လည်သတ်မှတ်ခြင်းကို Fault Injection Debugger မှ အပြည့်အဝထိန်းချုပ်ထားသည်။
error_injected အထွက် J မှတစ်ဆင့် အမိန့်ပေးသည့်အတိုင်း CRAM ထဲသို့ ထိုးသွင်းထားသည့် အမှားတစ်ခုကို ညွှန်ပြသည်။TAG ကြားခံ။ ဤအချက်ပြသည့်အချိန်ကြာချိန်သည် J ၏ဆက်တင်များပေါ်တွင်မူတည်သည်။TAG TCK နှင့် ပိတ်ဆို့အချက်ပြမှုများကို ထိန်းချုပ်ပါ။ ပုံမှန်အားဖြင့်၊ အချိန်သည် TCK အချက်ပြမှု၏ နာရီ 20 ဝန်းကျင်ဖြစ်သည်။
error_scrubbed အထွက် J မှတစ်ဆင့် အမိန့်ပေးသည့်အတိုင်း စက်ကို ပွတ်တိုက်ခြင်း ပြီးမြောက်ကြောင်း ညွှန်ပြသည်။TAG ကြားခံ။ ဤအချက်ပြသည့်အချိန်ကြာချိန်သည် J ၏ဆက်တင်များပေါ်တွင်မူတည်သည်။TAG TCK နှင့် ပိတ်ဆို့အချက်ပြမှုများကို ထိန်းချုပ်ပါ။ ပုံမှန်အားဖြင့်၊ အချိန်သည် TCK အချက်ပြမှု၏ နာရီ 20 ဝန်းကျင်ဖြစ်သည်။
insc အထွက် ရွေးချယ်နိုင်သော အထွက်။ Fault Injection IP သည် ဥပမာအားဖြင့် ဤနာရီကို အသုံးပြုသည်။ample၊ EMR_unloader block ကို နာရီကြည့်ရန်။

Fault Injection IP Pin Diagram

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-4

Fault Injection Debugger နှင့် Fault Injection IP Core ကိုအသုံးပြုခြင်း။

Fault Injection Debugger သည် Fault Injection IP core နှင့် အတူအလုပ်လုပ်သည်။ ပထမဦးစွာ၊ သင်သည် သင်၏ ဒီဇိုင်းတွင် IP core ကို ချက်ခြင်းလုပ်ပါ၊ စုစည်းပြီး ထွက်ပေါ်လာသော configuration ကို ဒေါင်းလုဒ်လုပ်ပါ။ file သင့်စက်ထဲသို့။ ထို့နောက်၊ သင်သည် Intel Quartus Prime ဆော့ဖ်ဝဲလ်အတွင်းမှ Fault Injection Debugger ကို သို့မဟုတ် ပျော့ပျောင်းသောအမှားများကို အတုယူရန် command line မှ သင်လုပ်ဆောင်သည်။

  • Fault Injection Debugger သည် သင့်အား မှားယွင်းထိုးသွင်းစမ်းသပ်မှုများကို အပြန်အလှန်တုံ့ပြန်ခြင်းဖြင့် သို့မဟုတ် batch commands များဖြင့် လုပ်ဆောင်နိုင်စေပြီး မှားယွင်းထိုးသွင်းမှုအတွက် သင့်ဒီဇိုင်းရှိ ယုတ္တိနယ်မြေများကို သတ်မှတ်ခွင့်ပြုသည်။
  • command-line interface သည် script တစ်ခုမှတဆင့် debugger ကို run ရန်အတွက်အသုံးဝင်သည်။

မှတ်ချက်

Fault Injection Debugger သည် J မှတစ်ဆင့် Fault Injection IP Core နှင့် ဆက်သွယ်သည်။TAG ကြားခံ။ Fault Injection IP သည် J ထံမှ command များကိုလက်ခံသည်။TAG interface နှင့် J မှတဆင့် status ကိုပြန်လည်တင်ပြသည်။TAG ကြားခံ။ Fault Injection IP core ကို သင့်စက်တွင် soft logic ဖြင့် အကောင်အထည်ဖော်ပါသည်။ ထို့ကြောင့်၊ သင့်ဒီဇိုင်းတွင် ဤယုတ္တိဗေဒအသုံးပြုမှုအတွက် သင်ထည့်သွင်းရပါမည်။ နည်းစနစ်တစ်ခုသည် ဓာတ်ခွဲခန်းရှိ SEU သို့ သင့်ဒီဇိုင်း၏ တုံ့ပြန်မှုကို လက္ခဏာရပ်ပြရန်နှင့် သင်၏နောက်ဆုံးအသုံးချဒီဇိုင်းမှ IP core ကို ဖယ်ထုတ်ရန်ဖြစ်သည်။

သင်သည် အောက်ပါ IP cores များဖြင့် Fault Injection IP core ကိုအသုံးပြုသည်-

  • Intel FPGA စက်များတွင် မာကျောသော အမှားရှာဖွေခြင်း ဆားကစ်ပတ်လမ်းမှ ဒေတာများကို ဖတ်ပြီး သိမ်းဆည်းသည့် Error Message Register Unloader IP core။
  • (ချန်လှပ်ထားနိုင်သည်) Soft error က ၎င်းကို သက်ရောက်မှုရှိမရှိ ဆုံးဖြတ်ရန် စက်လည်ပတ်နေစဉ်အတွင်း အာရုံခံနိုင်မှုမြေပုံတစ်ခုနှင့် single-bit အမှားတည်နေရာများကို နှိုင်းယှဉ်ပေးသည့် Advanced SEU Detection Intel FPGA IP core၊

Fault Injection Debugger Overview Block ပုံကြမ်းintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-5

မှတ်စုများ-

  1. Fault Injection IP သည် ပစ်မှတ်ထားသော ယုတ္တိဗေဒ၏ အပိုင်းများကို လှန်သည်။
  2. Fault Injection Debugger နှင့် Advanced SEU Detection IP သည် တူညီသော EMR Unloader ဥပမာကို အသုံးပြုပါသည်။
  3. Advanced SEU Detection IP Core သည် ရွေးချယ်နိုင်သည်။

ဆက်စပ်အချက်အလက်

  • SMH အကြောင်း Fileစာမျက်နှာ ၁၃
  • စာမျက်နှာ 10 ရှိ EMR Unloader IP Core အကြောင်း
  • စာမျက်နှာ 11 ရှိ Advanced SEU Detection IP Core အကြောင်း

Fault Injection IP Core ကို ချက်ခြင်း

မှတ်ချက်

Fault Injection IP core သည် မည်သည့် parameters များကိုမဆို သတ်မှတ်ရန် သင့်အား မလိုအပ်ပါ။ IP core ကိုအသုံးပြုရန်၊ IP စံနမူနာအသစ်တစ်ခုကို ဖန်တီးပါ၊ ၎င်းကို သင်၏ Platform Designer (Standard) စနစ်တွင် ထည့်သွင်းပြီး အချက်ပြမှုများကို သင့်လျော်သလို ချိတ်ဆက်ပါ။ သင်သည် EMR Unloader IP core ဖြင့် Fault Injection IP core ကို အသုံးပြုရပါမည်။ Fault Injection နှင့် EMR Unloader IP cores များကို Platform Designer နှင့် IP Catalog တို့တွင် ရရှိနိုင်ပါသည်။ Verilog HDL၊ SystemVerilog သို့မဟုတ် VHDL ကို အသုံးပြု၍ ၎င်းတို့ကို သင်၏ RTL ဒီဇိုင်းတွင် တိုက်ရိုက်ထည့်သွင်းနိုင်သည်။

EMR Unloader IP Core အကြောင်း
EMR Unloader IP core သည် ပျော့ပျောင်းသော အမှားများအတွက် စက်၏ EDCRC မှ စဉ်ဆက်မပြတ် အပ်ဒိတ်လုပ်ထားသည့် EMR အတွက် မျက်နှာပြင်ကို ပံ့ပိုးပေးပါသည်။

Example Platform Designer System တွင် Fault Injection IP Core နှင့် EMR Unloader IP Core တို့ ပါဝင်သည်။intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-6

Example Fault Injection IP Core နှင့် EMR Unloader IP Core Block Diagram

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-7

ဆက်စပ်အချက်အလက်
Error Message Register Unloader Intel FPGA IP Core အသုံးပြုသူလမ်းညွှန်

Advanced SEU Detection IP Core အကြောင်း

SEU သည်းခံနိုင်စွမ်းသည် ဒီဇိုင်းဆိုင်ရာ စိုးရိမ်စရာဖြစ်သောအခါ Advanced SEU Detection (ASD) IP core ကို အသုံးပြုပါ။ သင်သည် ASD IP core ဖြင့် EMR Unloader IP core ကို အသုံးပြုရပါမည်။ ထို့ကြောင့်၊ သင်သည် ASD IP နှင့် Fault Injection IP ကို ​​တူညီသောဒီဇိုင်းတွင်အသုံးပြုပါက၊ ၎င်းတို့သည် Avalon®-ST splitter အစိတ်အပိုင်းမှတဆင့် EMR Unloader အထွက်ကို မျှဝေရမည်ဖြစ်သည်။ အောက်ပါပုံသည် Avalon-ST ခွဲခြမ်းမှ EMR အကြောင်းအရာများကို ASD နှင့် Fault Injection IP cores များသို့ ဖြန့်ဝေပေးသည့် Platform Designer စနစ်အား ပြသထားသည်။

တူညီသော Platform Designer System တွင် ASD နှင့် Fault Injection IP ကို ​​အသုံးပြုခြင်း။intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-8

ဆက်စပ်အချက်အလက်
အဆင့်မြင့် SEU ထောက်လှမ်းခြင်း Intel FPGA IP Core အသုံးပြုသူလမ်းညွှန်

Fault Injection Areas ကို သတ်မှတ်ခြင်း။
အာရုံခံနိုင်စွမ်းမြေပုံ ခေါင်းစီး (.smh) ကို အသုံးပြု၍ အမှားအယွင်း ထိုးဆေးအတွက် FPGA ၏ သီးခြားဒေသများကို သင်သတ်မှတ်နိုင်သည် file. SMH file စက်၏ CRAM ဘစ်များ၏ သြဒီနိတ်များ၊ ၎င်းတို့၏ သတ်မှတ်ပေးထားသော ဒေသ (ASD ဒေသ) နှင့် ဝေဖန်ပိုင်းခြားမှုများကို သိမ်းဆည်းထားသည်။ ဒီဇိုင်းလုပ်ငန်းစဉ်တွင် သင်သည် အထက်တန်းအဆင့်ကို အသုံးပြုသည်။ tagဒေသကိုဖန်တီးရန်။ ထို့နောက် စုစည်းမှုအတွင်း Intel Quartus Prime Assembler သည် SMH ကို ထုတ်ပေးသည်။ file. Fault Injection Debugger သည် SMH တွင် သင်သတ်မှတ်ထားသော သတ်မှတ်ထားသော စက်နယ်ပယ်များသို့ အမှားအယွင်းများ ထိုးသွင်းခြင်းကို ကန့်သတ်ထားသည်။ file.

အဆင့်ဆင့်လုပ်ဆောင်ခြင်း။ Tagဂျင်း
ASD ဒေသကို တည်နေရာအဖြစ် သတ်မှတ်ခြင်းဖြင့် စမ်းသပ်ရန်အတွက် သင်သည် FPGA ဒေသများကို သတ်မှတ်သည်။ Design Partitions Window ကို အသုံးပြု၍ သင်၏ ဒီဇိုင်းအဆင့်၏ မည်သည့်အပိုင်းအတွက် ASD ဒေသတန်ဖိုးကို သတ်မှတ်နိုင်သည်။

  1. Assignments ➤ Design Partitions Window ကို ရွေးပါ။
  2. ခေါင်းစီးအတန်းရှိ မည်သည့်နေရာတွင်မဆို Right-click နှိပ်ပြီး ASD Region ကော်လံကိုပြသရန် ASD Region ကိုဖွင့်ပါ (၎င်းသည် မပြသရသေးပါက)။
  3. ၎င်းကို သီးခြား ASD ဒေသတစ်ခုသို့ သတ်မှတ်ရန် မည်သည့် partition အတွက်မဆို 0 မှ 16 မှ တန်ဖိုးတစ်ခုကို ထည့်သွင်းပါ။
    • ASD ဒေသ 0 ကို စက်၏ အသုံးမပြုသော အပိုင်းများအတွက် သီးသန့်ထားသည်။ မစိုးရိမ်ရဟု သတ်မှတ်ရန် ဤအပိုင်းကို သင်သတ်မှတ်နိုင်သည်။
    • ASD ဒေသ 1 သည် မူရင်းဒေသဖြစ်သည်။ ASD ဒေသတာဝန်ကို သင် ပြတ်သားစွာ မပြောင်းလဲပါက စက်၏ အသုံးပြုထားသော အစိတ်အပိုင်းအားလုံးကို ဤဒေသတွင် တာဝန်ပေးထားသည်။

SMH အကြောင်း Files

SMH file အောက်ပါအချက်အလက်များပါရှိသည်-

  • အထက်အောက် မသုံးရင်လည်း tagging (ဆိုလိုသည်မှာ၊ ဒီဇိုင်းတွင် ဒီဇိုင်းအဆင့်မှ တိကျပြတ်သားသော ASD ဒေသတာဝန်များ မရှိပါ) SMH၊ file CRAM ဘစ်တိုင်းကို စာရင်းပြုစုပြီး ဒီဇိုင်းအတွက် အထိခိုက်မခံဘူးလားဆိုတာကို ညွှန်ပေးပါတယ်။
  • အထက်အောက် လုပ်ဆောင်ပြီးပါက၊ tagging လုပ်ပြီး default ASD Region assignments ဖြစ်တဲ့ SMH ကို ပြောင်းလိုက်တယ်။ file CRAM ဘစ်တိုင်းကို စာရင်းပြုစုပြီး ASD ဒေသကို သတ်မှတ်ပေးထားသည်။

Fault Injection Debugger သည် ထိုးဆေးများကို သတ်မှတ်ထားသော ဒေသတစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော နေရာများသို့ ကန့်သတ်နိုင်သည်။ SMH တစ်ခုထုတ်လုပ်ရန် Assembler ကိုညွှန်ကြားရန် file:

  • Assignments ➤ စက်ပစ္စည်း ➤ စက်ပစ္စည်းနှင့် ပင်ထိုးရွေးချယ်မှုများ ➤ အမှားရှာဖွေခြင်း CRC ကိုရွေးချယ်ပါ။
  • SEU အာရုံခံနိုင်မှုမြေပုံကို ထုတ်လုပ်ခြင်းကို ဖွင့်ပါ။ file (.smh) ရွေးချယ်မှု။

Fault Injection Debugger ကိုအသုံးပြုခြင်း။

မှတ်ချက်
Fault Injection Debugger ကိုအသုံးပြုရန် J မှတစ်ဆင့် သင့်စက်သို့ ချိတ်ဆက်ပါ။TAG ကြားခံ။ ထို့နောက် စက်ပစ္စည်းကို ပြင်ဆင်သတ်မှတ်ပြီး မှားယွင်းထိုးသွင်းမှုကို လုပ်ဆောင်ပါ။ Fault Injection Debugger ကိုစတင်ရန် Intel Quartus Prime ဆော့ဖ်ဝဲလ်ရှိ တူးလ်များ ➤ Fault Injection Debugger ကိုရွေးချယ်ပါ။ စက်ပစ္စည်းကို ပြင်ဆင်သတ်မှတ်ခြင်း သို့မဟုတ် ပရိုဂရမ်ရေးဆွဲခြင်းသည် ပရိုဂရမ်မာ သို့မဟုတ် Signal Tap Logic Analyzer အတွက် အသုံးပြုသည့် လုပ်ထုံးလုပ်နည်းနှင့် ဆင်တူသည်။

Fault Injection Debugger

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-9

သင်၏ J ကို configure လုပ်ရန်TAG ကွင်းဆက်-

  1. Hardware Setup ကိုနှိပ်ပါ။ ကိရိယာသည် သင့်ကွန်ပျူတာနှင့် ချိတ်ဆက်ထားသော ပရိုဂရမ်းမင်း ဟာ့ဒ်ဝဲကို ပြသသည်။
  2. သင်အသုံးပြုလိုသော ပရိုဂရမ်းမင်း ဟာ့ဒ်ဝဲကို ရွေးချယ်ပါ။
  3. Close ကိုနှိပ်ပါ။
  4. J တွင်တွေ့ရသော programmable devices များဖြင့် စက်ပစ္စည်းကွင်းဆက်ကို ဖြည့်ပေးသည့် Auto Detect ကိုနှိပ်ပါ။TAG ကွင်းဆက်။

ဆက်စပ်အချက်အလက်
စာမျက်နှာ 21 တွင် ပစ်မှတ်ထားသော ပြတ်တောက်မှုဆိုင်ရာ လုပ်ဆောင်ချက်

Hardware နှင့် Software လိုအပ်ချက်များ

Fault Injection Debugger ကိုအသုံးပြုရန် အောက်ပါ ဟာ့ဒ်ဝဲနှင့် ဆော့ဖ်ဝဲ လိုအပ်ပါသည်။

  • Fault Injection IP core ကိုဖွင့်ပေးသည့် သင်၏ Intel FPGA လိုင်စင်ရှိ အင်္ဂါရပ်လိုင်း။ ပိုမိုသိရှိလိုပါက၊ သင့်ပြည်တွင်း Intel FPGA အရောင်းကိုယ်စားလှယ်ထံ ဆက်သွယ်ပါ။
  • ဒေါင်းလုဒ်ကြိုး (Intel FPGA ဒေါင်းလုဒ်ကြိုး၊ Intel FPGA ဒေါင်းလုဒ်ကြိုး II၊ သို့မဟုတ် II)။
  • Intel FPGA ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ သို့မဟုတ် J ပါရှိသော အသုံးပြုသူ ဒီဇိုင်းထုတ်ထားသော ဘုတ်TAG စမ်းသပ်မှုအောက်တွင် စက်ပစ္စည်းသို့ ချိတ်ဆက်မှု။
  • (ချန်လှပ်ထားနိုင်သည်) Advanced SEU Detection IP core ကိုဖွင့်ပေးသည့် သင်၏ Intel FPGA လိုင်စင်ရှိ အင်္ဂါရပ်လိုင်း။

သင့်စက်ပစ္စည်းနှင့် မှားယွင်းထိုးသွင်းမှု အမှားအယွင်းများကို ပြင်ဆင်သတ်မှတ်ခြင်း။

Fault Injection Debugger သည် .sof နှင့် (ရွေးချယ်နိုင်သည်) Sensitivity Map Header (.smh) ကို အသုံးပြုသည် file. Software Object ၊ File (.sof) FPGA ကို စီစဉ်သတ်မှတ်ပေးသည်။ .smh file စက်ရှိ CRAM bits များ၏ sensitivity ကို သတ်မှတ်သည်။ မပေးဘူးဆိုရင် .smh fileFault Injection Debugger သည် CRAM bits တစ်လျှောက်တွင် အမှားများကို ကျပန်းထိုးသွင်းသည်။ .sof: တစ်ခု သတ်မှတ်ရန်

  1. Device chain box တွင် သင် configure လုပ်လိုသော FPGA ကို ရွေးပါ။
  2. Select ကိုနှိပ်ပါ။ File.
  3. .sof သို့သွား၍ OK ကိုနှိပ်ပါ။ Fault Injection Debugger သည် .sof ကိုဖတ်သည်။
  4. (ချန်လှပ်ထားနိုင်သည်) SMH ကို ရွေးပါ။ file.
    SMH ကို မသတ်မှတ်ရင် fileFault Injection Debugger သည် စက်ပစ္စည်းတစ်ခုလုံးတွင် အမှားအယွင်းများကို ကျပန်းထိုးသွင်းသည်။ SMH လို့ သတ်မှတ်ရင် fileသင့်စက်၏အသုံးပြုထားသောနေရာများတွင် ဆေးထိုးခြင်းကို သင်ကန့်သတ်နိုင်သည်။
    • စက်ပစ္စည်းကွင်းဆက်အကွက်ရှိ စက်ပစ္စည်းကို ညာဖက်ကလစ်နှိပ်ပြီး SMH ကိုရွေးချယ်ပါ ကိုနှိပ်ပါ။ File.
    • သင်၏ SMH ကိုရွေးချယ်ပါ။ file.
    • OK ကိုနှိပ်ပါ။
  5. Program/Configure ကိုဖွင့်ပါ။
  6. Start ကိုနှိပ်ပါ။

Fault Injection Debugger သည် .sof ကို အသုံးပြု၍ စက်ပစ္စည်းကို configure လုပ်သည်။

SMH ကိုရွေးချယ်ခြင်းအတွက် ဆက်စပ်မီနူး File

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-10

Fault Injection အတွက် ကန့်သတ်နယ်မြေများ

SMH ကို တင်ပြီးနောက် fileသတ်မှတ်ထားသော ASD ဒေသများတွင်သာ လုပ်ဆောင်ရန် Fault Injection Debugger ကို သင်ညွှန်ကြားနိုင်သည်။ အမှားအယွင်းများကို ထိုးသွင်းမည့် ASD ဒေသ(များ)ကို သတ်မှတ်ရန်-

  1. စက်ပစ္စည်းကွင်းဆက်အကွက်ရှိ FPGA ကို Right-click နှိပ်ပြီး Show Device Sensitivity Map ကိုနှိပ်ပါ။
  2. မှားယွင်းထိုးသွင်းမှုအတွက် ASD ဒေသ(များ) ကို ရွေးပါ။

စက်၏ အာရုံခံနိုင်စွမ်းမြေပုံ Viewer

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-11

အမှားအမျိုးအစားများကို သတ်မှတ်ခြင်း။

ဆေးထိုးခြင်းအတွက် အမှားအယွင်းအမျိုးမျိုးကို သင်သတ်မှတ်နိုင်သည်။

  • တစ်ခုတည်းအမှားများ (SE)
  • နှစ်ချက်ကပ်လျက် အမှားများ (DAE)
  • မပြင်နိုင်သော ဘစ်ပေါင်းများစွာ အမှားအယွင်းများ (EMBE)

Intel FPGA စက်များသည် ပွတ်တိုက်ခြင်းအင်္ဂါရပ်ကို ဖွင့်ထားပါက တစ်ခုတည်းနှင့် ကပ်လျက် အမှားများကို ကိုယ်တိုင်ပြင်နိုင်သည်။ Intel FPGA စက်များသည် ဘက်စုံဘစ်အမှားများကို မပြင်နိုင်ပါ။ ဤအမှားများကို အမှားပြင်ခြင်းဆိုင်ရာ နောက်ထပ်အချက်အလက်များအတွက် SEUs လျော့ပါးရေးဆိုင်ရာ အခန်းကို ကိုးကားပါ။ ထိုးသွင်းရန် အမှားအယွင်းများနှင့် ဆေးထိုးချိန်ကြားကာလကို သင်သတ်မှတ်နိုင်သည်။ ဆေးထိုးချိန်ကြားကာလကို သတ်မှတ်ရန်-

  1. Fault Injection Debugger တွင်၊ Tools ➤ ရွေးချယ်စရာများကို ရွေးပါ။
  2. အနီရောင် ထိန်းချုပ်ကိရိယာကို အမှားအယွင်းများ ရောနှောရန် ဆွဲယူပါ။ တနည်းအားဖြင့် သင်သည် ရောနှောခြင်းကို ဂဏန်းများဖြင့် သတ်မှတ်နိုင်သည်။
  3. Injection interval time ကို သတ်မှတ်ပါ။
  4. OK ကိုနှိပ်ပါ။

ပုံ 12။ SEU Fault အမျိုးအစားများ၏ ရောနှောမှုကို သတ်မှတ်ခြင်း။intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-12

ဆက်စပ်အချက်အလက် Single Event Upset ကို လျော့ပါးစေခြင်း။

ထိုးသွင်းအမှားများ

မုဒ်များစွာတွင် အမှားများကို သင်ထည့်သွင်းနိုင်သည်-

  • command တွင် error တစ်ခုထည့်ပါ။
  • command တွင် အမှားများစွာကို ထည့်သွင်းပါ။
  • ရပ်တန့်ရန် အမိန့်ပေးသည်အထိ အမှားအယွင်းများကို ထည့်သွင်းပါ။

ဤချို့ယွင်းချက်များကို ထိုးသွင်းရန်-

  1. Inject Fault option ကိုဖွင့်ပါ။
  2. ထပ်တလဲလဲ အကြိမ်ပေါင်းများစွာအတွက် error injection ကို လုပ်ဆောင်လိုခြင်း ရှိ၊မရှိ သို့မဟုတ် ရပ်သွားသည်အထိ ရွေးချယ်ပါ။
    • ရပ်တန့်သွားသည်အထိ လုပ်ဆောင်ရန် သင်ရွေးချယ်ပါက၊ အမှားအယွင်းများ ထိုးသွင်းခြင်း အမှားအယွင်းများကို ကိရိယာများ ➤ ရွေးချယ်စရာများ ဒိုင်ယာလော့ဂ်ဘောက်စ်တွင် သတ်မှတ်ထားသည့် ကြားကာလတွင် အမှားအယွင်းများကို ထိုးသွင်းသည်။
    • တိကျသောအကြိမ်အရေအတွက်အတွက် error injection ကိုလုပ်ဆောင်လိုပါက နံပါတ်ကိုထည့်ပါ။
  3. Start ကိုနှိပ်ပါ။

မှတ်ချက် - Fault Injection Debugger သည် သတ်မှတ်ထားသော အကြိမ်အရေအတွက်အတွက် သို့မဟုတ် ရပ်တန့်သည်အထိ လုပ်ဆောင်သည်။ Intel Quartus Prime Messages ဝင်းဒိုးတွင် ထိုးသွင်းခံရသည့် အမှားများအကြောင်း မက်ဆေ့ချ်များကို ပြသသည်။ ထိုးသွင်းထားသော ချို့ယွင်းချက်များအကြောင်း နောက်ထပ်အချက်အလက်များအတွက် Read EMR ကိုနှိပ်ပါ။ Fault Injection Debugger သည် စက်၏ EMR ကိုဖတ်ပြီး Messages ဝင်းဒိုးရှိ အကြောင်းအရာများကို ပြသသည်။

Intel Quartus Prime Error Injection နှင့် EMR အကြောင်းအရာ မက်ဆေ့ချ်များ

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-13

မှတ်တမ်းအမှားများ
Intel Quartus Prime Messages ဝင်းဒိုးတွင် ဖော်ပြထားသော ကန့်သတ်ချက်များကို မှတ်သားခြင်းဖြင့် ထိုးသွင်းထားသော အမှားများ၏ တည်နေရာကို မှတ်တမ်းတင်နိုင်သည်။ ဥပမာအားဖြင့်၊ample၊ ထိုးသွင်းအမှားကြောင့် သင်ပြန်ကစားလိုသည့် အပြုအမူကို ဖြစ်ပေါ်စေသည်၊ ဆေးထိုးရန်အတွက် ထိုနေရာကို ပစ်မှတ်ထားနိုင်သည်။ သင်သည် Fault Injection Debugger command line interface ကို အသုံးပြု၍ ပစ်မှတ်ထားသော ထိုးဆေးကို လုပ်ဆောင်သည်။

ထိုးသွင်းထားသော အမှားများကို ရှင်းလင်းခြင်း။
FPGA ၏ ပုံမှန်လုပ်ဆောင်ချက်ကို ပြန်လည်ရယူရန် Scrub ကိုနှိပ်ပါ။ အမှားတစ်ခုကို သင်ပွတ်တိုက်သောအခါ၊ အမှားများကိုပြင်ရန် စက်၏ EDCRC လုပ်ဆောင်ချက်များကို အသုံးပြုပါသည်။ ပွတ်တိုက်မှု ယန္တရားသည် စက်လည်ပတ်နေစဉ် အသုံးပြုသည့် ပုံစံနှင့် ဆင်တူသည်။

Command-Line Interface
သင်သည် script တစ်ခုမှအမှားထိုးသွင်းခြင်းကိုလုပ်ဆောင်လိုပါက quartus_fid executable ဖြင့် command line တွင် Fault Injection Debugger ကို run နိုင်သည်။

Table 5. Fault Injection အတွက် Command line Arguments

တိုတိုအငြင်းအခုံ အငြင်းအခုံရှည် ဖော်ပြချက်
c ကေဘယ်လ် ပရိုဂရမ်းမင်း ဟာ့ဒ်ဝဲ သို့မဟုတ် ကေဘယ်လ်ကို သတ်မှတ်ပါ။ (လိုအပ်သည်)
i အညွှန်း အမှားအယွင်းကို ထိုးသွင်းရန် လုပ်ဆောင်နေသော စက်ပစ္စည်းကို သတ်မှတ်ပါ။ (လိုအပ်သည်)
n နံပါတ် ထိုးသွင်းရန် အမှားအယွင်းအရေအတွက်ကို သတ်မှတ်ပါ။ မူရင်းတန်ဖိုးသည်

1. (ရွေးချယ်နိုင်သည်)
t အချိန် ထိုးဆေးကြားကြားကာလ။ (ရွေးချယ်နိုင်သည်)

မှတ်ချက် - quartus_fid –help ကိုသုံးပါ။ view ရနိုင်သောရွေးချယ်မှုများအားလုံးကို အောက်ပါကုဒ်သည် ex ကိုပေးသည်။ampFault Injection Debugger commandline interface ကို အသုံးပြုခြင်း။
#############################################

  • # ဤဥပမာအတွက် မည်သည့် USB ကြိုးများရရှိနိုင်သည်ကို ရှာဖွေပါ။
  • # ရလဒ်က “USB-Blaster” # ဟု အမည်ပေးထားသော ကေဘယ်တစ်ခု ရနိုင်သည်ကို ပြသသည်
  • $quartus_fid –list . .
  • အချက်အလက်- Command- quartus_fid –list
    1. sj-sng-z4 [USB-0] ရှိ USB-Blaster အချက်အလက်များ- Intel Quartus Prime 64-Bit Fault Injection Debugger အောင်မြင်ခဲ့သည်။ အမှားအယွင်းများပါ၀င်ကြောင်း ၀န်ခံသတိပေးအပ်ပါသည်။
  • #############################################
  • # USB-Blaster ကေဘယ်လ်တွင်ရရှိနိုင်သည့်စက်ပစ္စည်းများကိုရှာပါ။
  • # ရလဒ်သည် Stratix V A7 နှင့် MAX V CPLD စက်ပစ္စည်းနှစ်ခုကို ပြသသည်။ #
  • $quartus_fid –cable USB-Blaster -a
  • အချက်အလက်- Command- quartus_fid –cable=USB-Blaster -a
  • အချက်အလက် (208809)- ပရိုဂရမ်းမင်းကြိုးကို အသုံးပြု၍ “USB-Blaster on sj-sng-z4 [USB-0]”
    1. sj-sng-z4 [USB-0] ရှိ USB-Blaster
  • 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
  • 020A40DD 5M2210Z/EPM2210
  • အချက်အလက်- Intel Quartus Prime 64-Bit Fault Injection Debugger အောင်မြင်ခဲ့သည်။
  • 0 အမှားအယွင်းများ 0 သတိပေးချက်များ
  • #############################################
  • # Stratix V စက်ပစ္စည်းကို အစီအစဉ်ဆွဲပါ။
  • # –index option သည် ချိတ်ဆက်ထားသော စက်တစ်ခုပေါ်တွင် လုပ်ဆောင်ခဲ့သော လုပ်ဆောင်ချက်များကို သတ်မှတ်သည်။
  • # “=svgx.sof” သည် a .sof file device နှင့်အတူ
  • # “#p” ဆိုသည်မှာ စက်ပစ္စည်း၏ ပရိုဂရမ် #
  • $quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” ။ . .
  • အချက်အလက် (209016)- စက်ပစ္စည်းအညွှန်းကို ပြင်ဆင်ခြင်း ၁
  • အချက်အလက် (209017)- စက် 1 တွင် J ပါရှိသည်။TAG ID ကုဒ် 0x029030DD
  • အချက်အလက် (209007)- ပြင်ဆင်သတ်မှတ်မှု အောင်မြင်ခဲ့သည် — စက်ပစ္စည်း (များ) 1 ခုကို စီစဉ်သတ်မှတ်ထားသည်။
  • အချက်အလက် (209011)- လုပ်ဆောင်ချက်(များ) ကို အောင်မြင်စွာ လုပ်ဆောင်ခဲ့သည်
  • အချက်အလက် (208551)- စက်ပစ္စည်း 1 သို့ ပရိုဂရမ် လက်မှတ်။
  • အချက်အလက်- Intel Quartus Prime 64-Bit Fault Injection Debugger အောင်မြင်ခဲ့သည်။
  • 0 အမှားအယွင်းများ 0 သတိပေးချက်များ
  • #############################################
  • # အမှားတစ်ခုကို စက်ပစ္စည်းထဲသို့ ထိုးထည့်ပါ။
  • # #i အော်ပရေတာသည် အမှားအယွင်းများကို ထိုးသွင်းရန် ညွှန်ပြသည်။
  • # -n 3 သည် မှားယွင်းမှု 3 ခုကို ထိုးသွင်းရန် ညွှန်ပြသည် #
  • $quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
  • အချက်အလက်- ကွန်မန်း- quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
  • အချက်အလက် (208809)- ပရိုဂရမ်းမင်းကြိုးကို အသုံးပြု၍ “USB-Blaster on sj-sng-z4 [USB-0]”
  • အချက်အလက် (208521)- 3 အမှား(များ)ကို စက်(များ)ထဲသို့ ထိုးထည့်သည်
  • အချက်အလက်- Intel Quartus Prime 64-Bit Fault Injection Debugger အောင်မြင်ခဲ့သည်။
  • 0 အမှားအယွင်းများ 0 သတိပေးချက်များ
  • #############################################
  • # အပြန်အလှန်အကျိုးသက်ရောက်မှုမုဒ်။
  • # -n 0 ဖြင့် #i လုပ်ဆောင်ချက်ကို အသုံးပြုခြင်းဖြင့် ဒီဘာဂါကို အပြန်အလှန်အကျိုးပြုသည့်မုဒ်သို့ ထည့်သွင်းပေးသည်။
  • # ယခင်စက်ရှင်တွင် မှားယွင်းမှု 3 ခုကို ထိုးသွင်းခဲ့ကြောင်း သတိပြုပါ။
  • # “E” သည် EMR Unloader IP core ရှိ လက်ရှိ ချို့ယွင်းချက်များကို ဖတ်သည်။ #
  • $quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
  • အချက်အလက်- ကွန်မန်း- quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
  • အချက်အလက် (208809)- ပရိုဂရမ်းမင်းကြိုးကို အသုံးပြု၍ “USB-Blaster on sj-sng-z4 [USB-0]”
  • ထည့်ပါ
  • ထိုးသွင်းရန် 'F' အမှား
  • EMR ကိုဖတ်ရန် 'E'
  • အမှား(များ)ကို ပွတ်တိုက်ရန် 'S'
  • 'Q' E မှနုတ်ထွက်ရန်
  • အချက်အလက် (208540): EMR အခင်းအကျင်းကို ဖတ်ခြင်း။
  • အချက်အလက် (208544): စက်ပစ္စည်း 3 တွင် ဖရိမ် 1 ခု အမှားအယွင်း (များ) ကို တွေ့ရှိခဲ့သည်။
  • အချက်အလက် (208545): အမှား #1 − ဘစ် 0x1028EA တွင် ဘောင် 0x21 ရှိ အမှားတစ်ခု။
  • အချက်အလက် (10914) : အမှား #2 : ဘောင် 0x1116 တွင် မပြင်နိုင်သော ဘစ်ပေါင်းများစွာ အမှားအယွင်း။
  • အချက်အလက် (208545): အမှား #3 − ဘစ် 0x1848C ရှိ frame 0x128 ရှိ အမှားတစ်ခု။
  • ထိုးသွင်းရန် 'F' အမှား
  • EMR ကိုဖတ်ရန် 'E'
  • အမှား(များ)ကို ပွတ်တိုက်ရန် 'S'
  • 'Q' အလုပ်ထွက် Q
  • အချက်အလက်- Intel Quartus Prime 64-Bit Fault Injection Debugger အောင်မြင်ခဲ့သည်။ 0 အမှားအယွင်းများ 0 သတိပေးချက်များ
  • အချက်အလက်- အမြင့်ဆုံး virtual memory- 1522 megabytes
  • အချက်အလက်- လုပ်ဆောင်ခြင်း ပြီးဆုံးသည်- Mon Nov 3 18:50:00 2014
  • အချက်အလက်- ကြာချိန် : 00:00:29
  • အချက်အလက်- စုစုပေါင်း CPU အချိန် (ပရိုဆက်ဆာအားလုံးတွင်): 00:00:13

ပစ်မှတ်ထားသော ပြတ်ရွေ့ထိုးသွင်းခြင်း အင်္ဂါရပ်

မှတ်ချက်

Fault Injection Debugger သည် အမှားများကို FPGA သို့ ကျပန်းထိုးသွင်းသည်။ သို့သော်၊ ပစ်မှတ်ထားသော အမှားအယွင်းများကို ထိုးသွင်းခြင်းအင်္ဂါရပ်သည် သင့်အား CRAM ရှိ ပစ်မှတ်ထားသောနေရာများသို့ အမှားအယွင်းများကို ထိုးသွင်းနိုင်စေပါသည်။ ဥပမာ၊ ဤလုပ်ဆောင်ချက်သည် အသုံးဝင်နိုင်သည်။ample၊ အကယ်၍ သင်သည် SEU ဖြစ်ရပ်တစ်ခုကို မှတ်သားထားပြီး ပြန်လည်ရယူရေးဗျူဟာကို မွမ်းမံပြင်ဆင်ပြီးနောက် တူညီသောဖြစ်ရပ်အတွက် FPGA သို့မဟုတ် စနစ်တုံ့ပြန်မှုကို စမ်းသပ်လိုလျှင်။ Targeted Fault Injection feature ကို command line interface မှသာလျှင် ရရှိနိုင်ပါသည်။ အမှားအယွင်းများကို command line သို့မဟုတ် prompt မုဒ်တွင် ထည့်သွင်းသတ်မှတ်နိုင်သည်။ ဆက်စပ်အချက်အလက်

AN 539- Intel FPGA စက်များတွင် CRC ကို အသုံးပြု၍ စမ်းသပ်ခြင်း သို့မဟုတ် အမှားရှာဖွေခြင်းနှင့် ပြန်လည်ရယူခြင်း

Command Line မှ Error List ကို သတ်မှတ်ခြင်း။

Targeted Fault Injection feature သည် အောက်ပါ ex တွင်ပြထားသည့်အတိုင်း command line မှ error list ကို သတ်မှတ်နိုင်စေပါသည်။ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ နေရာတွင်- c 1 က FPGA ကို ထိန်းချုပ်ထားကြောင်း ညွှန်ပြသည် သင့်ကွန်ပြူတာရှိ ပထမဆုံးကြိုးဖြင့် i “@1=six.sof#i” သည် ကွင်းဆက်အတွင်းရှိ ပထမဆုံးစက်ကို အရာဝတ္ထုဖြင့် တင်ဆောင်ထားကြောင်း ညွှန်ပြသည် file svgx.sof နဲ့ ထိုးတာများရင် ခံရလိမ့်မယ်။ n 2 သည် အမှားနှစ်ခုကို ထိုးသွင်းမည်ဟု ညွှန်ပြသည်။ user=”@1= 0x2274 0x05EF 0x2264 0x0500” သည် ထိုးသွင်းရမည့် အသုံးပြုသူသတ်မှတ်ထားသော အမှားအယွင်းများစာရင်းဖြစ်သည်။ ဒီ example၊ စက် 1 တွင် အမှားနှစ်ခုရှိသည်- ဖရိန် 0x2274၊ ဘစ် 0x05EF နှင့် ဖရိန် 0x2264၊ ဘစ် 0x0500 တွင် အမှားအယွင်းနှစ်ခုရှိသည်။

Prompt မုဒ်မှ အမှားစာရင်းကို သတ်မှတ်ခြင်း။

0 (-n 0) အမှားအရေအတွက်ကို သတ်မှတ်ခြင်းဖြင့် ပစ်မှတ်ထားသော ပြတ်တောက်မှု အင်္ဂါရပ်ကို အပြန်အလှန်အကျိုးသက်ရောက်စွာ လုပ်ဆောင်နိုင်သည်။ Fault Injection Debugger သည် prompt mode commands များနှင့် ၎င်းတို့၏ ဖော်ပြချက်များကို တင်ပြသည်။

Prompt Mode Command ဖော်ပြချက်
F ထိုးထည့်မှာလား။
E EMR ကိုဖတ်ပါ။
S Scrub ပေါ့ဗျာ။
Q ထွက်လိုက်ပါ။

အချက်ပြမုဒ်တွင်၊ သင်သည် စက်ရှိ ကျပန်းတည်နေရာတစ်ခုတွင် အမှားတစ်ခုအား ထိုးသွင်းရန် F အမိန့်ကို တစ်ယောက်တည်းထုတ်နိုင်သည်။ အောက်ပါ exampprompt mode တွင် F command ကိုအသုံးပြု၍ အမှားသုံးခုကို ထိုးသွင်းထားသည်။ F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

  • အမှား 1 – ဘောင် 0x12၊ ဘစ် 0x34 တွင် တစ်ခုတည်းသော အမှား
  • အမှား 2 – ဘောင် 0x56၊ ဘစ် 0x78 တွင် မပြင်နိုင်သော အမှားတစ်ခု (တစ်ခု * တစ်ခုသည် ဘစ်ပေါင်းများစွာ အမှားကို ညွှန်ပြသည်)
  • အမှား 3 – ဘောင် 0x9A တွင် နှစ်ချက်ကပ်လျက် အမှား၊ ဘစ် 0xBC (a + သည် နှစ်ဆဘစ်အမှားကို ညွှန်ပြသည်)

F 0x12 0x34 0x56 0x78 * တစ်ခု (ပုံသေ) အမှားကို ထိုးသွင်းထားသည်- အမှား 1 – ဘောင် 0x12၊ ဘစ် 0x34 တွင် တစ်ခုတည်းသော အမှား။ ပထမဘောင်/ဘစ်တည်နေရာပြီးနောက် တည်နေရာများကို လျစ်လျူရှုထားသည်။ F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

အမှားသုံးခုကို ထိုးသွင်းသည်-

  • အမှား 1 – ဘောင် 0x12၊ ဘစ် 0x34 တွင် တစ်ခုတည်းသော အမှား
  • အမှား 2 – ဘောင် 0x56၊ ဘစ် 0x78 တွင် မပြင်နိုင်သော အမှား
  • အမှား 3 – ဘောင် 0x9A၊ ဘစ် 0xBC တွင် နှစ်ချက်ကပ်လျက် အမှား
  • ပထမဘောင်/ဘစ်အတွဲ 3 ခုပြီးနောက် တည်နေရာများကို လျစ်လျူရှုထားသည်။

CRAM Bit တည်နေရာများကို သတ်မှတ်ခြင်း။

မှတ်ချက် - 

Fault Injection Debugger သည် CRAM EDCRC အမှားကို တွေ့ရှိသောအခါ၊ Error Message Register (EMR) တွင် တွေ့ရှိထားသော CRAM အမှား၏ အမှားအယွင်း၊ ဘောင်နံပါတ်၊ ဘစ်နံပါတ်နှင့် အမှားအမျိုးအစား (တစ်ခုတည်း၊ နှစ်ဆ သို့မဟုတ် အစုံလိုက်) ပါရှိသည်။ စနစ်စမ်းသပ်နေစဉ်တွင် EDCRC ချို့ယွင်းချက်ကို သင်တွေ့ရှိသောအခါ Fault Injection Debugger မှတင်ပြထားသော EMR အကြောင်းအရာများကို သိမ်းဆည်းပါ။ မှတ်တမ်းတင်ထားသော EMR အကြောင်းအရာများဖြင့်၊ သင်သည် စနစ်စမ်းသပ်စဉ်တွင်မှတ်သားထားသည့် အမှားများကို ပြန်လည်ပြသရန်၊ နောက်ထပ်ပုံစံထုတ်ရန်နှင့် ထိုအမှားအတွက် စနစ်ပြန်လည်ရယူသည့်တုံ့ပြန်မှုအား စရိုက်လက္ခဏာအဖြစ် သတ်မှတ်ရန် Fault Injection Debugger သို့ ပေးပို့နိုင်ပါသည်။

ဆက်စပ်အချက်အလက်
AN 539- Intel FPGA စက်များတွင် CRC ကို အသုံးပြု၍ စမ်းသပ်နည်း သို့မဟုတ် အမှားရှာဖွေခြင်းနှင့် ပြန်လည်ရယူခြင်း

Advanced Command-Line ရွေးစရာများ- ASD Regions နှင့် Error Type Weighting

အမှားအယွင်းများကို ASD ဒေသများထဲသို့ ထိုးသွင်းပြီး အမှားအမျိုးအစားများကို ချိန်တွယ်ရန် Fault Injection Debugger command-line interface ကို အသုံးပြုနိုင်သည်။ ပထမဦးစွာ၊ သင်သည် –weight ကိုအသုံးပြု၍ အမှားအမျိုးအစားများ (တစ်နည်းနည်း၊ နှစ်ချက်ကပ်လျက်၊ နှင့် multi-bit မမှန်ကန်သော) တို့ကို ရောနှောသတ်မှတ်ပါ။ . . ရွေးချယ်မှု။ ဟောင်းအတွက်ample၊ 50% တစ်ခုတည်းသော အမှားများ ရောနှောခြင်း၊ 30% ကပ်လျက် အမှားအယွင်းများ နှင့် 20% multi-bit မပြင်နိုင်သော အမှားများအတွက်၊ ရွေးစရာ –weight=50.30.20 ကို အသုံးပြုပါ။ ထို့နောက် ASD ဒေသကို ပစ်မှတ်ထားရန် -smh ရွေးချယ်မှုကို အသုံးပြု၍ SMH ကို ထည့်သွင်းပါ။ file ပစ်မှတ်ထားရန် ASD ဒေသကိုညွှန်ပြပါ။ ဟောင်းအတွက်ample- $quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

ဒီ example အမိန့်

  • စက်ပစ္စည်းကို ပရိုဂရမ်များနှင့် အမှားအယွင်းများ (pi string) ထိုးသွင်းသည်
  • 100% single-bit အမှားများကို ထိုးသွင်းသည် (100.0.0)
  • ASD_REGION 2 ထဲသို့သာ ထိုးသွင်းသည် (#2 တွင်ဖော်ပြထားသည်)
  • ထိုးဆေး 30 ချွတ်ယွင်း

Fault Injection IP Core အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

IP Core ဗားရှင်း အသုံးပြုသူလမ်းညွှန်
18.0 Fault Injection Intel FPGA IP Core အသုံးပြုသူလမ်းညွှန်
17.1 Intel FPGA Fault Injection IP Core အသုံးပြုသူလမ်းညွှန်
16.1 Altera Fault Injection IP Core အသုံးပြုသူလမ်းညွှန်
15.1 Altera Fault Injection IP Core အသုံးပြုသူလမ်းညွှန်

IP core ဗားရှင်းကို မဖော်ပြထားပါက၊ ယခင် IP core ဗားရှင်းအတွက် အသုံးပြုသူလမ်းညွှန်ကို အကျုံးဝင်ပါသည်။

Fault Injection IP Core အသုံးပြုသူလမ်းညွှန်အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

စာရွက်စာတမ်းဗားရှင်း Intel Quartus Prime ဗားရှင်း အပြောင်းအလဲများ
2019.07.09 18.1 မွမ်းမံခဲ့သည်။ Fault Injection IP Pin ဖော်ပြချက် ပြန်လည်သတ်မှတ်ရန်၊ error_injected နှင့် error_scrubbed အချက်ပြမှုများကို ရှင်းလင်းရန် အကြောင်းအရာ။
2018.05.16 18.0 • Intel Quartus Prime Pro Edition Handbook မှ အောက်ပါအကြောင်းအရာများကို ထည့်သွင်းခဲ့သည်-

—   Fault Injection Areas ကို သတ်မှတ်ခြင်း။ နှင့် ခေါင်းစဉ်ခွဲများ။

—   Fault Injection Debugger ကိုအသုံးပြုခြင်း။ နှင့် ခေါင်းစဉ်ခွဲများ။

—   Command-Line Interface နှင့် ခေါင်းစဉ်ခွဲများ။

• Intel FPGA Fault Injection IP Core ကို Fault Injection Intel FPGA IP သို့ အမည်ပြောင်းသည်။
ရက်စွဲ ဗားရှင်း အပြောင်းအလဲများ
2017.11.06 17.1 • Intel အဖြစ် နာမည်ပြောင်းထားသည်။

• Intel Cyclone 10 GX ကိရိယာကို ပံ့ပိုးပေးထားသည်။
2016.10.31 16.1 စက်ပစ္စည်းပံ့ပိုးမှုကို အပ်ဒိတ်လုပ်ထားသည်။
2015.12.15 15.1 • Quartus II ကို Quartus Prime ဆော့ဖ်ဝဲလ်သို့ ပြောင်းထားသည်။

• မိမိကိုယ်ကို ရည်ညွှန်းခြင်းဆိုင်ရာ လင့်ခ်ကို ပုံသေသတ်မှတ်ထားသည်။
2015.05.04 15.0 ကနဦး ထုတ်ဝေမှု။

 

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel UG-01173 Fault Injection FPGA IP Core [pdf] အသုံးပြုသူလမ်းညွှန်
UG-01173 Fault Injection FPGA IP Core၊ UG-01173၊ Fault Injection FPGA IP Core၊ Injection c၊ Injection FPGA IP Core

ကိုးကား

ဆက်စပ်ပို့စ်များ

မှတ်ချက်တစ်ခုချန်ထားပါ။

သင့်အီးမေးလ်လိပ်စာကို ထုတ်ပြန်မည်မဟုတ်ပါ။ လိုအပ်သောအကွက်များကို အမှတ်အသားပြုထားသည်။ *