intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Intel® FPGA IP Core kasutusjuhend

Fault Injection Intel® FPGA IP-tuum sisestab vead FPGA-seadme konfiguratsiooni-RAM-i (CRAM). See protseduur simuleerib pehmeid tõrkeid, mis võivad tavatöö ajal tekkida ühe sündmuse häirete (SEU) tõttu. SEUd on haruldased sündmused ja seetõttu on neid raske testida. Pärast Fault Injection IP-tuuma loomist oma kujundusse ja seadme konfigureerimist saate kasutada Intel Quartus® Prime'i tõrkesüstimise siluri tööriista, et tekitada FPGA-s tahtlikke vigu, et testida süsteemi reageerimist nendele vigadele.

Seotud teave

• Üksiksündmus häirib
• AN 737: SEU tuvastamine ja taastamine Intel Arria 10 seadmetes

Omadused

• Võimaldab hinnata süsteemi vastust üksikute sündmuste funktsionaalsete katkestuste (SEFI) leevendamiseks.
• Võimaldab teil teha SEFI iseloomustamist ettevõttesiseselt, välistades vajaduse kogu süsteemi tala testimise järele. Selle asemel saate piirata kiire testimist aja (FIT)/Mb mõõtmise riketega seadme tasemel.
• Skaalake FIT määrad vastavalt SEFI iseloomustusele, mis on teie disainiarhitektuuri jaoks asjakohane. Saate testimise kiirendamiseks tõrkesüste juhuslikult jaotada kogu seadmesse või piirata need teatud funktsionaalsete piirkondadega.
• Optimeerige oma kujundust, et vähendada häireid, mida põhjustavad ühe sündmusega seotud häired (SEU).

Seadme tugi

Fault Injection IP-tuum toetab Intel Arria® 10, Intel Cyclone® 10 GX ja Stratix® V perekonna seadmeid. Cyclone V perekond toetab tõrkesüsti seadmetes, mille tellimiskoodis on järelliide -SC. -SC-sufiksiga Cyclone V seadmete kohta teabe saamiseks võtke ühendust kohaliku müügiesindajaga.

Ressursside kasutamine ja jõudlus
Tarkvara Intel Quartus Prime genereerib Stratix V A7 FPGA jaoks järgmise ressursihinnangu. Muude seadmete tulemused on sarnased.

Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Intel Corporationi või selle tütarettevõtete kaubamärgid. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist. *Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.

Fault Injection IP Core FPGA jõudlus ja ressursside kasutamine

Seade	ALM-id	Loogikaregistrid		M20K
		Esmane	Teisene
Stratix V A7	3,821	5,179	0	0

Tarkvara Intel Quartus Prime installimine sisaldab Inteli FPGA IP teeki. See teek pakub teie tootmiskasutuseks palju kasulikke IP-tuumasid, ilma et oleks vaja täiendavat litsentsi. Mõned Inteli FPGA IP-tuumad nõuavad tootmiseks kasutamiseks eraldi litsentsi ostmist. Inteli FPGA IP hindamisrežiim võimaldab teil neid litsentsitud Inteli FPGA IP-tuumasid simulatsioonis ja riistvaras hinnata, enne kui otsustate osta täieliku IP-tuuma litsentsi. Peate ostma litsentsitud Inteli IP-tuumade täieliku tootmislitsentsi alles pärast seda, kui olete riistvara testimise lõpetanud ja olete valmis IP-d tootmises kasutama. Tarkvara Intel Quartus Prime installib IP-tuumad vaikimisi järgmistesse kohtadesse:

IP Core paigaldustee

IP Core paigalduskohad

Asukoht	Tarkvara	Platvorm
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro väljaanne	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro väljaanne	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Märkus. Tarkvara Intel Quartus Prime ei toeta installiteel tühikuid.

IP-tuumade kohandamine ja genereerimine
Saate kohandada IP-tuumasid, et toetada mitmesuguseid rakendusi. Intel Quartus Prime IP-kataloog ja parameetriredaktor võimaldavad teil kiiresti valida ja konfigureerida IP-tuumaporte, funktsioone ja väljundit files.

IP-kataloogi ja parameetrite redaktor
IP-kataloogis kuvatakse teie projekti jaoks saadaolevad IP-tuumad, sealhulgas Inteli FPGA IP ja muud IP-d, mille lisate IP-kataloogi otsinguteele. IP-tuuma leidmiseks ja kohandamiseks kasutage IP-kataloogi järgmisi funktsioone.

• Filtreerige IP-kataloog, et kuvada aktiivse seadmepere IP-d või kuvada kõigi seadmeperekondade IP-d. Kui teil pole avatud ühtegi projekti, valige IP-kataloogis seadmeperekond.
• Sisestage väljale Otsing, et leida IP-kataloogist täielik või osaline IP-tuumanimi.
• Paremklõpsake IP-kataloogis IP-tuuma nimel, et kuvada üksikasjad toetatud seadmete kohta, avada IP-tuuma installikaust ja linke IP-dokumentatsioonile.
• Klõpsake Otsi Partner IP to access partner IP information on the web.

Parameetriredaktor palub teil määrata IP-variatsiooni nime, valikulised pordid ja väljundi file põlvkonna valikud. Parameetriredaktor genereerib tipptasemel Intel Quartus Prime IP-aadressi file (.ip) IP-variatsiooni jaoks Intel Quartus Prime Pro Editioni projektides. Parameetriredaktor genereerib tipptasemel Quartuse IP-aadressi file (.qip) IP-variatsiooni jaoks Intel Quartus Prime Standard Editioni projektides. Need files tähistavad projekti IP-variatsiooni ja salvestavad parameetrite teavet.

IP-parameetrite redaktor (Intel Quartus Prime Standard Edition)

IP-tuuma genereerimise väljund (Intel Quartus Prime Pro väljaanne)

Tarkvara Intel Quartus Prime genereerib järgmise väljundi file struktuur üksikute IP-tuumade jaoks, mis ei ole Platform Designeri süsteemi osa.

Individuaalne IP-tuuma genereerimise väljund (Intel Quartus Prime Pro väljaanne)

• Kui see on teie IP-tuumavariatsiooni jaoks toetatud ja lubatud.

Väljund FileIntel FPGA IP Generation

File Nimi	Kirjeldus
<teie_ip>.ip	Tipptaseme IP variatsioon file mis sisaldab teie projekti IP-tuuma parameetrite määramist. Kui IP-variatsioon on osa Platform Designeri süsteemist, genereerib parameetriredaktor ka faili .qsys file.
<teie_ip>.cmp	VHDL-i komponendi deklaratsioon (.cmp) file on tekst file mis sisaldab kohalikke üldisi ja pordimääratlusi, mida kasutate VHDL-i kujundamisel files.
<teie_ip>_generation.rpt	IP või Platform Designeri genereerimise logi file. Kuvab IP genereerimise ajal sõnumite kokkuvõtte.
jätkus…

File Nimi	Kirjeldus
<teie_ip>.qgsimc (ainult platvormide kujundaja süsteemid)	Simulatsiooni vahemällu salvestamine file mis võrdleb .qsys ja .ip files praeguse Platform Designeri süsteemi ja IP-tuuma parameetritega. See võrdlus määrab, kas Platform Designer võib HDL-i taastamise vahele jätta.
<teie_ip>.qgsynth (ainult platvormide kujundaja süsteemid)	Sünteesi vahemällu salvestamine file mis võrdleb .qsys ja .ip files praeguse Platform Designeri süsteemi ja IP-tuuma parameetritega. See võrdlus määrab, kas Platform Designer võib HDL-i taastamise vahele jätta.
<teie_ip>.qip	Sisaldab kogu teavet IP-komponendi integreerimiseks ja kompileerimiseks.
<teie_ip>.csv	Sisaldab teavet IP-komponendi versiooniuuenduse oleku kohta.
.bsf	IP-variatsiooni sümbol, mida kasutatakse plokkskeemil Files (.bdf).
<teie_ip>.spd	Sisend file mida ip-make-simscript nõuab simulatsiooniskriptide genereerimiseks. .spd file sisaldab nimekirja files, mille genereerite simulatsiooniks, koos teabega initsialiseeritavate mälestuste kohta.
<teie_ip>.ppf	Pin Planner File (.ppf) salvestab pordi- ja sõlmemäärangud IP-komponentidele, mille loote PIN-planeerijaga kasutamiseks.
<teie_ip>_bb.v	Kasutage Verilog blackboxi (_bb.v) file tühja mooduli deklaratsioonina kasutamiseks musta kastina.
<teie_ip>_inst.v või _inst.vhd	HDL ntample instantimise mall. Kopeerige ja kleepige selle sisu file teie HDL-i file IP-variatsiooni tuvastamiseks.
<teie_ip>.regmap	Kui IP sisaldab registriteavet, genereerib Intel Quartus Prime tarkvara .regmap file. .regmap file kirjeldab ülem- ja alamliideste registrikaardi teavet. See file täiendab .sopcinfo file pakkudes süsteemi kohta täpsemat registriinfot. See file võimaldab registri kuvamist views ja kasutaja kohandatav statistika süsteemikonsoolis.
<teie_ip>.svd	Võimaldab HPS-i süsteemi silumise tööriistadel view Platform Designer süsteemis HPS-iga ühenduses olevate välisseadmete registrikaardid. Sünteesi ajal salvestab Intel Quartus Prime tarkvara .svd files alluva liidese jaoks, mis on nähtav süsteemikonsooli juhtseadmetele failis .sof file silumiseansil. Süsteemikonsool loeb seda jaotist, millest Platform Designer küsib registrikaardi teavet. Süsteemi alamseadmete puhul pääseb Platform Designer registritele juurde nime järgi.
<teie_ip>.v <teie_ip>.vhd	HDL files, mis loovad sünteesiks või simuleerimiseks iga alammooduli või alam-IP-tuuma.
mentor/	Sisaldab skripti msim_setup.tcl simulatsiooni seadistamiseks ja käitamiseks.
aldec/	Sisaldab simulatsiooni seadistamiseks ja käivitamiseks skripti rivierapro_setup.tcl.
/synopsys/vcs /synopsys/vcsmx	Sisaldab shelliskripti vcs_setup.sh simulatsiooni seadistamiseks ja käitamiseks. Sisaldab shelliskripti vcsmx_setup.sh ja synopsys_sim.setup file simulatsiooni seadistamiseks ja käivitamiseks.
/kadents	Sisaldab shelliskripti ncsim_setup.sh ja muid seadistusi files simulatsiooni seadistamiseks ja käivitamiseks.
/xcelium	Sisaldab paralleelsimulaatori kestaskripti xcelium_setup.sh ja muid seadistusi files simulatsiooni seadistamiseks ja käivitamiseks.
/alammoodulid	Sisaldab HDL-i files IP-tuuma alammooduli jaoks.
<IP alammoodul>/	Platform Designer genereerib /synth ja /sim alamkataloogid iga IP-alammooduli kataloogi jaoks, mille Platform Designer genereerib.

Funktsionaalne kirjeldus
Fault Injection IP tuumaga saavad disainerid teha SEFI iseloomustuse ettevõttesiseselt, skaleerida FIT määrasid vastavalt SEFI iseloomustusele ja optimeerida disainilahendusi, et vähendada SEUde mõju.

Üksiku sündmuse ärrituse leevendamine

Integraallülitused ja programmeeritavad loogikaseadmed, näiteks FPGA-d, on vastuvõtlikud SEU-dele. SEU-d on juhuslikud, mittepurustavad sündmused, mille põhjustavad kaks peamist allikat: alfaosakesed ja kosmiliste kiirte neutronid. Kiirgus võib põhjustada loogikaregistri, sisseehitatud mälubiti või konfiguratsiooni RAM-i (CRAM) biti oma oleku ümberpööramist, mis viib seadme ootamatu tööni. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ja uuematel seadmetel on järgmised CRAM-i võimalused:

• Veatuvastuse tsükliline liiasuskontroll (EDCRC)
• Häiritud CRAM-i automaatne korrigeerimine (puhastamine)
• Võimalus luua häiritud CRAM-i seisund (tõrke süstimine)

Lisateavet SEU leevendamise kohta Intel FPGA seadmetes leiate vastava seadme käsiraamatu peatükist SEU leevendamine.

Vea sissepritse IP-tihvti kirjeldus

Fault Injection IP-tuum sisaldab järgmisi I/O kontakte.

Vea sissepritse IP Core I/O kontaktid

Pin Nimi	Nõela suund	Pin Kirjeldus
crcerror_pin	sisend	Sisend veateadete registrist Unloader Intel FPGA IP (EMR Unloader IP). See signaal kinnitatakse, kui seadme EDCRC on tuvastanud CRC vea.
emr_data	sisend	Veateadete registri (EMR) sisu. EMR-väljade kohta vaadake vastava seadme käsiraamatut. See sisend vastab Avalon Streaming andmeliidese signaalile.
emr_valid	sisend	Näitab, et emr_data sisendid sisaldavad kehtivaid andmeid. See on Avalon Streamingi kehtiv liidese signaal.
Lähtesta	sisend	Mooduli lähtestamise sisend. Lähtestumist juhib täielikult veasüstimise silur.
error_injected	väljund	Näitab, et CRAM-i sisestati viga, nagu kästakse J kauduTAG liides. Signaali kehtivusaeg sõltub teie J seadetestTAG TCK ja juhtploki signaalid. Tavaliselt on aeg umbes 20 TCK signaali taktitsüklit.
error_scrubbed	väljund	Näitab, et seadme puhastamine on lõpetatud, nagu on antud käsuga JTAG liides. Signaali kehtivusaeg sõltub teie J seadetestTAG TCK ja juhtploki signaalid. Tavaliselt on aeg umbes 20 TCK signaali taktitsüklit.
intosc	väljund	Valikuline väljund. Fault Injection IP kasutab seda kella, ntample, EMR_unloaderi ploki kellaaega.

Vea sissepritse IP-tihvti skeem

Fault Injection siluri ja Fault Injection IP Core'i kasutamine

Fault Injection siluja töötab koos Fault Injection IP tuumaga. Esiteks loote IP-tuuma oma kujunduses, kompileerite ja laadite alla saadud konfiguratsiooni file teie seadmesse. Seejärel käivitate tarkvaras Intel Quartus Prime või käsurealt vea sisestamise siluri, et simuleerida pehmeid vigu.

• Vea sisestamise silur võimaldab teil juhtida tõrke sisestamise katseid interaktiivselt või pakettkäskude abil ning määrata tõrkesüstimise loogilised alad.
• Käsurea liides on kasulik siluri käivitamiseks skripti kaudu.

Märkus

Fault Injection siluja suhtleb Fault Injection IP tuumaga JTAG liides. Fault Injection IP aktsepteerib käske JTAG liides ja teatab olekust tagasi JTAG liides. Fault Injection IP-tuum on teie seadmes pehmes loogikas rakendatud; seetõttu peate oma kujunduses selle loogika kasutamisega arvestama. Üks metoodika on iseloomustada oma disaini reaktsiooni SEU-le laboris ja seejärel jätta IP-tuum lõplikust juurutatud disainist välja.

Kasutate Fault Injection IP-tuuma koos järgmiste IP-tuumadega:

• Error Message Register Unloaderi IP-tuum, mis loeb ja salvestab andmeid Inteli FPGA seadmete kõvastatud veatuvastusahelast.
• (Valikuline) Inteli FPGA IP-tuum Advanced SEU Detection, mis võrdleb ühebitise vea asukohti tundlikkuse kaardiga seadme töö ajal, et teha kindlaks, kas pehme viga seda mõjutab.

Vea sissepritse silur läbiview Blokeeri skeem

Märkused:

1. Fault Injection IP pöörab sihitud loogika bitte ümber.
2. Vea sisestamise silur ja täiustatud SEU tuvastamise IP kasutavad sama EMR Unloaderi eksemplari.
3. Advanced SEU Detection IP-tuum on valikuline.

Seotud teave

• SMH kohta Files leheküljel 13
• Teave EMR Unloader IP Core'i kohta lk 10
• Teave Advanced SEU Detection IP Core'i kohta lk 11

Vea sisestamise IP-tuuma käivitamine

MÄRKUS

Fault Injection IP-tuum ei nõua parameetrite määramist. IP-tuuma kasutamiseks looge uus IP-eksemplar, lisage see oma Platform Designer (Standard) süsteemi ja ühendage signaalid vastavalt vajadusele. Peate kasutama Fault Injection IP-tuuma koos EMR Unloaderi IP-tuumaga. Fault Injection ja EMR Unloaderi IP-südamikud on saadaval Platform Designeris ja IP-kataloogis. Soovi korral saate need luua otse oma RTL-i kujundusse, kasutades Verilog HDL-i, SystemVerilogi või VHDL-i.

Teave EMR Unloader IP Core'i kohta
EMR Unloaderi IP-tuum pakub liidest EMR-ile, mida seadme EDCRC pidevalt värskendab, mis kontrollib seadme CRAM-i bittides CRC pehmeid vigu.

Example Platform Designer System, mis sisaldab tõrke sisestamise IP-tuuma ja EMR-i mahalaadija IP-tuuma

Example Fault Injection IP Core ja EMR Unloader IP Core plokkskeem

Seotud teave
Veateadete registreerimine Unloader Intel FPGA IP Core User Guide

Teave täiustatud SEU tuvastamise IP-tuuma kohta

Kasutage täiustatud SEU tuvastamise (ASD) IP-tuuma, kui SEU tolerants on disainiprobleem. Peate kasutama EMR Unloaderi IP-tuuma koos ASD IP-tuumaga. Seega, kui kasutate ASD IP-d ja tõrke sisestamise IP-d sama kujundusega, peavad need jagama EMR Unloaderi väljundit Avalon®-ST jaoturi komponendi kaudu. Järgmisel joonisel on kujutatud Platform Designer süsteem, milles Avalon-ST jaotur jaotab EMR-i sisu ASD ja Fault Injection IP tuumadele.

ASD ja Fault Injection IP kasutamine samas platvormi kujundaja süsteemis

Seotud teave
Täiustatud SEU tuvastamise Intel FPGA IP Core kasutusjuhend

Vea sissepritsealade määratlemine
Tundlikkuse kaardi päise (.smh) abil saate määrata vea sisestamiseks FPGA konkreetsed piirkonnad. file. SMH file salvestab seadme CRAM-i bittide koordinaadid, neile määratud piirkonna (ASD piirkond) ja kriitilisuse. Disainiprotsessis kasutate hierarhiat tagpiirkonna loomiseks. Seejärel genereerib Intel Quartus Prime Assembler kompileerimise ajal SMH file. Vea sisestamise silur piirab tõrkesüsti konkreetsete seadme piirkondadega, mille määrate SMH-s file.

Hierarhia teostamine Tagging
Saate määrata testimiseks FPGA piirkonnad, määrates asukohale ASD piirkonna. Saate määrata ASD piirkonna väärtuse oma kujundushierarhia mis tahes osale, kasutades projekteerimispartitsioonide akent.

1. Valige Ülesanded ➤ Vaheseinte kujundamise aken.
2. Paremklõpsake päiserea suvalises kohas ja lülitage sisse ASD piirkond, et kuvada veerg ASD piirkond (kui seda pole veel kuvatud).
3. Sisestage iga partitsiooni väärtus vahemikus 0 kuni 16, et määrata see konkreetsele ASD piirkonnale.
   • ASD piirkond 0 on reserveeritud seadme kasutamata osadele. Saate sellele piirkonnale määrata partitsiooni, et määrata see mittekriitiliseks.
   • ASD piirkond 1 on vaikepiirkond. Kõik seadme kasutatud osad on määratud sellele piirkonnale, välja arvatud juhul, kui te ASD piirkonna määramist selgesõnaliselt muudate.

SMH kohta Files

SMH file sisaldab järgmist teavet:

• Kui te ei kasuta hierarhiat tagSMH file loetleb kõik CRAM-i bitid ja näitab, kas see on disaini suhtes tundlik.
• Kui olete läbi viinud hierarhia tagja muudetud ASD piirkonna vaikemääranguid, SMH file loetleb kõik CRAM-i bitid ja sellele on määratud ASD-piirkond.

Vea sisestamise silur võib piirata süstimist ühte või mitmesse määratud piirkonda. Assembleri suunamiseks SMH-d genereerima file:

• Valige Ülesanded ➤ Seade ➤ Seadme ja PIN suvandid ➤ Veatuvastus CRC.
• Lülitage sisse SEU tundlikkuse kaart file (.smh) valik.

Vea sisestamise siluri kasutamine

MÄRKUS
Vea sisestamise siluri kasutamiseks loote ühenduse oma seadmega JTAG liides. Seejärel konfigureerige seade ja sisestage vead. Vea sisestamise siluri käivitamiseks valige Intel Quartus Prime'i tarkvaras Tööriistad ➤ Fault Injection Siluja. Seadme konfigureerimine või programmeerimine sarnaneb Programmeerija või Signal Tap Logic Analyzeri jaoks kasutatavale protseduurile.

Vea sissepritse silur

Oma J konfigureerimiseksTAG kett:

1. Klõpsake nuppu Riistvara häälestus. Tööriist kuvab teie arvutiga ühendatud programmeerimisriistvara.
2. Valige programmeerimisriistvara, mida soovite kasutada.
3. Klõpsake nuppu Sule.
4. Klõpsake nuppu Automaatne tuvastamine, mis täidab seadmeahela J-s leiduvate programmeeritavate seadmetegaTAG kett.

Seotud teave
Suunatud vea sissepritse funktsioon lk 21

Riist- ja tarkvaranõuded

Vea sisestamise siluri kasutamiseks on vaja järgmist riist- ja tarkvara:

• FEATURE rida teie Inteli FPGA litsentsis, mis võimaldab Fault Injection IP-tuuma. Lisateabe saamiseks võtke ühendust kohaliku Inteli FPGA müügiesindajaga.
• Allalaadimiskaabel (Intel FPGA allalaadimiskaabel, Intel FPGA allalaadimiskaabel II, või II).
• Inteli FPGA arenduskomplekt või kasutaja loodud plaat JTAG ühendus testitava seadmega.
• (Valikuline) teie Inteli FPGA litsentsi FEATURE rida, mis võimaldab Advanced SEU Detection IP-tuuma.

Seadme ja vea sisestamise siluri konfigureerimine

Vea sisestamise silur kasutab faili .sof ja (valikuliselt) tundlikkuse kaardi päist (.smh) file. Tarkvaraobjekt File (.sof) konfigureerib FPGA. .smh file määrab CRAM-i bittide tundlikkuse seadmes. Kui te ei esita .smh file, sisestab vea sisestamise silur vead juhuslikult kogu CRAM-i bittidesse. Faili .sof määramiseks:

1. Valige väljal Seadmekett FPGA, mida soovite konfigureerida.
2. Klõpsake nuppu Vali File.
3. Liikuge failile .sof ja klõpsake nuppu OK. Vea sisestamise silur loeb faili .sof.
4. (Valikuline) Valige SMH file.
   Kui te SMH-d ei määra file, sisestab vea sisestamise silur tõrked juhuslikult kogu seadmesse. Kui määrate SMH file, saate piirata süstimist seadme kasutatud piirkondadega.
   • Paremklõpsake seadet kastis Seadmekett ja seejärel klõpsake nuppu Vali SMH File.
   • Valige oma SMH file.
   • Klõpsake nuppu OK.
5. Lülitage programm/konfigureerimine sisse.
6. Klõpsake nuppu Start.

Vea sisestamise silur konfigureerib seadme .sof.

Kontekstimenüü SMH valimiseks File

Piirkondade piiramine vea süstimiseks

Pärast SMH laadimist file, saate suunata vea sisestamise siluri töötama ainult teatud ASD piirkondades. ASD piirkonna(de) määramiseks, kuhu vead sisestada:

1. Paremklõpsake väljal Seadmekett FPGA-d ja klõpsake nuppu Kuva seadme tundlikkuse kaart.
2. Valige vea sisestamiseks ASD piirkond (piirkonnad).

Seadme tundlikkuse kaart Viewer

Veatüüpide määramine

Süstimiseks saate määrata erinevat tüüpi vead.

• Üksikud vead (SE)
• Topelt külgnevad vead (DAE)
• Parandamatud mitmebitised vead (EMBE)

Inteli FPGA-seadmed saavad ise parandada üksikuid ja kahe kõrvuti asetsevaid vigu, kui puhastusfunktsioon on lubatud. Inteli FPGA-seadmed ei saa mitmebitiseid vigu parandada. Nende vigade silumise kohta lisateabe saamiseks vaadake peatükki SEU-de leevendamise kohta. Saate määrata süstitavate vigade segu ja süstimisaja intervalli. Süstimisaja intervalli määramiseks:

1. Vea sisestamise siluris valige Tööriistad ➤ Valikud.
2. Lohistage punane kontroller vigade hulka. Teise võimalusena saate määrata segu numbriliselt.
3. Määrake süstimise intervalli aeg.
4. Klõpsake nuppu OK.

Joonis 12. SEU tõrketüüpide segu määramine

Seotud teave Üksiku sündmuse ärrituse leevendamine

Süstimisvead

Vigu saate sisestada mitmes režiimis:

• Sisestage käsu peale üks viga
• Sisestage käsu peale mitu viga
• Sisestage vead, kuni antakse käsk lõpetada

Nende vigade sisestamiseks toimige järgmiselt.

1. Lülitage sisse suvand Inject Fault.
2. Valige, kas soovite käivitada veasüsti mitme iteratsiooni jooksul või kuni peatamiseni:
   • Kui valite töötamise kuni peatamiseni, sisestab vea sisestamise silur tõrked dialoogiboksis Tööriistad ➤ Suvandid määratud intervalliga.
   • Kui soovite käivitada veasüsti teatud arvu iteratsioonide jaoks, sisestage number.
3. Klõpsake nuppu Start.

Märkus. Vea sisestamise silur töötab määratud arvu iteratsioonide jooksul või kuni peatamiseni. Intel Quartus Prime'i sõnumite aknas kuvatakse teated sisestatud vigade kohta. Lisateabe saamiseks sisestatud tõrgete kohta klõpsake nuppu Loe EMR. Fault Injection Debugger loeb seadme EMR-i ja kuvab selle sisu aknas Messages.

Intel Quartus Prime Error Injection ja EMR sisuteated

Salvestusvead
Saate salvestada mis tahes sisestatud tõrke asukoha, märkides Intel Quartus Prime Messages aknas esitatud parameetrid. Kui näiteksampKui süstitud rike põhjustab käitumist, mida soovite uuesti esitada, saate sihtida süstimiseks seda asukohta. Saate teha sihitud süsti, kasutades käsurea liidest Fault Injection Debugger.

Süstitud vigade kustutamine
FPGA normaalse funktsiooni taastamiseks klõpsake nuppu Scrub. Vea puhastamisel kasutatakse vigade parandamiseks seadme EDCRC funktsioone. Puhastusmehhanism on sarnane seadme töötamise ajal kasutatavale.

Käsurea liides
Vea sisestamise siluri saate käivitada käsureal käivitatava failiga quartus_fid, mis on kasulik, kui soovite skriptist vea sisestada.

Tabel 5. Käsurea argumendid vea sisestamiseks

Lühike argument	Pikk argument	Kirjeldus
c	kaabel	Määrake programmeerimisriistvara või -kaabel. (Nõutud)
i	indeks	Määrake vea sisestamiseks aktiivne seade. (Nõutud)
n	number	Määrake sisestatavate vigade arv. Vaikeväärtus on 1. (Valikuline)
t	aega	Süstimise vaheline intervall. (Valikuline)

Märkus. Kasutage quartus_fid –help selleks view kõik saadaolevad valikud. Järgmine kood pakub ntamples kasutades Fault Injection Debuggeri käsurea liidest.
############################################

• # Uurige, millised USB-kaablid on selle juhtumi jaoks saadaval
• # Tulemus näitab, et saadaval on üks kaabel nimega “USB-Blaster” #
• $ quartus_fid –loend . . .
• Info: Käsk: quartus_fid –list
  1. USB-Blaster sj-sng-z4-l [USB-0] Teave: Intel Quartus Prime 64-bitine tõrkesüstimise silur oli edukas. 0 viga, 0 hoiatust
• ############################################
• # Otsige, millised seadmed on USB-Blasteri kaabliga saadaval
• # Tulemuses on kaks seadet: Stratix V A7 ja MAX V CPLD. #
• $ quartus_fid – USB-Blasteri kaabel -a
• Teave: käsk: quartus_fid –cable=USB-Blaster -a
• Info (208809): Programmeerimiskaabli kasutamine "USB-Blaster on sj-sng-z4 [USB-0]"
  1. USB-Blaster sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Teave: Intel Quartus Prime 64-bitine tõrkesüstimise silur oli edukas.
• 0 viga, 0 hoiatust
• ############################################
• # Programmeerige Stratix V seade
• # Valik –index määrab ühendatud seadmes tehtavad toimingud.
• # “=svgx.sof” seostab faili .sof file seadmega
• # “#p” tähendab seadme # programmeerimist
• $ quartus_fid –kaabel USB-Blaster –indeks “@1=svgx.sof#p” . . .
• Teave (209016): Seadme indeksi 1 konfigureerimine
• Teave (209017): 1. seade sisaldab JTAG ID-kood 0x029030DD
• Teave (209007): konfigureerimine õnnestus – konfigureeritud on 1 seade
• Info (209011): Edukalt sooritatud toiming(ad)
• Teave (208551): Programmi allkiri seadmesse 1.
• Teave: Intel Quartus Prime 64-bitine tõrkesüstimise silur oli edukas.
• 0 viga, 0 hoiatust
• ############################################
• # Sisestage seadmesse rike.
• # #i operaator näitab vigade sisestamist
• # -n 3 näitab 3 vea sisestamist #
• $ quartus_fid – USB-Blasteri kaabel –indeks “@1=svgx.sof#i” -n 3
• Teave: käsk: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Info (208809): Programmeerimiskaabli kasutamine "USB-Blaster on sj-sng-z4 [USB-0]"
• Teave (208521): sisestab seadme(tesse) 3 viga
• Teave: Intel Quartus Prime 64-bitine tõrkesüstimise silur oli edukas.
• 0 viga, 0 hoiatust
• ############################################
• # Interaktiivne režiim.
• # Tehte #i kasutamine koos -n 0-ga paneb siluri interaktiivsesse režiimi.
• # Pange tähele, et eelmisel seansil sisestati 3 viga;
• # “E” loeb hetkel EMR Unloaderi IP-tuuma rikkeid. #
• $ quartus_fid – USB-Blasteri kaabel –indeks “@1=svgx.sof#i” -n 0
• Teave: käsk: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Info (208809): Programmeerimiskaabli kasutamine "USB-Blaster on sj-sng-z4 [USB-0]"
• Sisenema :
• 'F' vea sisestamiseks
• "E", et lugeda EMR-i
• "S" vea(de) puhastamiseks
• 'Q', et lõpetada E
• Info (208540): EMR-massiivi lugemine
• Teave (208544): seadmes 3 tuvastati 1 kaadri viga.
• Teave (208545): Viga #1 : Üksik viga kaadris 0x1028 bitil 0x21EA.
• Teave (10914): Viga #2 : Parandamatu mitmebitine viga kaadris 0x1116.
• Teave (208545): Viga #3 : Üksik viga kaadris 0x1848 biti 0x128C juures.
• 'F' vea sisestamiseks
• "E", et lugeda EMR-i
• "S" vea(de) puhastamiseks
• Q väljumiseks 'Q'
• Info: Intel Quartus Prime'i 64-bitine tõrkesüstimise silur oli edukas. 0 viga, 0 hoiatust
• Info: Maksimaalne virtuaalmälu: 1522 megabaiti
• Info: Töötlemine lõppes: L 3. november 18:50:00 2014
• Info: Kulunud aeg: 00:00:29
• Info: Protsessori koguaeg (kõikidel protsessoritel): 00:00:13

Suunatud vea sissepritse funktsioon

Märkus

Fault Injection Debugger sisestab vead FPGA-sse juhuslikult. Siiski võimaldab sihitud vea sisestamise funktsioon sisestada vead CRAM-i sihitud asukohtadesse. See toiming võib olla kasulik ntample, kui märkasite SEU sündmust ja soovite pärast taastestrateegia muutmist testida FPGA või süsteemi vastust samale sündmusele. Funktsioon Targeted Fault Injection on saadaval ainult käsurea liidese kaudu. Saate määrata, et vead sisestatakse käsurealt või viiparežiimis. Seotud Informatsioon

AN 539: Testimise metoodika või vigade tuvastamine ja taastamine Inteli FPGA seadmetes CRC abil

Vigade loendi määramine käsurealt

Funktsioon Targeted Fault Injection võimaldab teil määrata käsurealt vealoendi, nagu on näidatud järgmises näitesample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Kus: c 1 näitab, et FPGA on juhitud arvuti esimese kaabli abil. i “@1= six.sof#i” näitab, et ahela esimene seade on objektiga koormatud file svgx.sof ja sisestatakse vead. n 2 näitab, et sisestatakse kaks viga. user=”@1= 0x2274 0x05EF 0x2264 0x0500” on kasutaja määratud vigade loend, mis tuleb sisestada. Selles eksample, seadmel 1 on kaks viga: kaadris 0x2274, bitt 0x05EF ja kaadril 0x2264, bitt 0x0500.

Vigade loendi määramine viiparežiimist

Funktsiooni Targeted Fault Injection saate kasutada interaktiivselt, määrates tõrgete arvuks 0 (-n 0). Vea sisestamise silur esitab viiparežiimi käsud ja nende kirjeldused.

Viibarežiimi käsk	Kirjeldus
F	Süstige viga
E	Lugege EMR-i
S	Puhastusvead
Q	Lõpeta

Viibarežiimis saate anda F-käsu üksi, et sisestada üks rike seadme juhuslikus asukohas. Järgmises eksampKui käsurežiimis F-käsku kasutatakse, sisestatakse kolm viga. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Viga 1 – ühe biti viga kaadris 0x12, bitis 0x34
• Viga 2 – parandamatu viga kaadris 0x56, bitt 0x78 (* tähistab mitmebitist viga)
• Viga 3 – kahekordne külgnev viga kaadris 0x9A, bitt 0xBC (+ näitab topeltbiti viga)

F 0x12 0x34 0x56 0x78 * Sisestatakse üks (vaike)viga: 1. viga – ühe biti viga kaadris 0x12, bitt 0x34. Asukohti pärast esimest kaadri/biti asukohta eiratakse. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Sisestatakse kolm viga:

• Viga 1 – ühe biti viga kaadris 0x12, bitis 0x34
• Viga 2 – parandamatu viga kaadris 0x56, bitis 0x78
• Viga 3 – kahekordne külgnev viga kaadris 0x9A, bitt 0xBC
• Asukohti pärast esimest 3 kaadri/biti paari eiratakse

CRAM-i bittide asukohtade määramine

Märkus. 

Kui vea sisestamise silur tuvastab CRAM-i EDCRC tõrke, sisaldab veateadete register (EMR) tuvastatud CRAM-i vea sündroomi, kaadri numbrit, biti asukohta ja vea tüüpi (ühe-, kahe- või mitmebitine). Kui avastate EDCRC tõrke, salvestage süsteemi testimise ajal vea sisestamise siluri EMR-i sisu. Salvestatud EMR-i sisuga saate anda kaadri- ja bitinumbrid tõrkesüstimise silurile, et taasesitada süsteemi testimise käigus täheldatud vigu, kujundada edasi ja iseloomustada süsteemi taastamise vastust sellele veale.

Seotud teave
AN 539: testimismetoodika või vigade tuvastamine ja taastamine CRC abil Inteli FPGA seadmetes

Täpsemad käsurea valikud: ASD piirkonnad ja veatüübi kaalumine

Vigade sisestamiseks ASD piirkondadesse ja veatüüpide kaalumiseks saate kasutada käsurea liidest Fault Injection Debugger. Esiteks määrate veatüüpide kombinatsiooni (üks bitt, topelt kõrvuti ja mitmebitine parandamatu), kasutades käsku –weight . . valik. Näiteksample, 50% üksikute vigade, 30% kahekordsete külgnevate vigade ja 20% mitmebitiste parandamatute vigade kombinatsiooni jaoks kasutage suvandit –weight=50.30.20. Seejärel kasutage ASD piirkonna sihtimiseks suvandit -smh, et kaasata SMH file ja märkige sihtida ASD piirkond. Näiteksample: $ quartus_fid –kaabel=USB-BlasterII –indeks “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

See eksample käsk:

• Programmeerib seadme ja sisestab vead (pi string)
• Sisestab 100% ühebitise vea (100.0.0)
• Süstib ainult piirkonda ASD_REGION 2 (näidatud numbriga 2)
• Süstib 30 viga

Fault Injection IP Core User Guide Archives

IP Core versioon	Kasutusjuhend
18.0	Vea sissepritse Intel FPGA IP Core kasutusjuhend
17.1	Intel FPGA Fault Injection IP Core kasutusjuhend
16.1	Altera Fault Injection IP Core kasutusjuhend
15.1	Altera Fault Injection IP Core kasutusjuhend

Kui IP-tuumaversiooni loendis pole, kehtib eelmise IP-tuumaversiooni kasutusjuhend.

Dokumenteerige vigade sisestamise IP Core'i kasutusjuhend versioonide ajalugu

Dokumendi versioon	Intel Quartus Prime versioon	Muudatused
2019.07.09	18.1	Uuendati Vea sissepritse IP-tihvti kirjeldus Teema, et selgitada signaale Reset, error_injected ja error_scrubbed.
2018.05.16	18.0	• Intel Quartus Prime Pro Editioni käsiraamatust on lisatud järgmised teemad. —   Vea sissepritsealade määratlemine ja alateemad. —   Vea sisestamise siluri kasutamine ja alateemad. —   Käsurea liides ja alateemad. • Intel FPGA Fault Injection IP tuum nimetati ümber Fault Injection Intel FPGA IP-ks.

Kuupäev	Versioon	Muudatused
2017.11.06	17.1	• Uue kaubamärgiga Intel. • Lisatud Intel Cyclone 10 GX seadme tugi.
2016.10.31	16.1	Uuendatud seadme tugi.
2015.12.15	15.1	• Quartus II muudeti Quartus Prime tarkvaraks. • Fikseeritud eneseviitetega seotud link.
2015.05.04	15.0	Esialgne vabastamine.

 

Dokumendid / Ressursid

intel UG-01173 Fault Injection FPGA IP Core [pdfKasutusjuhend UG-01173 tõrke sisestamise FPGA IP-tuum, UG-01173, tõrke sisestamise FPGA IP-tuum, sisestus c, sisestus FPGA IP-tuum

Viited

• Kasutusjuhend