Intel UG-01173 Fault Injection FPGA IP Core

Fault Injections Intel® FPGA IP Core User Guide

Ny fault Injection Intel® FPGA IP core dia manindrona hadisoana ao amin'ny RAM (CRAM) amin'ny fitaovana FPGA iray. Ity fomba fiasa ity dia mamolavola fahadisoana malefaka izay mety hitranga mandritra ny fandidiana mahazatra noho ny fikorontanan'ny hetsika tokana (SEU). Ny SEU dia tranga tsy fahita firy ary noho izany dia sarotra ny fitsapana. Aorian'ny fametrahanao ny fototry ny IP Fault Injection ao amin'ny famolavolanao sy ny fampifanarahana ny fitaovanao, dia azonao atao ny mampiasa ny fitaovana Intel Quartus® Prime Fault Injection Debugger mba hahatonga ny fahadisoana niniana natao tao amin'ny FPGA mba hitsapana ny valin'ny rafitra amin'ireo fahadisoana ireo.

Fampahafantarana mifandraika

• Fihetseham-po tokana
• AN 737: Fikarohana sy fanarenana ny SEU amin'ny fitaovana Intel Arria 10

Toetoetra

• Mamela anao hanombantombana ny valin'ny rafitra amin'ny fanalefahana ny fahatapahan'ny hetsika tokana (SEFI).
• Mamela anao hanao SEFI characterization ao an-trano, manafoana ny filàna ny rafitra manontolo fitiliana taratra. Fa kosa, azonao atao ny mametra ny fitiliana taratra amin'ny fandrefesana tsy fahombiazana amin'ny fotoana (FIT)/Mb eo amin'ny haavon'ny fitaovana.
• Ampitomboy ny tahan'ny FIT araka ny toetran'ny SEFI izay mifandraika amin'ny maritrano famolavolanao. Azonao atao ny mizara tsindrona kisendrasendra manerana ny fitaovana iray manontolo, na manery azy ireo amin'ny faritra miasa manokana mba hanafainganana ny fitsapana.
• Amboary ny endrikao mba hampihenana ny fanelingelenana vokatry ny hetsika tokana (SEU).

Fanohanana fitaovana

Ny fault Injection IP core dia manohana ny fitaovana fianakaviana Intel Arria® 10, Intel Cyclone® 10 GX ary Stratix® V. Ny fianakaviana Cyclone V dia manohana ny Fault Injection amin'ny fitaovana misy tovana -SC amin'ny kaody famandrihana. Mifandraisa amin'ny solontenan'ny varotra eo an-toerana raha mila fanazavana momba ny -SC suffix Cyclone V fitaovana.

Fampiasana sy Fampiasana loharanon-karena
Ny lozisialy Intel Quartus Prime dia mamokatra ity tombantomban'ny loharanon-karena manaraka ity ho an'ny Stratix V A7 FPGA. Mitovy ny vokatra ho an'ny fitaovana hafa.

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra, na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'izay vaovao navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Fault Injection IP Core FPGA Performance sy ny fampiasana loharanon-karena

Fitaovana	fiantrana	Logic Registers		M20K
		KILONGA	faharoa
Stratix V A7	3,821	5,179	0	0

Ny fametrahana rindrambaiko Intel Quartus Prime dia ahitana ny tranomboky IP FPGA Intel. Ity tranomboky ity dia manome core IP mahasoa maro ho an'ny fampiasanao famokarana tsy mila fahazoan-dàlana fanampiny. Ny cores Intel FPGA IP sasany dia mitaky ny fividianana fahazoan-dàlana manokana ho an'ny fampiasana famokarana. Ny Intel FPGA IP Evaluation Mode dia ahafahanao manombatombana ireo cores Intel FPGA IP manana fahazoan-dàlana amin'ny simulation sy hardware, alohan'ny hanapahan-kevitra hividy fahazoan-dàlana IP famokarana feno. Mila mividy fahazoan-dàlana famokarana feno ho an'ny cores Intel IP manana fahazoan-dàlana ianao rehefa vita ny fitsapana fitaovana ary vonona ny hampiasa ny IP amin'ny famokarana. Ny lozisialy Intel Quartus Prime dia mametraka ny IP cores amin'ireto toerana manaraka ireto:

Lalana fametrahana IP Core

Toerana fametrahana IP Core

Toerana	Software	Platform
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	am-baravarankely
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Fanamarihana: Ny rindrambaiko Intel Quartus Prime dia tsy mahazaka habaka amin'ny lalana fametrahana.

Manamboara sy mamorona IP Cores
Azonao atao ny mampifanaraka ny cores IP hanohanana karazana fampiharana maro. Ny Intel Quartus Prime IP Catalog sy ny tonian-dahatsoratry ny parameter dia ahafahanao misafidy haingana sy manitsy ny seranan-tsambo, ny endri-javatra ary ny vokatra fototra IP. files.

IP Catalog sy Parameter Editor
Ny IP Catalog dia mampiseho ny IP cores azo ampiasaina amin'ny tetikasanao, ao anatin'izany ny Intel FPGA IP sy ny IP hafa ampidirinao amin'ny làlan'ny fikarohana IP Catalog.

• Sivana IP Catalog hanehoana IP ho an'ny fianakaviana fitaovana mavitrika na Asehoy IP ho an'ny fianakaviana fitaovana rehetra. Raha tsy manana tetikasa misokatra ianao dia fidio ny Fianakaviana Device amin'ny IP Catalog.
• Soraty ao amin'ny saha Fikarohana mba hahitana ny anarana fototra IP feno na ampahany amin'ny IP Catalog.
• Tsindrio havanana ny anaran'ny IP core ao amin'ny IP Catalog raha te hampiseho ny antsipiriany momba ny fitaovana tohanana, hanokafana ny lahatahiry fametrahana ny IP core, ary ny rohy mankany amin'ny antontan-taratasy IP.
• tsindrio Hitady ny Partner IP to access partner IP information on the web.

Ny tonian-dahatsoratry ny parameter dia manosika anao hamaritra anarana fiovaovan'ny IP, seranan-tsambo azo atao ary vokatra file safidy taranaka. Ny tonian-dahatsoratra dia mamorona Intel Quartus Prime IP avo lenta file (.ip) ho an'ny fanovana IP amin'ny tetikasa Intel Quartus Prime Pro Edition. Mamokatra Quartus IP avo lenta ny tonian-dahatsoratra file (.qip) ho an'ny fanovana IP amin'ny tetikasa Intel Quartus Prime Standard Edition. IRETO files dia maneho ny fiovaovan'ny IP ao amin'ny tetikasa, ary mitahiry fampahalalana momba ny parameter.

IP Parameter Editor (Intel Quartus Prime Standard Edition)

IP Core Generation Output (Intel Quartus Prime Pro Edition)

Ny rindrambaiko Intel Quartus Prime dia miteraka ity vokatra manaraka ity file rafitra ho an'ny core IP tsirairay izay tsy ao anatin'ny rafitra Designer Platform.

Isan'ny IP Core Generation Output (Intel Quartus Prime Pro Edition)

• Raha tohana sy avela ho an'ny fiovaovana fototra IP anao.

Output Files an'ny Intel FPGA IP Generation

File Anarana	Description
<ny_ip>.ip	Fiovaovan'ny IP ambony indrindra file izay misy ny mari-pamantarana fototra IP ao amin'ny tetikasanao. Raha anisan'ny rafitra Mpamorona Platform ny fiovaovan'ny IP, dia mamokatra .qsys ihany koa ny tonian-dahatsoratry ny parameter file.
<ny_ip>.cmp	Ny VHDL Component Declaration (.cmp) file dia lahatsoratra file izay misy famaritana ankapobeny sy seranana eo an-toerana izay ampiasainao amin'ny famolavolana VHDL files.
<ny_ip>_generation.rpt	IP na Loharanon'ny mpamorona Platform file. Mampiseho famintinana ireo hafatra mandritra ny famokarana IP.
nitohy…

File Anarana	Description
<ny_ip>.qgsimc (Rafitra Mpamorona sehatra ihany)	Simulation cache file izay mampitaha ny .qsys sy .ip files miaraka amin'ny mari-pamantarana amin'izao fotoana izao ny rafitra Designer Platform sy ny IP core. Ity fampitahana ity dia mamaritra raha afaka mandingana ny fanavaozana ny HDL ny Designer Platform.
<ny_ip>.qgsynth (Rafitra Mpamorona Platform ihany)	Synthesis caching file izay mampitaha ny .qsys sy .ip files miaraka amin'ny mari-pamantarana amin'izao fotoana izao ny rafitra Designer Platform sy ny IP core. Ity fampitahana ity dia mamaritra raha afaka mandingana ny fanavaozana ny HDL ny Designer Platform.
<ny_ip>.qip	Ahitana ny fampahalalana rehetra hampidirana sy hanangonana ny singa IP.
<ny_ip>.csv	Ahitana fampahafantarana momba ny toetry ny fanavaozana ny singa IP.
.bsf	Fanehoana mari-pamantarana ny fiovaovan'ny IP ampiasaina amin'ny Diagram Block Files (.bdf).
<ny_ip>.spd	fahan'ny file fa ip-make-simscript dia mila mamorona script simulation. Ny .spd file misy lisitry ny fileMamokatra ho an'ny simulation ianao, miaraka amin'ny fampahalalana momba ny fahatsiarovana izay natombokao.
<ny_ip>.ppf	Ny Pin Planner File (.ppf) dia mitahiry ny seranan-tsambo sy ny node ho an'ny singa IP noforoninao hampiasaina amin'ny Pin Planner.
<ny_ip>_bb.v	Ampiasao ny boaty mainty Verilog (_bb.v) file ho fanambaràna maody tsy misy na inona na inona ampiasaina ho boaty mainty.
<ny_ip>_inst.v na _inst.vhd	HDL example template instantiation. Adikao sy apetaho ny ao anatiny file ao amin'ny HDL anao file mba hanazavana ny fiovan'ny IP.
<ny_ip>.regmap	Raha misy fampahalalana momba ny fisoratana anarana ny IP, dia ny rindrambaiko Intel Quartus Prime no mamorona ny .regmap file. Ny .regmap file dia manoritsoritra ny mombamomba ny sari-tany momba ny interface master sy slave. izany file mameno ny .sopcinfo file amin'ny fanomezana fampahalalana misimisy kokoa momba ny rejistra momba ny rafitra. izany file mamela ny fisoratana anarana views sy statistika azo zahana amin'ny mpampiasa ao amin'ny System Console.
<ny_ip>.svd	Mamela ny HPS System Debug fitaovana view ny sarintany momba ny periferika mifandray amin'ny HPS ao anatin'ny rafitra Mpamorona Platform. Mandritra ny synthesis, ny rindrambaiko Intel Quartus Prime dia mitahiry ny .svd files ho an'ny interface andevo hita amin'ny tompon'ny System Console ao amin'ny .sof file ao amin'ny fivoriana debug. Ny System Console dia mamaky ity fizarana ity, izay anontanin'ny Platform Designer momba ny mombamomba ny sari-tany. Ho an'ny andevo rafitra, ny Platform Designer dia miditra amin'ny rejisitra amin'ny anarana.
<ny_ip>.v <ny_ip>.vhd	HDL files izay mametraka ny submodule tsirairay na ny fototry ny IP ho an'ny synthesis na simulation.
mpanoro hevitra/	Misy script msim_setup.tcl hananganana sy hanaovana simulation.
aldec/	Ahitana sora-baventy rivierapro_setup.tcl hanamboarana sy hanaovana simulation.
/synopsys/vcs /synopsys/vcsmx	Misy script akorandriaka vcs_setup.sh hananganana sy hanaovana simulation. Misy script akorandriaka vcsmx_setup.sh sy synopsys_sim.setup file manangana sy manao simulation.
/cadence	Ahitana script akorandriaka ncsim_setup.sh sy fanamboarana hafa files manangana sy manao simulation.
/xcelium	Misy script akorandriaka parallel simulator xcelium_setup.sh sy fanamboarana hafa files manangana sy manao simulation.
/submodules	Misy HDL files ho an'ny submodule fototra IP.
<IP submodule>/	Platform Designer dia mamorona / synth sy / sim sub-directories ho an'ny lahatahiry submodule IP tsirairay izay vokarin'ny Platform Designer.

Functional Description
Miaraka amin'ny fototry ny IP Fault Injection, ny mpamorona dia afaka manatanteraka ny famaritan'ny SEFI ao an-trano, manenjana ny tahan'ny FIT araka ny toetran'ny SEFI, ary manatsara ny endrika mba hampihenana ny fiantraikan'ny SEU.

Hetsika tokana fanalefahana

Ny faritra mitambatra sy ny fitaovana lojika azo zahana toy ny FPGA dia mora voan'ny SEU. Ny SEU dia fisehoan-javatra kisendrasendra, tsy manimba, vokatry ny loharano roa lehibe: ny singa alpha sy ny neutron avy amin'ny taratra cosmic. Ny taratra dia mety hahatonga na ny rejisitra lojika, ny bitika fitadidiana tafiditra, na ny bitika RAM (CRAM) fanamafisana ny toerany, ka mitarika amin'ny fiasan'ny fitaovana tsy ampoizina. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ary ireo fitaovana vaovao kokoa dia manana ireto fahaiza-manao CRAM manaraka ireto:

• Error Detection Cyclical Redundance Checking (EDCRC)
• Fanitsiana mandeha ho azy amin'ny CRAM mikorontana (mihoko)
• Fahaizana mamorona toe-javatra mahasosotra CRAM (fault injection)

Raha mila fanazavana fanampiny momba ny fanalefahana SEU amin'ny fitaovana Intel FPGA dia jereo ny toko SEU Mitigation ao amin'ny boky torolalana momba ny fitaovana tsirairay.

Fault Injections IP Pin Description

Ny fototry ny IP Fault Injection dia ahitana ireto pin I/O manaraka ireto.

Fault Injections IP Core I/O Pins

Anaran'ny Pin	Pin Direction	Famaritana Pin
crcerror_pin	fahan'ny	Fampidirana avy amin'ny Error Message Register Unloader Intel FPGA IP (EMR Unloader IP). Ity mari-pamantarana ity dia nohamafisin'ny EDCRC an'ny fitaovana rehefa misy fahadisoana CRC hita.
emr_data	fahan'ny	Error Message Register (EMR) votoaty. Jereo ny boky torolalana fitaovana mifanaraka amin'ny sahan'ny EMR. Ity fampidirana ity dia mifanaraka amin'ny famantarana ny interface data Avalon Streaming.
emr_valid	fahan'ny	Manondro fa misy angona manan-kery ny fampidirana emr_data. Ity dia famantarana interface tsara Avalon Streaming.
Avereno	fahan'ny	Fampidirana reset Module. Ny famerenana dia fehezin'ny Fault Injection Debugger.
error_injected	vokatra	Manondro fa nisy hadisoana nampidirina tao amin'ny CRAM araka ny baiko tamin'ny alàlan'ny JTAG interface tsara. Ny halavan'ny fotoana ambaran'ity mari-pamantarana ity dia miankina amin'ny fandrindranao ny JTAG TCK sy fanaraha-maso fanakanana famantarana. Amin'ny ankapobeny, manodidina ny 20 tsingerin'ny famantaranandro TCK ny fotoana.
error_scrubbed	vokatra	Manondro fa vita ny fanadiovana ny fitaovana araka ny baiko amin'ny alàlan'ny JTAG interface tsara. Ny halavan'ny fotoana ambaran'ity mari-pamantarana ity dia miankina amin'ny fandrindranao ny JTAG TCK sy fanaraha-maso fanakanana famantarana. Amin'ny ankapobeny, manodidina ny 20 tsingerin'ny famantaranandro TCK ny fotoana.
intosc	vokatra	Output safidy. Ny IP Fault Injection dia mampiasa ity famantaranandro ity, ohatraample, hanamarihana ny EMR_unloader block.

Fault Injections IP Pin Diagram

Mampiasa ny Fault Injection Debugger sy Fault Injections IP Core

Ny Fault Injection Debugger dia miara-miasa amin'ny Fault Injection IP core. Voalohany, ampidiro ny fototry ny IP amin'ny famolavolanao, manangona ary misintona ny fikirakirana vokatra file amin'ny fitaovanao. Avy eo, mihazakazaka ny Fault Injection Debugger avy ao anatin'ny rindrambaiko Intel Quartus Prime ianao na avy amin'ny baikon'ny baiko mba hanahafana ireo fahadisoana malefaka.

• Ny Fault Injection Debugger dia ahafahanao manao fanandramana tsindrona tsindrona amin'ny fomba interactive na amin'ny baiko batch, ary ahafahanao mamaritra ny faritra lojika ao amin'ny famolavolanao ho an'ny tsindrona diso.
• Ny interface andalana baiko dia ilaina amin'ny fampandehanana ny debugger amin'ny alàlan'ny script.

Fanamarihana

Ny Fault Injection Debugger dia mifandray amin'ny fault Injection IP core amin'ny alàlan'ny JTAG interface tsara. Ny IP Fault Injection dia manaiky baiko avy amin'ny JTAG interface tsara ary mitatitra ny sata amin'ny alàlan'ny JTAG interface tsara. Ny fault Injection IP core dia ampiharina amin'ny lojika malefaka ao amin'ny fitaovanao; noho izany dia tsy maintsy mitantana io fampiasana lojika io amin'ny famolavolanao ianao. Ny fomba iray dia ny mamaritra ny valintenin'ny famolavolanao amin'ny SEU ao amin'ny laboratoara ary avy eo dia manala ny IP core amin'ny famolavolana farany napetrakao.

Mampiasa ny fault Injection IP core ianao miaraka amin'ireto cores IP manaraka ireto:

• Ny Message Error Register Unloader IP core, izay mamaky sy mitahiry angon-drakitra avy amin'ny circuitry fitsirihana fahadisoana mafy amin'ny fitaovana Intel FPGA.
• (Azo atao) Ny fototra Intel FPGA IP Advanced SEU Detection, izay mampitaha ny toerana misy hadisoana kely amin'ny sarintany mahatsikaiky mandritra ny fiasan'ny fitaovana mba hamaritana raha misy hadisoana malefaka misy fiantraikany amin'izany.

Fault inject debugger overview Block Diagram

Fanamarihana:

1. Ny IP Fault Injection dia mamadika ny sombin'ny lojika kendrena.
2. Ny Fault Injection Debugger sy Advanced SEU Detection IP dia mampiasa ny ohatra EMR Unloader mitovy.
3. Ny fototry ny Advanced SEU Detection IP dia azo atao.

Fampahafantarana mifandraika

• Momba ny SMH Filepejy 13
• Momba ny EMR Unloader IP Core ao amin'ny pejy 10
• Momba ny Advanced SEU Detection IP Core ao amin'ny pejy 11

Fametrahana ny Fault Injection IP Core

FANAMARIHANA

Ny fototry ny Fault Injection IP dia tsy mitaky anao hametraka masontsivana. Raha hampiasa ny fotony IP, mamorona ohatra IP vaovao, ampidiro ao amin'ny rafitrao (Standard) ny rafitra, ary ampifandraiso ireo famantarana raha mety. Tsy maintsy mampiasa ny fault Injection IP core miaraka amin'ny EMR Unloader IP core ianao. Ny Fault Injection sy ny EMR Unloader IP cores dia hita ao amin'ny Platform Designer sy ny IP Catalog. Raha azo atao, azonao atao ny mampiditra azy ireo mivantana amin'ny endrika RTL anao, amin'ny fampiasana Verilog HDL, SystemVerilog, na VHDL.

Momba ny EMR Unloader IP Core
Ny EMR Unloader IP core dia manome interface tsara amin'ny EMR, izay havaozin'ny EDCRC an'ny fitaovana izay manamarina ny CRAM bits CRC an'ny fitaovana raha misy lesoka malefaka.

Example Rafitra Mpamorona Platform ao anatin'izany ny Fault Innjection IP Core sy EMR Unloader IP Core

Exampny Fault Injections IP Core sy EMR Unloader IP Core Block Diagram

Fampahafantarana mifandraika
Error Message Register Unloader Intel FPGA IP Core User Guide

Momba ny Advanced SEU Detection IP Core

Ampiasao ny fototry ny IP Advanced SEU Detection (ASD) raha olana amin'ny famolavolana ny fandeferana SEU. Tsy maintsy mampiasa ny EMR Unloader IP core miaraka amin'ny ASD IP core ianao. Noho izany, raha mampiasa ny ASD IP sy ny Fault Injection IP amin'ny endrika mitovy ianao, dia tsy maintsy mizara ny vokatra EMR Unloader amin'ny alàlan'ny singa splitter Avalon®-ST izy ireo. Ity sary manaraka ity dia mampiseho rafitra Mpamorona Platform izay misy mpizara Avalon-ST mizara ny atiny EMR amin'ny ASD sy Fault Injection IP cores.

Mampiasa ny ASD sy Fault Injections IP ao amin'ny Rafitra Mpamorona Platform

Fampahafantarana mifandraika
Advanced SEU Detection Intel FPGA IP Core User Guide

Famaritana ny faritra misy tsindrona lesoka
Azonao atao ny mamaritra faritra manokana amin'ny FPGA ho an'ny tsindrona fahadisoana amin'ny alàlan'ny Lohatenin'ny Sarintany Sensitivity (.smh) file. Vidin'ny SMH file mitahiry ny fandrindrana ny bits CRAM fitaovana, ny faritra nomena azy (Faritra ASD), ary ny fanakianana. Mandritra ny fizotran'ny famolavolana dia mampiasa hierarchy ianao tagging hamorona ny faritra. Avy eo, mandritra ny fanangonana, ny Intel Quartus Prime Assembler dia mamorona SMH file. Ny Fault Injection Debugger dia mametra ny tsindrona hadisoana amin'ny faritra manokana izay faritanao ao amin'ny SMH file.

Manatanteraka Hierarchy Tagging
Mamaritra ny faritra FPGA hanaovana fitiliana ianao amin'ny alalan'ny fanomezana Faritra ASD amin'ilay toerana. Azonao atao ny mamaritra ny sandan'ny Faritra ASD ho an'ny ampahany amin'ny ambaratongam-pamolavolanao amin'ny alàlan'ny Window Design Partitions.

1. Mifidiana Assignments ➤ Design Partitions Window.
2. Tsindrio havanana na aiza na aiza ao amin'ny laharana lohapejy ary velomy ny ASD Region mba hampisehoana ny tsanganana ASD Region (raha mbola tsy miseho izany).
3. Ampidiro sanda manomboka amin'ny 0 ka hatramin'ny 16 ho an'ny fisarahana rehetra hanendry azy amin'ny Faritra ASD manokana.
   • Ny faritra ASD 0 dia natokana ho an'ny ampahany tsy ampiasaina amin'ny fitaovana. Azonao atao ny manendry fisarahana amin'ity faritra ity mba hamaritana azy ho tsy mitsikera.
   • ASD faritra 1 no faritra default. Ny ampahany rehetra ampiasaina amin'ny fitaovana dia omena amin'ity faritra ity raha tsy hoe ovainao mazava ny fanendrena ny Faritra ASD.

Momba ny SMH Files

Vidin'ny SMH file ahitana ireto fampahalalana manaraka ireto:

• Raha tsy mampiasa hierarchy ianao tagging (izany hoe, ny famolavolana dia tsy manana andraikitra mazava ao amin'ny faritra ASD ao amin'ny ambaratongam-drafitra), ny SMH file mitanisa ny bit CRAM rehetra ary manondro raha saro-pady amin'ny famolavolana.
• Raha nanao hierarchy ianao tagging ary nanova ny andraikitry ny Faritra ASD default, ny SMH file dia mitanisa ny bit CRAM rehetra ary nomena faritra ASD.

Ny Fault Injection Debugger dia afaka mametra ny tsindrona amin'ny faritra iray na maromaro voafaritra. Mitarika ny Assembler hamorona SMH file:

• Safidio ny Assignments ➤ Fitaovana ➤ Fitaovana sy Pin Options ➤ Error Detection CRC.
• Alefaso ny sari-tany Generate SEU sensitivity file (.smh) safidy.

Mampiasa ny Debugger Fault Injection

FANAMARIHANA
Raha hampiasa ny Debugger Fault Injection ianao dia mifandray amin'ny fitaovanao amin'ny alàlan'ny JTAG interface tsara. Avy eo, amboary ny fitaovana ary manaova tsindrona diso. Mba hanombohana ny Fault Injection Debugger, safidio ny Tools ➤ Fault Injection Debugger ao amin'ny rindrambaiko Intel Quartus Prime. Ny fanamboarana na fandaharana ny fitaovana dia mitovy amin'ny fomba ampiasaina amin'ny Programmer na Signal Tap Logic Analyzer.

Fault Injection Debugger

Mba hanamafisana ny JTAG rojo:

1. Tsindrio Hardware Setup. Ny fitaovana dia mampiseho ny fitaovana fandaharana mifandray amin'ny solosainao.
2. Safidio ny fitaovana fandaharana tianao hampiasaina.
3. Tsindrio Akatona.
4. Kitiho ny Auto Detect, izay mameno ny rojo fitaovana miaraka amin'ireo fitaovana azo programa hita ao amin'ny JTAG rojo.

Fampahafantarana mifandraika
Endri-javatra tsindrona misy hadisoana nokendrena ao amin'ny pejy 21

Fitakiana Hardware sy Software

Ireto fitaovana sy rindrambaiko manaraka ireto dia takiana amin'ny fampiasana ny Fault Injection Debugger:

• tsipika FEATURE ao amin'ny fahazoan-dàlana Intel FPGA anao izay ahafahan'ny fault Injection IP core. Raha mila fanazavana fanampiny, mifandraisa amin'ny solontenan'ny varotra Intel FPGA eo an-toerana.
• Misintona tariby (Intel FPGA Download Cable, Intel FPGA Download Cable II, , na II).
• Kitapo fampivoarana Intel FPGA na board natao ho an'ny mpampiasa miaraka amin'ny JTAG fifandraisana amin'ny fitaovana eo ambanin'ny fitsapana.
• (Tsy azo atao) tsipika FEATURE ao amin'ny fahazoan-dàlana Intel FPGA anao izay ahafahan'ny Advanced SEU Detection IP core.

Fanamboarana ny fitaovanao sy ny Debugger Fault Injections

Ny Fault Injection Debugger dia mampiasa .sof ary (tsy voatery) Lohatenin'ny sari-tany (.smh) file. Ny Software Object File (.sof) dia manamboatra ny FPGA. Ny .smh file mamaritra ny fahatsapan'ny bitika CRAM ao amin'ny fitaovana. Raha tsy manome .smh ianao file, ny Fault Injection Debugger dia manindrona tsindrona kisendrasendra manerana ny bits CRAM. Mba hamaritana ny .sof:

1. Safidio ny FPGA tianao amboarina ao amin'ny boaty rojo fitaovana.
2. Tsindrio Select File.
3. Mandehana any amin'ny .sof ary tsindrio OK. Ny Debugger Fault Injection dia mamaky ny .sof.
4. (Tsy voatery) Safidio ny SMH file.
   Raha tsy mamaritra ny SMH ianao file, ny Fault Injection Debugger dia manindrona fahadisoana amin'ny fitaovana iray manontolo. Raha manondro SMH ianao file, azonao atao ny mametra ny tsindrona amin'ny faritra ampiasaina amin'ny fitaovanao.
   • Tsindrio havanana ny fitaovana ao amin'ny boaty rojo fitaovana ary tsindrio avy eo Select SMH File.
   • Fidio ny SMH anao file.
   • Tsindrio OK.
5. Alefaso ny Program/Configure.
6. Tsindrio Start.

Ny Fault Injection Debugger dia manamboatra ny fitaovana amin'ny alàlan'ny .sof.

Menu Context amin'ny fisafidianana ny SMH File

Faritra faneriterena ho an'ny tsindrona lesoka

Taorian'ny fametrahana SMH file, azonao atao ny mitarika ny Fault Injection Debugger mba hiasa amin'ny faritra ASD manokana ihany. Mba hamaritana ny faritra (ireo) ASD hampidirana lesoka:

1. Tsindrio havanana ny FPGA ao amin'ny boaty rojo fitaovana, ary tsindrio Asehoy ny sari-tany momba ny fitaovana.
2. Safidio ny faritra (s) ASD ho an'ny tsindrona fahadisoana.

Sarintany fahatsapan'ny fitaovana Viewer

Famaritana ny karazana hadisoana

Azonao atao ny mamaritra ny karazana fahadisoana isan-karazany ho an'ny tsindrona.

• Hadisoana tokana (SE)
• Error roa mifanila (DAE)
• Error multi-bit tsy azo ahitsy (EMBE)

Ny fitaovana Intel FPGA dia afaka manitsy ny lesoka tokana sy roa mifanakaiky raha toa ka alefa ny endri-kosoka. Ny fitaovana Intel FPGA dia tsy afaka manitsy ny fahadisoana marobe. Jereo ny toko momba ny fanalefahana ny SEU raha mila fanazavana fanampiny momba ny fametahana ireo lesoka ireo. Azonao atao ny mamaritra ny fifangaroan'ny tsindrona sy ny elanelan'ny fotoana tsindrona. Mba hamaritana ny elanelam-potoana tsindrona:

1. Ao amin'ny Fault Injection Debugger, mifidiana Tools ➤ Options.
2. Tariho ny mpanara-maso mena mankany amin'ny fifangaroan'ny lesoka. Raha tsy izany, azonao atao ny mamaritra ny fangaro amin'ny isa.
3. Lazao ny fotoana elanelan'ny tsindrona.
4. Tsindrio OK.

Sary 12. Famaritana ny fifangaroan'ny karazana fahadisoana SEU

Fampahafantarana mifandraika Manalefaka ny hetsika tokana

Injecting Errors

Azonao atao ny manindrona fahadisoana amin'ny fomba maro:

• Tsindrona lesoka iray amin'ny baiko
• Manindrona lesoka maromaro amin'ny baiko
• Manindrona lesoka mandra-pididy ny hijanona

Mba hanindrona ireto fahadisoana ireto:

1. Alefaso ny safidy Inject Fault.
2. Safidio raha te hanao tsindrona hadisoana amin'ny famerimberenana maromaro ianao na mandra-pijanonana:
   • Raha misafidy ny hihazakazaka mandra-pijanona ianao, ny Fault Injection Debugger dia manindrona hadisoana amin'ny elanelam-potoana voatondro ao amin'ny boaty fifanakalozan-kevitra Tools ➤ Options.
   • Raha te hanao tsindrona hadisoana ho an'ny isa voafaritra ianao dia ampidiro ny laharana.
3. Tsindrio Start.

Fanamarihana: Ny Fault Injection Debugger dia mandeha amin'ny isa voafaritra na mandra-pijanonana. Ny varavarankelin'ny Intel Quartus Prime Messages dia mampiseho hafatra momba ny lesoka voatsindrona. Raha mila fanazavana fanampiny momba ireo lesoka voatsindrona dia tsindrio ny Read EMR. Ny Fault Injection Debugger dia mamaky ny EMR an'ny fitaovana ary mampiseho ny atiny ao amin'ny varavarankely Messages.

Intel Quartus Prime Error Injections sy EMR Content Messages

Fandraketana Errors
Azonao atao ny mirakitra ny toerana misy ny hadisoana voatsindrona amin'ny fanamarihana ireo mari-pamantarana voalaza ao amin'ny varavarankely Intel Quartus Prime Messages. Raha, ho an'ny example, ny fahadisoana voatsindrona dia miteraka fitondran-tena tianao haverina, azonao lasibatra amin'io toerana io ny tsindrona. Manatanteraka tsindrona lasibatra ianao amin'ny alàlan'ny interface interface fault Injection Debugger.

Famafana ireo lesoka voatsindrona
Mba hamerenana amin'ny laoniny ny fiasan'ny FPGA, tsindrio ny Scrub. Rehefa mikosoka lesoka ianao dia ampiasaina hanitsiana ny lesoka ny fiasan'ny EDCRC an'ny fitaovana. Ny mekanika scrub dia mitovy amin'ny ampiasaina mandritra ny fiasan'ny fitaovana.

Interface andalana baiko
Azonao atao ny mampandeha ny Fault Injection Debugger amin'ny baiko miaraka amin'ny quartus_fid executable, izay ilaina raha te hanao tsindrona fahadisoana amin'ny script ianao.

Tabilao 5. Fandresen-dahatra momba ny fanindronana diso

Argument fohy	Fifandirana lava	Description
c	cable	Lazao ny fitaovana na tariby fandaharana. (Ilaina)
i	Fanondroana	Lazao ny fitaovana mavitrika hanindrona fahadisoana. (Ilaina)
n	isa	Lazao ny isan'ny lesoka hatsindrona. Ny sanda default dia 1. (tsy voatery)
t	Time	Fotoana anelanelan'ny tsindrona. (tsy voatery)

Fanamarihana: Ampiasao ny quartus_fid -help to view safidy rehetra misy. Ity code manaraka ity dia manome examples mampiasa ny Fault Injection Debugger commandline interface.
##############################################

• # Fantaro hoe iza amin'ireo tariby USB no misy amin'ity ohatra ity
• # Ny valiny dia mampiseho fa misy tariby iray, antsoina hoe "USB-Blaster" #
• $ quartus_fid –lisitra . . .
• Info: Command: quartus_fid –list
  1. USB-Blaster amin'ny sj-sng-z4 [USB-0] Info: Nahomby ny Intel Quartus Prime 64-Bit Fault Injection Debugger. 0 fahadisoana, 0 fampitandremana
• ##############################################
• # Mitadiava fitaovana misy amin'ny tariby USB-Blaster
• # Ny vokatra dia mampiseho fitaovana roa: Stratix V A7, ary MAX V CPLD. #
• $ quartus_fid –cable USB-Blaster -a
• Fampahalalana: baiko: quartus_fid –cable=USB-Blaster -a
• Info (208809): Mampiasa tariby fandaharana "USB-Blaster amin'ny sj-sng-z4 [USB-0]"
  1. USB-Blaster amin'ny sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Info: Nahomby ny Intel Quartus Prime 64-Bit Fault Injection Debugger.
• 0 fahadisoana, 0 fampitandremana
• ##############################################
• # Programa ny fitaovana Stratix V
• # Ny safidy -index dia mamaritra ny asa atao amin'ny fitaovana mifandray.
• # “=svgx.sof” dia mifandray amin'ny .sof file miaraka amin'ny fitaovana
• # "#p" dia midika hoe fandaharana ny fitaovana #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” . . .
• Info (209016): Fanondroana fitaovana 1
• Info (209017): Ny fitaovana 1 dia misy JTAG Takelaka data 0x029030DD
• Info (209007): Tafita ny fanamboarana — fitaovana 1 namboarina
• Info (209011): Vita soa aman-tsara
• Info (208551): Sonian'ny programa amin'ny fitaovana 1.
• Info: Nahomby ny Intel Quartus Prime 64-Bit Fault Injection Debugger.
• 0 fahadisoana, 0 fampitandremana
• ##############################################
• # Manindrona lesoka amin'ny fitaovana.
• # Ny operator #i dia manondro ny manindrona lesoka
• # -n 3 dia manondro ny manindrona lesoka 3 #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
• Info: baiko: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Info (208809): Mampiasa tariby fandaharana "USB-Blaster amin'ny sj-sng-z4 [USB-0]"
• Info (208521): Mampiditra lesoka 3 amin'ny fitaovana
• Info: Nahomby ny Intel Quartus Prime 64-Bit Fault Injection Debugger.
• 0 fahadisoana, 0 fampitandremana
• ##############################################
• # Mode Interactive.
• # Ny fampiasana ny asa #i miaraka amin'ny -n 0 dia mametraka ny debugger amin'ny fomba interactive.
• # Marihina fa lesoka 3 no natsindrona tamin'ny fivoriana teo aloha;
• # "E" dia mamaky ny lesoka amin'izao fotoana izao ao amin'ny EMR Unloader IP core. #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
• Info: baiko: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Info (208809): Mampiasa tariby fandaharana "USB-Blaster amin'ny sj-sng-z4 [USB-0]"
• Ampidiro:
• 'F' hanindrona fahadisoana
• 'E' hamaky ny EMR
• 'S' hamafa ny hadisoana
• 'Q' hiala amin'ny E
• Info (208540): Famakiana EMR array
• Fampahalalana (208544): hadisoana sary 3 hita tao amin'ny fitaovana 1.
• Info (208545): Error #1: Hadisoana tokana amin'ny frame 0x1028 amin'ny bit 0x21EA.
• Info (10914): Error #2 : Error multi-bit tsy azo ahitsy amin'ny frame 0x1116.
• Info (208545): Error #3: Hadisoana tokana amin'ny frame 0x1848 amin'ny bit 0x128C.
• 'F' hanindrona fahadisoana
• 'E' hamaky ny EMR
• 'S' hamafa ny hadisoana
• 'Q' hiala amin'ny Q
• Info: Nahomby ny Intel Quartus Prime 64-Bit Fault Injection Debugger. 0 fahadisoana, 0 fampitandremana
• Info: Fahatsiarovana virtoaly ambony indrindra: 1522 megabytes
• Info: Nifarana ny fanodinana: Mon 3 Nov 18:50:00 2014
• Info: Fotoana lany: 00:00:29
• Info: Total fotoana CPU (amin'ny processeur rehetra): 00:00:13

Endri-javatra lasibatra fault tsindrona

Fanamarihana

Ny Fault Injection Debugger dia manindrona lesoka ao amin'ny FPGA kisendrasendra. Na izany aza, ny endri-javatra Targeted Fault Injection dia ahafahanao manindrona lesoka amin'ny toerana voatondro ao amin'ny CRAM. Mety ilaina ity fandidiana ity, ohatraample, raha nanamarika hetsika SEU ianao ary te-hizaha toetra ny FPGA na ny valin'ny rafitra amin'ny hetsika mitovy aorian'ny fanovana paikady fanarenana. Ny endri-javatra Targeted Fault Injection dia tsy misy afa-tsy amin'ny interface line command. Azonao atao ny mamaritra fa ny fahadisoana dia natsindrona avy amin'ny baiko baiko na amin'ny fomba haingana. Fampahafantarana mifandraika

AN 539: Metodolojia fitsapana na famandrihana diso sy fanarenana amin'ny fampiasana CRC amin'ny fitaovana Intel FPGA

Famaritana lisitry ny hadisoana avy amin'ny baikon'ny baiko

Ny endri-javatra Targeted Fault Injection dia ahafahanao mamaritra lisitry ny hadisoana avy amin'ny tsipika baiko, araka ny aseho amin'ity ex manaraka ity.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Aiza: c 1 dia manondro fa voafehy ny FPGA amin'ny tariby voalohany amin'ny solosainao. i “@1= six.sof#i ” dia manondro fa ny fitaovana voalohany ao amin'ny rojo dia feno ilay zavatra file svgx.sof ary hotsindronina misy lesoka. Ny n 2 dia manondro fa misy lesoka roa hotsindrona. mpampiasa=”@1= 0x2274 0x05EF 0x2264 0x0500” dia lisitry ny lesoka voatondro ho an'ny mpampiasa. Amin'ity exampNy fitaovana 1 dia manana lesoka roa: amin'ny frame 0x2274, bit 0x05EF ary amin'ny frame 0x2264, bit 0x0500.

Famaritana lisitry ny hadisoana avy amin'ny maodely Prompt

Azonao atao ny mampiasa ny endri-javatra Injection Targeted Fault in interactive amin'ny famaritana ny isan'ny lesoka ho 0 (-n 0). Ny Fault Injection Debugger dia manolotra baiko amin'ny fomba haingana sy ny famaritana azy.

Command Mode Prompt	Description
F	Manindrona lesoka
E	Vakio ny EMR
S	Error scrub
Q	Mialà

Amin'ny fomba haingana, azonao atao ny mamoaka ny baiko F irery mba hampidirana lesoka tokana amin'ny toerana kisendrasendra ao amin'ny fitaovana. Ao amin'ny ex manarakaampAmin'ny fampiasana ny baiko F amin'ny fomba haingana dia misy hadisoana telo voatsindrona. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Error 1 - Error bit tokana amin'ny frame 0x12, bit 0x34
• Error 2 - Error tsy azo ahitsy amin'ny frame 0x56, bit 0x78 (ny * dia manondro fahadisoana marobe)
• Error 3 - Fahadisoana roa mifanakaiky amin'ny frame 0x9A, bit 0xBC (a + dia manondro hadisoana kely roa)

F 0x12 0x34 0x56 0x78 * Lesoka iray (default) no natsindrona: Error 1 – Error bit tokana amin'ny frame 0x12, bit 0x34. Tsy raharahaina ny toerana aorian'ny toerana voalohany/bit. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Misy lesoka telo natsindrona:

• Error 1 - Error bit tokana amin'ny frame 0x12, bit 0x34
• Error 2 - Error tsy azo ahitsy amin'ny frame 0x56, bit 0x78
• Error 3 - Fahadisoana roa mifanila amin'ny frame 0x9A, bit 0xBC
• Tsy raharahaina ny toerana aorian'ny pairs 3 frame/bit voalohany

Famaritana ny CRAM Bit Locations

Fanamarihana: 

Rehefa mahita lesoka CRAM EDCRC ny Fault Injection Debugger, ny Error Message Register (EMR) dia ahitana ny aretina, ny laharan'ny frame, ny toerana kely, ary ny karazana hadisoana (tokana, roa na maromaro) amin'ny fahadisoana CRAM hita. Mandritra ny fitsapana rafitra, tehirizo ny atiny EMR notaterin'ny Fault Injection Debugger rehefa mahita lesoka EDCRC ianao. Miaraka amin'ny votoatin'ny EMR voarakitra, azonao atao ny manome ny frame sy ny isa bit amin'ny Fault Injection Debugger mba hamerina ireo lesoka voamarika nandritra ny fitsapana ny rafitra, mba hamolavolana bebe kokoa, ary hamaritana ny valin'ny fanarenana ny rafitra amin'izany fahadisoana izany.

Fampahafantarana mifandraika
AN 539: Metodolojia fitsapana na famandrihana diso ary fanarenana amin'ny fampiasana CRC amin'ny fitaovana Intel FPGA

Safidy Command-Line Advanced: Faritra ASD sy ny Weighting karazana fahadisoana

Azonao atao ny mampiasa ny Fault Injection Debugger baiko interface tsara mba hampidirana lesoka any amin'ny faritra ASD sy lanja ny karazana fahadisoana. Voalohany, mamaritra ny fifangaroan'ny karazana hadisoana ianao (bitika tokana, roa mifanakaiky, ary tsy azo ahitsy bit maromaro) amin'ny fampiasana ny -weight . . safidy. Ho an'ny example, ho an'ny fifangaroan'ny 50% lesoka tokana, 30% avo roa heny ny lesoka mifanila, ary 20% multi-bit un correctable errors, ampiasao ny safidy –weight=50.30.20. Avy eo, raha mikendry faritra ASD, ampiasao ny safidy -smh hampiditra ny SMH file ary manondro ny faritra ASD hokendrena. Ho an'ny example: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Ity exampny baiko:

• Programa ny fitaovana ary manindrona lesoka (pi string)
• Manindrona lesoka 100% tokana (100.0.0)
• Mitsindrona ao amin'ny ASD_REGION 2 ihany (voatondro amin'ny #2)
• Manindrona lesoka 30

Fault Injections IP Core Guide Archives

IP Core Version	Torolàlana ho an'ny mpampiasa
18.0	Fault Injections Intel FPGA IP Core User Guide
17.1	Intel FPGA Fault Injection IP Core User Guide
16.1	Altera Fault Injection IP Core User Guide
15.1	Altera Fault Injection IP Core User Guide

Raha tsy voatanisa ny dikan-teny fototra IP, dia mihatra ny torolalana ho an'ny dikan-teny fototra IP teo aloha.

Tantaran'ny fanavaozana ny antontan-taratasy momba ny Torolàlana ho an'ny mpampiasa IP Core Injections

Document Version	Intel Quartus Prime Version	FIOVANA
2019.07.09	18.1	Nohavaozina ny Fault Injections IP Pin Description lohahevitra hanazavana ny famantarana Reset, error_injected, ary error_scrubbed.
2018.05.16	18.0	• Nampiana ireto lohahevitra manaraka ireto avy amin'ny boky torolalana fanontana Intel Quartus Prime Pro: —   Famaritana ny faritra misy tsindrona lesoka ary ny lohahevitra. —   Mampiasa ny Debugger Fault Injection ary ny lohahevitra. —   Interface andalana baiko ary ny lohahevitra. • Novana anarana Intel FPGA Fault Injection IP core ho Fault Injection Intel FPGA IP.

Daty	Malagasy Bible	FIOVANA
2017.11.06	17.1	• Naverina anarana hoe Intel. • Nampiana fanohanana fitaovana Intel Cyclone 10 GX.
2016.10.31	16.1	Fanohanana fitaovana nohavaozina.
2015.12.15	15.1	• Nanova ny rindrambaiko Quartus II ho Quartus Prime. • Rohy mifandraika amin'ny fanondro-tena.
2015.05.04	15.0	Famoahana voalohany.

 

Documents / Loharano

Intel UG-01173 Fault Injection FPGA IP Core [pdf] Torolàlana ho an'ny mpampiasa UG-01173 Fault Injections FPGA IP Core, UG-01173, Fault Injections FPGA IP Core, Injections c, Injections FPGA IP Core

References

• User Manual