مشمولات چھپائیں
1 intel UG-01173 فالٹ انجیکشن FPGA IP کور
2 فالٹ انجیکشن Intel® FPGA IP کور صارف گائیڈ
3 دستاویزات / وسائل
3.1 حوالہ جات
4 متعلقہ پوسٹس

انٹیل لوگو

intel UG-01173 فالٹ انجیکشن FPGA IP کور

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-PRODUCT

فالٹ انجیکشن Intel® FPGA IP کور صارف گائیڈ

فالٹ انجیکشن Intel® FPGA IP کور FPGA ڈیوائس کی کنفیگریشن RAM (CRAM) میں غلطیاں داخل کرتا ہے۔ یہ طریقہ کار نرم غلطیوں کی تقلید کرتا ہے جو سنگل ایونٹ اپ سیٹس (SEUs) کی وجہ سے عام آپریشن کے دوران ہو سکتی ہیں۔ SEUs نایاب واقعات ہیں اور اس لیے ان کی جانچ کرنا مشکل ہے۔ فالٹ انجیکشن آئی پی کور کو اپنے ڈیزائن میں انسٹینٹیٹ کرنے اور اپنے آلے کو کنفیگر کرنے کے بعد، آپ ان خرابیوں پر سسٹم کے ردعمل کو جانچنے کے لیے FPGA میں جان بوجھ کر غلطیاں پیدا کرنے کے لیے Intel Quartus® Prime Fault Injection Debugger ٹول استعمال کر سکتے ہیں۔

متعلقہ معلومات

  • سنگل ایونٹ اپ سیٹس
  • AN 737: Intel Arria 10 آلات میں SEU کا پتہ لگانا اور بازیافت

خصوصیات

  • آپ کو سنگل ایونٹ فنکشنل انٹرپٹس (SEFI) کو کم کرنے کے لیے سسٹم کے ردعمل کا جائزہ لینے کی اجازت دیتا ہے۔
  • پورے سسٹم بیم ٹیسٹنگ کی ضرورت کو ختم کرتے ہوئے، آپ کو اندرون ملک SEFI کی خصوصیت کو انجام دینے کی اجازت دیتا ہے۔ اس کے بجائے، آپ بیم ٹیسٹنگ کو ڈیوائس کی سطح پر وقت (FIT)/Mb پیمائش میں ناکامیوں تک محدود کر سکتے ہیں۔
  • SEFI کی خصوصیت کے مطابق FIT کی شرحوں کو اسکیل کریں جو آپ کے ڈیزائن کے فن تعمیر سے متعلق ہے۔ آپ تصادفی طور پر پورے آلے میں فالٹ انجیکشن تقسیم کر سکتے ہیں، یا ٹیسٹنگ کو تیز کرنے کے لیے انہیں مخصوص فعال علاقوں تک محدود کر سکتے ہیں۔
  • سنگل ایونٹ اپ سیٹس (SEU) کی وجہ سے ہونے والی رکاوٹ کو کم کرنے کے لیے اپنے ڈیزائن کو بہتر بنائیں۔

ڈیوائس سپورٹ

فالٹ انجیکشن آئی پی کور Intel Arria® 10، Intel Cyclone® 10 GX اور Stratix® V فیملی ڈیوائسز کو سپورٹ کرتا ہے۔ سائکلون V فیملی آرڈرنگ کوڈ میں -SC لاحقہ والے آلات پر فالٹ انجیکشن کو سپورٹ کرتی ہے۔ -SC لاحقہ سائکلون V آلات پر معلومات کے آرڈر کے لیے اپنے مقامی سیلز کے نمائندے سے رابطہ کریں۔

وسائل کا استعمال اور کارکردگی
Intel Quartus Prime سافٹ ویئر Stratix V A7 FPGA کے لیے درج ذیل وسائل کا تخمینہ تیار کرتا ہے۔ دوسرے آلات کے نتائج اسی طرح کے ہیں۔

انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔ *دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔

فالٹ انجیکشن IP کور FPGA کارکردگی اور وسائل کا استعمال

ڈیوائس ALMs لاجک رجسٹر M20K
پرائمری ثانوی
Stratix V A7 3,821 5,179 0 0

Intel Quartus Prime سافٹ ویئر کی تنصیب میں Intel FPGA IP لائبریری شامل ہے۔ یہ لائبریری کسی اضافی لائسنس کی ضرورت کے بغیر آپ کے پروڈکشن کے استعمال کے لیے بہت سے مفید IP کور فراہم کرتی ہے۔ کچھ Intel FPGA IP cores پروڈکشن کے استعمال کے لیے علیحدہ لائسنس کی خریداری کی ضرورت ہوتی ہے۔ Intel FPGA IP ایویلیوایشن موڈ آپ کو مکمل پروڈکشن آئی پی کور لائسنس خریدنے کا فیصلہ کرنے سے پہلے ان لائسنس یافتہ Intel FPGA IP کور کا سمولیشن اور ہارڈ ویئر میں جائزہ لینے کی اجازت دیتا ہے۔ آپ کو صرف لائسنس یافتہ Intel IP cores کے لیے مکمل پروڈکشن لائسنس خریدنے کی ضرورت ہے جب آپ ہارڈویئر ٹیسٹنگ مکمل کریں اور IP کو پروڈکشن میں استعمال کرنے کے لیے تیار ہوں۔ انٹیل کوارٹس پرائم سافٹ ویئر درج ذیل جگہوں پر بطور ڈیفالٹ آئی پی کور انسٹال کرتا ہے۔

آئی پی کور انسٹالیشن پاتھ

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-1

آئی پی کور انسٹالیشن کے مقامات

مقام سافٹ ویئر پلیٹ فارم
:\intelFPGA_pro\quartus\ip\altera انٹیل کوارٹس پرائم پرو ایڈیشن ونڈوز *
:\intelFPGA\quartus\ip\altera انٹیل کوارٹس پرائم اسٹینڈرڈ ایڈیشن ونڈوز
:/intelFPGA_pro/quartus/ip/altera انٹیل کوارٹس پرائم پرو ایڈیشن لینکس *
:/intelFPGA/quartus/ip/altera انٹیل کوارٹس پرائم اسٹینڈرڈ ایڈیشن لینکس

نوٹ: Intel Quartus Prime سافٹ ویئر تنصیب کے راستے میں خالی جگہوں کی حمایت نہیں کرتا ہے۔

آئی پی کور کو حسب ضرورت بنانا اور تیار کرنا
آپ مختلف قسم کی ایپلی کیشنز کو سپورٹ کرنے کے لیے آئی پی کور کو اپنی مرضی کے مطابق بنا سکتے ہیں۔ انٹیل کوارٹس پرائم آئی پی کیٹلاگ اور پیرامیٹر ایڈیٹر آپ کو آئی پی کور پورٹس، فیچرز اور آؤٹ پٹ کو فوری طور پر منتخب اور ترتیب دینے کی اجازت دیتا ہے۔ files.

آئی پی کیٹلاگ اور پیرامیٹر ایڈیٹر
آئی پی کیٹلاگ آپ کے پروجیکٹ کے لیے دستیاب آئی پی کور دکھاتا ہے، بشمول انٹیل ایف پی جی اے آئی پی اور دوسرے آئی پی جو آپ آئی پی کیٹلاگ تلاش کے راستے میں شامل کرتے ہیں۔. آئی پی کور کو تلاش کرنے اور اپنی مرضی کے مطابق بنانے کے لیے آئی پی کیٹلاگ کی درج ذیل خصوصیات کا استعمال کریں:

  • فعال ڈیوائس فیملی کے لیے آئی پی دکھانے کے لیے آئی پی کیٹلاگ کو فلٹر کریں یا آل ڈیوائس فیملیز کے لیے آئی پی دکھائیں۔ اگر آپ کے پاس کوئی پروجیکٹ نہیں کھلا ہے تو آئی پی کیٹلاگ میں ڈیوائس فیملی کو منتخب کریں۔
  • آئی پی کیٹلاگ میں کسی بھی مکمل یا جزوی آئی پی کور نام کو تلاش کرنے کے لیے سرچ فیلڈ میں ٹائپ کریں۔
  • معاون آلات کے بارے میں تفصیلات ظاہر کرنے کے لیے، آئی پی کور کے انسٹالیشن فولڈر کو کھولنے کے لیے، اور آئی پی دستاویزات کے لنکس کے لیے آئی پی کیٹلاگ میں آئی پی کور کے نام پر دائیں کلک کریں۔
  • کلک کریں۔ تلاش کریں۔ Partner IP to access partner IP information on the web.

پیرامیٹر ایڈیٹر آپ کو IP مختلف قسم کا نام، اختیاری پورٹس، اور آؤٹ پٹ بتانے کا اشارہ کرتا ہے۔ file نسل کے اختیارات. پیرامیٹر ایڈیٹر ایک اعلیٰ سطحی Intel Quartus Prime IP تیار کرتا ہے۔ file (.ip) انٹیل کوارٹس پرائم پرو ایڈیشن پروجیکٹس میں آئی پی کی تبدیلی کے لیے۔ پیرامیٹر ایڈیٹر ایک اعلیٰ سطحی Quartus IP تیار کرتا ہے۔ file (.qip) انٹیل کوارٹس پرائم اسٹینڈرڈ ایڈیشن پروجیکٹس میں آئی پی کی تبدیلی کے لیے۔ یہ files پروجیکٹ میں آئی پی کی تبدیلی کی نمائندگی کرتا ہے، اور پیرامیٹرائزیشن کی معلومات کو اسٹور کرتا ہے۔

آئی پی پیرامیٹر ایڈیٹر (انٹیل کوارٹس پرائم اسٹینڈرڈ ایڈیشن)intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-2

آئی پی کور جنریشن آؤٹ پٹ (انٹیل کوارٹس پرائم پرو ایڈیشن)

Intel Quartus Prime سافٹ ویئر درج ذیل آؤٹ پٹ تیار کرتا ہے۔ file انفرادی IP کور کے لیے ڈھانچہ جو پلیٹ فارم ڈیزائنر سسٹم کا حصہ نہیں ہیں۔

انفرادی IP کور جنریشن آؤٹ پٹ (انٹیل کوارٹس پرائم پرو ایڈیشن)intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-3

  • اگر آپ کے IP بنیادی تغیرات کے لیے تعاون یافتہ اور فعال ہے۔

آؤٹ پٹ Fileانٹیل ایف پی جی اے آئی پی جنریشن کا

File نام تفصیل
<your_ip> آئی پی اعلی سطحی IP تغیر file جو آپ کے پروجیکٹ میں آئی پی کور کی پیرامیٹرائزیشن پر مشتمل ہے۔ اگر IP کی تبدیلی پلیٹ فارم ڈیزائنر سسٹم کا حصہ ہے، تو پیرامیٹر ایڈیٹر بھی ایک .qsys تیار کرتا ہے۔ file.
<your_ip>.cmp VHDL اجزاء کا اعلان (.cmp) file ایک متن ہے file جس میں مقامی عام اور پورٹ تعریفیں شامل ہیں جو آپ VHDL ڈیزائن میں استعمال کرتے ہیں۔ files.
<your_ip>_generation.rpt IP یا پلیٹ فارم ڈیزائنر جنریشن لاگ file. IP جنریشن کے دوران پیغامات کا خلاصہ دکھاتا ہے۔
جاری…
File نام تفصیل
<your_ip>.qgsimc (صرف پلیٹ فارم ڈیزائنر سسٹمز) نقلی کیشنگ file جو .qsys اور .ip کا موازنہ کرتا ہے۔ fileپلیٹ فارم ڈیزائنر سسٹم اور آئی پی کور کی موجودہ پیرامیٹرائزیشن کے ساتھ۔ یہ موازنہ طے کرتا ہے کہ آیا پلیٹ فارم ڈیزائنر HDL کی تخلیق نو کو چھوڑ سکتا ہے۔
<your_ip>.qgsynth (صرف پلیٹ فارم ڈیزائنر سسٹمز) ترکیب کیشنگ file جو .qsys اور .ip کا موازنہ کرتا ہے۔ fileپلیٹ فارم ڈیزائنر سسٹم اور آئی پی کور کی موجودہ پیرامیٹرائزیشن کے ساتھ۔ یہ موازنہ طے کرتا ہے کہ آیا پلیٹ فارم ڈیزائنر HDL کی تخلیق نو کو چھوڑ سکتا ہے۔
<your_ipqip IP جزو کو مربوط اور مرتب کرنے کے لیے تمام معلومات پر مشتمل ہے۔
<your_ip>.csv IP جزو کی اپ گریڈ کی حیثیت کے بارے میں معلومات پر مشتمل ہے۔
.bsf بلاک ڈایاگرام میں استعمال کے لیے آئی پی کی تبدیلی کی علامت کی نمائندگی Files (.bdf)۔
<your_ip> ایس پی ڈی ان پٹ file کہ ip-make-simscript کو نقلی اسکرپٹ تیار کرنے کی ضرورت ہے۔ ایس پی ڈی file کی فہرست پر مشتمل ہے۔ files آپ تخروپن کے لیے تخلیق کرتے ہیں، اس کے ساتھ ساتھ ان یادوں کے بارے میں معلومات جو آپ شروع کرتے ہیں۔
<your_ip>.ppf پن پلانر File (.ppf) آپ کے پن پلانر کے ساتھ استعمال کے لیے بنائے گئے IP اجزاء کے لیے پورٹ اور نوڈ اسائنمنٹس کو اسٹور کرتا ہے۔
<your_ip>_bb.v Verilog بلیک باکس استعمال کریں (_bb.v) file بلیک باکس کے طور پر استعمال کے لیے خالی ماڈیول کے اعلان کے طور پر۔
<your_ip>_inst.v یا _inst.vhd ایچ ڈی ایل سابقample instantiation ٹیمپلیٹ۔ اس کے مواد کو کاپی اور پیسٹ کریں۔ file آپ کے ایچ ڈی ایل میں file آئی پی کی تبدیلی کو تیز کرنے کے لیے۔
<your_ip> regmap اگر IP رجسٹر کی معلومات پر مشتمل ہے، تو Intel Quartus Prime سافٹ ویئر .regmap تیار کرتا ہے۔ file. .regmap file ماسٹر اور غلام انٹرفیس کے رجسٹر میپ کی معلومات کو بیان کرتا ہے۔ یہ file تکمیل

.sopcinfo file سسٹم کے بارے میں مزید تفصیلی رجسٹر کی معلومات فراہم کرکے۔ یہ file رجسٹر ڈسپلے کو قابل بناتا ہے۔ views اور سسٹم کنسول میں صارف کی مرضی کے مطابق اعدادوشمار۔
<your_ip>.svd HPS سسٹم ڈیبگ ٹولز کی اجازت دیتا ہے۔ view پیری فیرلز کے رجسٹر نقشے جو پلیٹ فارم ڈیزائنر سسٹم کے اندر HPS سے جڑتے ہیں۔

ترکیب کے دوران، Intel Quartus Prime سافٹ ویئر .svd کو اسٹور کرتا ہے۔ files غلام انٹرفیس کے لیے جو .sof میں سسٹم کنسول ماسٹرز کو نظر آتا ہے۔ file ڈیبگ سیشن میں سسٹم کنسول اس سیکشن کو پڑھتا ہے، جو پلیٹ فارم ڈیزائنر رجسٹر نقشہ کی معلومات کے لیے استفسار کرتا ہے۔ سسٹم کے غلاموں کے لیے، پلیٹ فارم ڈیزائنر نام کے ذریعے رجسٹروں تک رسائی حاصل کرتا ہے۔
<your_ip> وی

<your_ip> وی ایچ ڈی

 ایچ ڈی ایل files جو ترکیب یا تخروپن کے لیے ہر ذیلی ماڈل یا چائلڈ آئی پی کور کو تیز کرتا ہے۔
اتالیق/ ایک سمولیشن ترتیب دینے اور چلانے کے لیے ایک msim_setup.tcl اسکرپٹ پر مشتمل ہے۔
aldec/ ایک اسکرپٹ پر مشتمل ہے rivierapro_setup.tcl کو ترتیب دینے اور ایک سمولیشن چلانے کے لیے۔
/synopsys/vcs

/synopsys/vcsmx

 ایک شیل اسکرپٹ پر مشتمل ہے vcs_setup.sh ایک سمولیشن ترتیب دینے اور چلانے کے لیے۔

ایک شیل اسکرپٹ vcsmx_setup.sh اور synopsys_sim.setup پر مشتمل ہے۔ file ایک نقلی ترتیب دینے اور چلانے کے لیے۔
/تعداد ایک شیل اسکرپٹ ncsim_setup.sh اور دیگر سیٹ اپ پر مشتمل ہے۔ fileایک نقلی ترتیب دینے اور چلانے کے لیے۔
/xcelium ایک متوازی سمیلیٹر شیل اسکرپٹ xcelium_setup.sh اور دیگر سیٹ اپ پر مشتمل ہے۔ fileایک نقلی ترتیب دینے اور چلانے کے لیے۔
/ ذیلی ماڈلز ایچ ڈی ایل پر مشتمل ہے۔ files آئی پی کور سب موڈیول کے لیے۔
<IP ذیلی ماڈل>/ پلیٹ فارم ڈیزائنر ہر آئی پی سب موڈیول ڈائرکٹری کے لیے /synth اور /sim ذیلی ڈائرکٹریز تیار کرتا ہے جسے پلیٹ فارم ڈیزائنر تیار کرتا ہے۔

فنکشنل تفصیل
فالٹ انجیکشن آئی پی کور کے ساتھ، ڈیزائنرز اندرون ملک SEFI کیریکٹرائزیشن انجام دے سکتے ہیں، SEFI کیریکٹرائزیشن کے مطابق FIT ریٹ سکیل کر سکتے ہیں، اور SEUs کے اثر کو کم کرنے کے لیے ڈیزائن کو بہتر بنا سکتے ہیں۔

سنگل ایونٹ پریشان کم کرنا

انٹیگریٹڈ سرکٹس اور پروگرام قابل منطق آلات جیسے FPGAs SEUs کے لیے حساس ہیں۔ SEUs بے ترتیب، غیر تباہ کن واقعات ہیں، جو دو بڑے ذرائع سے پیدا ہوتے ہیں: کائناتی شعاعوں سے الفا پارٹیکلز اور نیوٹران۔ تابکاری یا تو لاجک رجسٹر، ایمبیڈڈ میموری بٹ، یا کنفیگریشن RAM (CRAM) بٹ کو اس کی حالت کو پلٹانے کا سبب بن سکتی ہے، اس طرح آلہ کے غیر متوقع آپریشن کا باعث بنتا ہے۔ Intel Arria 10، Intel Cyclone 10 GX، Arria V، Cyclone V، Stratix V اور نئے آلات میں درج ذیل CRAM صلاحیتیں ہیں:

  • خرابی کا پتہ لگانا سائیکلیکل ریڈنڈنس چیکنگ (EDCRC)
  • پریشان CRAM کی خودکار اصلاح (اسکربنگ)
  • ایک پریشان CRAM حالت پیدا کرنے کی صلاحیت (غلطی انجیکشن)

Intel FPGA ڈیوائسز میں SEU تخفیف کے بارے میں مزید معلومات کے لیے، متعلقہ ڈیوائس ہینڈ بک میں SEU Mitigation باب سے رجوع کریں۔

فالٹ انجیکشن آئی پی پن کی تفصیل

فالٹ انجیکشن آئی پی کور میں درج ذیل I/O پن شامل ہیں۔

فالٹ انجیکشن آئی پی کور I/O پن

پن کا نام پن سمت۔ پن کی تفصیل
crcerror_pin ان پٹ ایرر میسج رجسٹر ان لوڈر انٹیل ایف پی جی اے آئی پی (ای ایم آر ان لوڈر آئی پی) سے ان پٹ۔ یہ سگنل اس وقت دیا جاتا ہے جب آلہ کے EDCRC کے ذریعہ CRC کی خرابی کا پتہ چلا ہو۔
emr_data ان پٹ ایرر میسج رجسٹر (EMR) کے مشمولات۔ EMR فیلڈز کے لیے مناسب ڈیوائس ہینڈ بک سے رجوع کریں۔

یہ ان پٹ Avalon سٹریمنگ ڈیٹا انٹرفیس سگنل کی تعمیل کرتا ہے۔
emr_valid ان پٹ اشارہ کرتا ہے کہ emr_data ان پٹ میں درست ڈیٹا ہوتا ہے۔ یہ ایک Avalon Streaming درست انٹرفیس سگنل ہے۔
دوبارہ ترتیب دیں۔ ان پٹ ماڈیول ری سیٹ ان پٹ۔ ری سیٹ مکمل طور پر فالٹ انجیکشن ڈیبگر کے ذریعے کنٹرول کیا جاتا ہے۔
error_injected آؤٹ پٹ اس بات کی نشاندہی کرتا ہے کہ CRAM میں ایک غلطی داخل کی گئی تھی جیسا کہ J کے ذریعے حکم دیا گیا تھا۔TAG انٹرفیس اس سگنل کے اصرار کا وقت J کی آپ کی ترتیبات پر منحصر ہے۔TAG TCK اور کنٹرول بلاک سگنل۔ عام طور پر، وقت TCK سگنل کے تقریباً 20 گھڑیوں کا ہوتا ہے۔
error_scrubbed آؤٹ پٹ اشارہ کرتا ہے کہ ڈیوائس اسکربنگ مکمل ہو گئی ہے جیسا کہ J کے ذریعے حکم دیا گیا ہے۔TAG انٹرفیس اس سگنل کے اصرار کا وقت J کی آپ کی ترتیبات پر منحصر ہے۔TAG TCK اور کنٹرول بلاک سگنل۔ عام طور پر، وقت TCK سگنل کے تقریباً 20 گھڑیوں کا ہوتا ہے۔
insc آؤٹ پٹ اختیاری آؤٹ پٹ۔ فالٹ انجیکشن آئی پی اس گھڑی کو استعمال کرتا ہے، مثال کے طور پرampلی، EMR_unloader بلاک کو کلاک کرنے کے لیے۔

فالٹ انجیکشن آئی پی پن ڈایاگرام

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-4

فالٹ انجیکشن ڈیبگر اور فالٹ انجیکشن آئی پی کور کا استعمال

فالٹ انجیکشن ڈیبگر فالٹ انجیکشن آئی پی کور کے ساتھ مل کر کام کرتا ہے۔ سب سے پہلے، آپ اپنے ڈیزائن میں آئی پی کور کو انسٹینٹیٹ کرتے ہیں، مرتب کرتے ہیں اور نتیجے میں آنے والی ترتیب کو ڈاؤن لوڈ کرتے ہیں۔ file آپ کے آلے میں۔ اس کے بعد، آپ فالٹ انجیکشن ڈیبگر کو Intel Quartus Prime سافٹ ویئر کے اندر سے یا کمان لائن سے نرم غلطیوں کی تقلید کے لیے چلاتے ہیں۔

  • فالٹ انجیکشن ڈیبگر آپ کو فالٹ انجیکشن کے تجربات کو انٹرایکٹو یا بیچ کمانڈز کے ذریعے چلانے کی اجازت دیتا ہے، اور آپ کو فالٹ انجیکشن کے لیے اپنے ڈیزائن میں منطقی علاقوں کی وضاحت کرنے کی اجازت دیتا ہے۔
  • کمانڈ لائن انٹرفیس ڈیبگر کو اسکرپٹ کے ذریعے چلانے کے لیے مفید ہے۔

نوٹ

فالٹ انجیکشن ڈیبگر جے کے ذریعے فالٹ انجیکشن آئی پی کور کے ساتھ بات چیت کرتا ہے۔TAG انٹرفیس فالٹ انجیکشن آئی پی جے سے کمانڈ قبول کرتا ہے۔TAG انٹرفیس اور رپورٹس کی حیثیت واپس J کے ذریعےTAG انٹرفیس فالٹ انجیکشن آئی پی کور آپ کے آلے میں نرم منطق میں لاگو ہوتا ہے۔ لہذا، آپ کو اپنے ڈیزائن میں اس منطق کے استعمال کا حساب دینا چاہیے۔ ایک طریقہ کار یہ ہے کہ لیب میں SEU کے لیے آپ کے ڈیزائن کے ردعمل کو نمایاں کریں اور پھر اپنے حتمی تعینات کردہ ڈیزائن سے IP کور کو خارج کر دیں۔

آپ مندرجہ ذیل آئی پی کور کے ساتھ فالٹ انجیکشن آئی پی کور استعمال کرتے ہیں۔

  • ایرر میسج رجسٹر ان لوڈر آئی پی کور، جو انٹیل ایف پی جی اے ڈیوائسز میں سخت خرابی کا پتہ لگانے والے سرکٹری سے ڈیٹا کو پڑھتا اور اسٹور کرتا ہے۔
  • (اختیاری) ایڈوانسڈ SEU ڈیٹیکشن Intel FPGA IP کور، جو آلہ کے آپریشن کے دوران سنگل بٹ ایرر والے مقامات کا ایک حساسیت کے نقشے سے موازنہ کرتا ہے تاکہ یہ معلوم کیا جا سکے کہ آیا نرم غلطی اس پر اثر انداز ہوتی ہے۔

فالٹ انجیکشن ڈیبگر اوورview بلاک ڈا یآ گرامintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-5

نوٹس:

  1. فالٹ انجیکشن آئی پی ہدف شدہ منطق کے بٹس کو پلٹ دیتا ہے۔
  2. فالٹ انجیکشن ڈیبگر اور ایڈوانسڈ SEU ڈیٹیکشن IP ایک ہی EMR ان لوڈر مثال استعمال کرتے ہیں۔
  3. ایڈوانسڈ SEU ڈیٹیکشن آئی پی کور اختیاری ہے۔

متعلقہ معلومات

  • SMH کے بارے میں Fileصفحہ 13 پر ہے۔
  • صفحہ 10 پر EMR ان لوڈر IP کور کے بارے میں
  • صفحہ 11 پر ایڈوانسڈ SEU ڈیٹیکشن آئی پی کور کے بارے میں

فالٹ انجیکشن آئی پی کور کو تیز کرنا

نوٹ

فالٹ انجیکشن آئی پی کور کے لیے آپ کو کوئی پیرامیٹرز سیٹ کرنے کی ضرورت نہیں ہے۔ آئی پی کور کو استعمال کرنے کے لیے، ایک نیا آئی پی مثال بنائیں، اسے اپنے پلیٹ فارم ڈیزائنر (معیاری) سسٹم میں شامل کریں، اور سگنلز کو مناسب طریقے سے جوڑیں۔ آپ کو EMR Unloader IP کور کے ساتھ فالٹ انجیکشن IP کور استعمال کرنا چاہیے۔ فالٹ انجیکشن اور ای ایم آر ان لوڈر آئی پی کور پلیٹ فارم ڈیزائنر اور آئی پی کیٹلاگ میں دستیاب ہیں۔ اختیاری طور پر، آپ Verilog HDL، SystemVerilog، یا VHDL کا استعمال کرتے ہوئے انہیں براہ راست اپنے RTL ڈیزائن میں انسٹیٹیوٹ کر سکتے ہیں۔

EMR Unloader IP کور کے بارے میں
EMR Unloader IP کور EMR کو ایک انٹرفیس فراہم کرتا ہے، جسے ڈیوائس کے EDCRC کے ذریعے مسلسل اپ ڈیٹ کیا جاتا ہے جو نرم غلطیوں کے لیے ڈیوائس کے CRAM بٹس CRC کو چیک کرتا ہے۔

Example پلیٹ فارم ڈیزائنر سسٹم جس میں فالٹ انجیکشن آئی پی کور اور ای ایم آر ان لوڈر آئی پی کور شامل ہے۔intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-6

Exampلی فالٹ انجیکشن آئی پی کور اور ای ایم آر ان لوڈر آئی پی کور بلاک ڈایاگرام

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-7

متعلقہ معلومات
ایرر میسیج رجسٹر ان لوڈر انٹیل ایف پی جی اے آئی پی کور یوزر گائیڈ

ایڈوانسڈ SEU ڈیٹیکشن آئی پی کور کے بارے میں

ایڈوانسڈ SEU ڈیٹیکشن (ASD) IP کور استعمال کریں جب SEU رواداری ڈیزائن کی تشویش ہو۔ آپ کو ASD IP کور کے ساتھ EMR Unloader IP کور استعمال کرنا چاہیے۔ لہذا، اگر آپ ASD IP اور فالٹ انجیکشن IP کو ایک ہی ڈیزائن میں استعمال کرتے ہیں، تو انہیں EMR Unloader آؤٹ پٹ کو Avalon®-ST سپلٹر جزو کے ذریعے شیئر کرنا چاہیے۔ مندرجہ ذیل اعداد و شمار ایک پلیٹ فارم ڈیزائنر سسٹم کو دکھاتا ہے جس میں Avalon-ST اسپلٹر EMR مواد کو ASD اور فالٹ انجیکشن آئی پی کور میں تقسیم کرتا ہے۔

ایک ہی پلیٹ فارم ڈیزائنر سسٹم میں ASD اور فالٹ انجیکشن آئی پی کا استعمالintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-8

متعلقہ معلومات
ایڈوانسڈ SEU ڈیٹیکشن انٹیل FPGA IP کور صارف گائیڈ

فالٹ انجیکشن ایریاز کی وضاحت کرنا
آپ حساسیت کا نقشہ ہیڈر (.smh) کا استعمال کرتے ہوئے غلطی کے انجیکشن کے لیے FPGA کے مخصوص علاقوں کی وضاحت کر سکتے ہیں۔ file. ایس ایم ایچ file ڈیوائس کے CRAM بٹس، ان کے تفویض کردہ علاقے (ASD ریجن)، اور اہمیت کے نقاط کو اسٹور کرتا ہے۔ ڈیزائن کے عمل کے دوران آپ درجہ بندی کا استعمال کرتے ہیں۔ tagخطہ بنانے کے لیے ging. پھر، تالیف کے دوران، Intel Quartus Prime Assembler SMH تیار کرتا ہے۔ file. فالٹ انجیکشن ڈیبگر غلطی کے انجیکشن کو مخصوص ڈیوائس کے علاقوں تک محدود کرتا ہے جن کی آپ SMH میں وضاحت کرتے ہیں۔ file.

درجہ بندی کو انجام دینا Tagگنگ
آپ جانچ کے لیے FPGA ریجنز کی وضاحت مقام کے لیے ASD ریجن کو تفویض کرتے ہیں۔ آپ ڈیزائن پارٹیشنز ونڈو کا استعمال کرتے ہوئے اپنے ڈیزائن کے درجہ بندی کے کسی بھی حصے کے لیے ASD ریجن کی قدر کی وضاحت کر سکتے ہیں۔

  1. اسائنمنٹس کا انتخاب کریں ➤ ڈیزائن پارٹیشن ونڈو۔
  2. ہیڈر قطار میں کہیں بھی دائیں کلک کریں اور ASD ریجن کالم کو ظاہر کرنے کے لیے ASD ریجن کو آن کریں (اگر یہ پہلے سے ظاہر نہیں ہوا ہے)۔
  3. کسی بھی پارٹیشن کو مخصوص ASD ریجن میں تفویض کرنے کے لیے 0 سے 16 تک کی قدر درج کریں۔
    • ASD ریجن 0 ڈیوائس کے غیر استعمال شدہ حصوں کے لیے محفوظ ہے۔ آپ اس خطے کو ایک پارٹیشن تفویض کر سکتے ہیں تاکہ اسے غیر اہم قرار دیا جا سکے۔
    • ASD ریجن 1 ڈیفالٹ ریجن ہے۔ ڈیوائس کے تمام استعمال شدہ حصے اس علاقے کو تفویض کیے جاتے ہیں جب تک کہ آپ واضح طور پر ASD ریجن اسائنمنٹ کو تبدیل نہیں کرتے ہیں۔

SMH کے بارے میں Files

ایس ایم ایچ file مندرجہ ذیل معلومات پر مشتمل ہے:

  • اگر آپ درجہ بندی کا استعمال نہیں کر رہے ہیں۔ tagging (یعنی، ڈیزائن کے درجہ بندی میں ڈیزائن کی کوئی واضح ASD ریجن اسائنمنٹ نہیں ہے)، SMH file ہر CRAM بٹ کی فہرست دیتا ہے اور اشارہ کرتا ہے کہ آیا یہ ڈیزائن کے لیے حساس ہے۔
  • اگر آپ نے درجہ بندی کی ہے۔ tagging اور تبدیل شدہ ڈیفالٹ ASD ریجن اسائنمنٹس، SMH file ہر CRAM بٹ کی فہرست دیتا ہے اور اسے ASD علاقہ تفویض کیا جاتا ہے۔

فالٹ انجیکشن ڈیبگر انجیکشن کو ایک یا زیادہ مخصوص علاقوں تک محدود کر سکتا ہے۔ اسمبلر کو SMH بنانے کی ہدایت کرنے کے لیے file:

  • اسائنمنٹس کا انتخاب کریں ➤ ڈیوائس ➤ ڈیوائس اور پن کے اختیارات ➤ ایرر ڈیٹیکشن CRC۔
  • جنریٹ SEU حساسیت کا نقشہ آن کریں۔ file (.smh) آپشن۔

فالٹ انجیکشن ڈیبگر کا استعمال

نوٹ
فالٹ انجیکشن ڈیبگر استعمال کرنے کے لیے، آپ J کے ذریعے اپنے آلے سے جڑتے ہیں۔TAG انٹرفیس پھر، آلہ کو ترتیب دیں اور غلطی انجکشن انجام دیں. فالٹ انجیکشن ڈیبگر لانچ کرنے کے لیے، انٹیل کوارٹس پرائم سافٹ ویئر میں ٹولز ➤ فالٹ انجیکشن ڈیبگر کا انتخاب کریں۔ ڈیوائس کو ترتیب دینا یا پروگرام کرنا پروگرامر یا سگنل ٹیپ لاجک اینالائزر کے لیے استعمال کیے جانے والے طریقہ کار سے ملتا جلتا ہے۔

فالٹ انجیکشن ڈیبگر

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-9

اپنے J کو ترتیب دینے کے لیےTAG سلسلہ:

  1. ہارڈ ویئر سیٹ اپ پر کلک کریں۔ یہ ٹول آپ کے کمپیوٹر سے منسلک پروگرامنگ ہارڈویئر کو دکھاتا ہے۔
  2. وہ پروگرامنگ ہارڈویئر منتخب کریں جسے آپ استعمال کرنا چاہتے ہیں۔
  3. کلک کریں بند کریں.
  4. آٹو ڈیٹیکٹ پر کلک کریں، جو J میں پائے جانے والے پروگرام کے قابل آلات کے ساتھ ڈیوائس چین کو آباد کرتا ہے۔TAG زنجیر

متعلقہ معلومات
صفحہ 21 پر ٹارگٹڈ فالٹ انجیکشن فیچر

ہارڈ ویئر اور سافٹ ویئر کی ضروریات

فالٹ انجیکشن ڈیبگر کو استعمال کرنے کے لیے درج ذیل ہارڈ ویئر اور سافٹ ویئر کی ضرورت ہے۔

  • آپ کے Intel FPGA لائسنس میں فیچر لائن جو فالٹ انجیکشن IP کور کو فعال کرتی ہے۔ مزید معلومات کے لیے، اپنے مقامی Intel FPGA سیلز نمائندے سے رابطہ کریں۔
  • کیبل ڈاؤن لوڈ کریں (انٹیل ایف پی جی اے ڈاؤن لوڈ کیبل، انٹیل ایف پی جی اے ڈاؤن لوڈ کیبل II، یا II)۔
  • Intel FPGA ڈویلپمنٹ کٹ یا J کے ساتھ صارف کا ڈیزائن کردہ بورڈTAG ٹیسٹ کے تحت ڈیوائس سے کنکشن۔
  • (اختیاری) آپ کے Intel FPGA لائسنس میں فیچر لائن جو ایڈوانسڈ SEU ڈیٹیکشن آئی پی کور کو فعال کرتی ہے۔

اپنے ڈیوائس اور فالٹ انجیکشن ڈیبگر کو ترتیب دینا

فالٹ انجیکشن ڈیبگر ایک .sof اور (اختیاری طور پر) ایک حساسیت کا نقشہ ہیڈر (.smh) استعمال کرتا ہے۔ file. سافٹ ویئر آبجیکٹ File (.sof) FPGA کو ترتیب دیتا ہے۔ .smh file ڈیوائس میں CRAM بٹس کی حساسیت کی وضاحت کرتا ہے۔ اگر آپ .smh فراہم نہیں کرتے ہیں۔ file، فالٹ انجیکشن ڈیبگر CRAM بٹس میں تصادفی طور پر فالٹس انجیکشن کرتا ہے۔ .sof کی وضاحت کرنے کے لیے:

  1. وہ FPGA منتخب کریں جسے آپ ڈیوائس چین باکس میں کنفیگر کرنا چاہتے ہیں۔
  2. منتخب کریں پر کلک کریں۔ File.
  3. .sof پر جائیں اور OK پر کلک کریں۔ فالٹ انجیکشن ڈیبگر .sof کو پڑھتا ہے۔
  4. (اختیاری) SMH کو منتخب کریں۔ file.
    اگر آپ SMH کی وضاحت نہیں کرتے ہیں۔ file، فالٹ انجیکشن ڈیبگر پورے آلے میں تصادفی طور پر فالٹس انجیکشن کرتا ہے۔ اگر آپ SMH کی وضاحت کرتے ہیں۔ file، آپ انجیکشن کو اپنے آلے کے استعمال شدہ علاقوں تک محدود کر سکتے ہیں۔
    • ڈیوائس چین باکس میں ڈیوائس پر دائیں کلک کریں اور پھر SMH منتخب کریں پر کلک کریں۔ File.
    • اپنا SMH منتخب کریں۔ file.
    • ٹھیک ہے پر کلک کریں۔
  5. پروگرام/کنفیگر آن کریں۔
  6. اسٹارٹ پر کلک کریں۔

فالٹ انجیکشن ڈیبگر .sof کا استعمال کرتے ہوئے ڈیوائس کو کنفیگر کرتا ہے۔

SMH کو منتخب کرنے کے لیے سیاق و سباق کا مینو File

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-10

فالٹ انجیکشن کے لیے محدود علاقے

SMH لوڈ کرنے کے بعد file، آپ فالٹ انجیکشن ڈیبگر کو صرف مخصوص ASD علاقوں پر کام کرنے کی ہدایت کر سکتے ہیں۔ ASD خطہ (علاقے) کی وضاحت کرنے کے لیے جس میں فالٹس کو انجیکشن کرنا ہے:

  1. ڈیوائس چین باکس میں FPGA پر دائیں کلک کریں، اور ڈیوائس کی حساسیت کا نقشہ دکھائیں پر کلک کریں۔
  2. فالٹ انجیکشن کے لیے ASD ریجن کو منتخب کریں۔

ڈیوائس کی حساسیت کا نقشہ Viewer

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-11

خرابی کی اقسام کی وضاحت کرنا

آپ انجیکشن کے لیے مختلف قسم کی غلطیاں بتا سکتے ہیں۔

  • واحد غلطیاں (SE)
  • ڈبل ملحقہ غلطیاں (DAE)
  • ناقابل اصلاح ملٹی بٹ ایرر (EMBE)

اگر اسکربنگ فیچر فعال ہو تو Intel FPGA ڈیوائسز سنگل اور ڈبل ملحقہ غلطیوں کو خود درست کر سکتے ہیں۔ Intel FPGA ڈیوائسز ملٹی بٹ غلطیوں کو درست نہیں کر سکتیں۔ ان غلطیوں کو ٹھیک کرنے کے بارے میں مزید معلومات کے لیے SEUs کو کم کرنے کے باب سے رجوع کریں۔ آپ انجیکشن کے لیے غلطیوں کا مرکب اور انجیکشن کے وقت کا وقفہ بتا سکتے ہیں۔ انجکشن وقت وقفہ کی وضاحت کرنے کے لئے:

  1. فالٹ انجیکشن ڈیبگر میں، ٹولز ➤ اختیارات کا انتخاب کریں۔
  2. سرخ کنٹرولر کو غلطیوں کے آمیزے پر گھسیٹیں۔ متبادل طور پر، آپ مرکب کو عددی طور پر بیان کر سکتے ہیں۔
  3. انجیکشن وقفہ کا وقت بتائیں۔
  4. ٹھیک ہے پر کلک کریں۔

شکل 12. SEU غلطی کی اقسام کے مرکب کی وضاحت کرناintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-12

متعلقہ معلومات سنگل ایونٹ پریشان کو کم کرنا

انجیکشن کی خرابیاں

آپ کئی طریقوں میں غلطیوں کو انجیکشن کر سکتے ہیں:

  • کمانڈ پر ایک غلطی لگائیں۔
  • کمانڈ پر متعدد غلطیوں کو انجیکشن کریں۔
  • جب تک روکنے کا حکم نہ دیا جائے غلطیاں انجیکشن کریں۔

ان خرابیوں کو انجیکشن کرنے کے لئے:

  1. انجیکشن فالٹ آپشن کو آن کریں۔
  2. منتخب کریں کہ آیا آپ متعدد تکرار کے لیے ایرر انجیکشن چلانا چاہتے ہیں یا جب تک بند نہ ہو جائیں:
    • اگر آپ رکنے تک چلانے کا انتخاب کرتے ہیں، تو فالٹ انجیکشن ڈیبگر ٹولز ➤ آپشنز ڈائیلاگ باکس میں متعین وقفہ پر غلطیاں داخل کرتا ہے۔
    • اگر آپ تکرار کی مخصوص تعداد کے لیے ایرر انجیکشن چلانا چاہتے ہیں تو نمبر درج کریں۔
  3. اسٹارٹ پر کلک کریں۔

نوٹ: فالٹ انجیکشن ڈیبگر تکرار کی مخصوص تعداد کے لیے یا بند ہونے تک چلتا ہے۔ انٹیل کوارٹس پرائم میسیجز ونڈو ان غلطیوں کے بارے میں پیغامات دکھاتی ہے جو انجیکشن کی گئی ہیں۔ انجکشن کی خرابیوں کے بارے میں اضافی معلومات کے لیے، EMR پڑھیں پر کلک کریں۔ فالٹ انجیکشن ڈیبگر ڈیوائس کا EMR پڑھتا ہے اور میسجز ونڈو میں مواد دکھاتا ہے۔

انٹیل کوارٹس پرائم ایرر انجیکشن اور ای ایم آر مواد کے پیغامات

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-13

ریکارڈنگ کی خرابیاں
آپ Intel Quartus Prime Messages ونڈو میں رپورٹ کردہ پیرامیٹرز کو نوٹ کر کے کسی بھی انجیکشن کی غلطی کا مقام ریکارڈ کر سکتے ہیں۔ اگر، سابق کے لیےample, ایک انجکشن کی خرابی کے نتیجے میں رویے میں آپ دوبارہ چلانا چاہتے ہیں، آپ انجکشن کے لیے اس مقام کو نشانہ بنا سکتے ہیں۔ آپ فالٹ انجیکشن ڈیبگر کمانڈ لائن انٹرفیس کا استعمال کرتے ہوئے ٹارگٹڈ انجیکشن کرتے ہیں۔

انجکشن شدہ خرابیوں کو صاف کرنا
FPGA کے نارمل فنکشن کو بحال کرنے کے لیے سکرب پر کلک کریں۔ جب آپ کسی خامی کو صاف کرتے ہیں، تو آلے کے EDCRC فنکشنز کو غلطیوں کو درست کرنے کے لیے استعمال کیا جاتا ہے۔ اسکرب میکانزم اسی طرح کا ہے جو ڈیوائس کے آپریشن کے دوران استعمال ہوتا ہے۔

کمانڈ لائن انٹرفیس
آپ quartus_fid ایگزیکیوٹیبل کے ساتھ کمانڈ لائن پر فالٹ انجیکشن ڈیبگر چلا سکتے ہیں، جو مفید ہے اگر آپ اسکرپٹ سے فالٹ انجیکشن کرنا چاہتے ہیں۔

ٹیبل 5. فالٹ انجیکشن کے لیے کمانڈ لائن دلائل

مختصر دلیل لمبی دلیل تفصیل
c کیبل پروگرامنگ ہارڈویئر یا کیبل کی وضاحت کریں۔ (ضروری)
i انڈیکس غلطی کو انجیکشن کرنے کے لئے فعال ڈیوائس کی وضاحت کریں۔ (ضروری)
n نمبر انجیکشن میں غلطیوں کی تعداد کی وضاحت کریں۔ پہلے سے طے شدہ قدر ہے۔

1. (اختیاری)
t وقت انجیکشن کے درمیان وقفہ کا وقت۔ (اختیاری)

نوٹ: quartus_fid استعمال کریں -مدد کرنے کے لیے view تمام دستیاب اختیارات. مندرجہ ذیل کوڈ فراہم کرتا ہے examples فالٹ انجیکشن ڈیبگر کمانڈ لائن انٹرفیس کا استعمال کرتے ہوئے۔
############################

  • # معلوم کریں کہ اس مثال کے لیے کون سی USB کیبلز دستیاب ہیں۔
  • # نتیجہ ظاہر کرتا ہے کہ "USB-Blaster" کے نام سے ایک کیبل دستیاب ہے
  • $ quartus_fid - فہرست۔ . .
  • معلومات: کمانڈ: quartus_fid -list
    1. sj-sng-z4 [USB-0] پر USB-Blaster معلومات: Intel Quartus Prime 64-Bit Fault Injection Debugger کامیاب رہا۔ 0 غلطیاں، 0 وارننگ
  • ################################
  • # معلوم کریں کہ USB-Blaster کیبل پر کون سے آلات دستیاب ہیں۔
  • # نتیجہ دو آلات دکھاتا ہے: ایک Stratix V A7، اور ایک MAX V CPLD۔ #
  • $ quartus_fid -cable USB-Blaster -a
  • معلومات: کمانڈ: quartus_fid –cable=USB-Blaster -a
  • معلومات (208809): پروگرامنگ کیبل کا استعمال کرتے ہوئے "USB-Blaster on sj-sng-z4 [USB-0]"
    1. sj-sng-z4 [USB-0] پر USB-Blaster
  • 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
  • 020A40DD 5M2210Z/EPM2210
  • معلومات: Intel Quartus Prime 64-Bit Fault Injection Debugger کامیاب رہا۔
  • 0 غلطیاں، 0 انتباہات
  • ################################
  • # Stratix V ڈیوائس کو پروگرام کریں۔
  • # -انڈیکس آپشن کسی منسلک ڈیوائس پر کیے جانے والے آپریشنز کی وضاحت کرتا ہے۔
  • # "=svgx.sof" ایک .sof سے وابستہ ہے۔ file ڈیوائس کے ساتھ
  • # "#p" کا مطلب ہے پروگرام ڈیوائس #
  • $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p”۔ . .
  • معلومات (209016): ڈیوائس انڈیکس 1 کو ترتیب دینا
  • معلومات (209017): ڈیوائس 1 میں JTAG شناختی کوڈ 0x029030DD
  • معلومات (209007): کنفیگریشن کامیاب ہو گئی — 1 ڈیوائس کنفیگر ہو گئی۔
  • معلومات (209011): کامیابی کے ساتھ انجام دیا گیا آپریشن
  • معلومات (208551): ڈیوائس 1 میں پروگرام کے دستخط۔
  • معلومات: Intel Quartus Prime 64-Bit Fault Injection Debugger کامیاب رہا۔
  • 0 غلطیاں، 0 انتباہات
  • ################################
  • # ڈیوائس میں خرابی لگائیں۔
  • #i آپریٹر غلطیوں کو انجیکشن کرنے کا اشارہ کرتا ہے۔
  • # -n 3 3 فالٹس کو انجیکشن کرنے کی طرف اشارہ کرتا ہے #
  • $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
  • معلومات: کمانڈ: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
  • معلومات (208809): پروگرامنگ کیبل کا استعمال کرتے ہوئے "USB-Blaster on sj-sng-z4 [USB-0]"
  • معلومات (208521): آلہ (آلات) میں 3 خامیاں ڈالتا ہے
  • معلومات: Intel Quartus Prime 64-Bit Fault Injection Debugger کامیاب رہا۔
  • 0 غلطیاں، 0 انتباہات
  • ################################
  • # انٹرایکٹو موڈ۔
  • # -n 0 کے ساتھ #i آپریشن کا استعمال ڈیبگر کو انٹرایکٹو موڈ میں رکھتا ہے۔
  • # نوٹ کریں کہ پچھلے سیشن میں 3 فالٹس لگائے گئے تھے۔
  • # "E" فی الحال EMR Unloader IP کور میں موجود خرابیوں کو پڑھتا ہے۔ #
  • $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
  • معلومات: کمانڈ: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
  • معلومات (208809): پروگرامنگ کیبل کا استعمال کرتے ہوئے "USB-Blaster on sj-sng-z4 [USB-0]"
  • درج کریں:
  • غلطی کو انجیکشن کرنے کے لیے 'F'
  • EMR پڑھنے کے لیے 'E'
  • خامیوں کو صاف کرنے کے لیے 'S'
  • E چھوڑنے کے لیے 'Q'
  • معلومات (208540): EMR سرنی پڑھنا
  • معلومات (208544): ڈیوائس 3 میں 1 فریم کی غلطیوں کا پتہ چلا۔
  • معلومات (208545): خرابی #1 : فریم 0x1028 بٹ 0x21EA میں ایک غلطی۔
  • معلومات (10914): خرابی #2 : فریم 0x1116 میں ناقابل اصلاح ملٹی بٹ ایرر۔
  • معلومات (208545): خرابی #3 : فریم 0x1848 بٹ 0x128C میں ایک غلطی۔
  • غلطی کو انجیکشن کرنے کے لیے 'F'
  • EMR پڑھنے کے لیے 'E'
  • خامیوں کو صاف کرنے کے لیے 'S'
  • Q چھوڑنے کے لیے 'Q'
  • معلومات: Intel Quartus Prime 64-Bit Fault Injection Debugger کامیاب رہا۔ 0 غلطیاں، 0 انتباہات
  • معلومات: چوٹی ورچوئل میموری: 1522 میگا بائٹس
  • معلومات: پروسیسنگ ختم: پیر 3 نومبر 18:50:00 2014
  • معلومات: گزرا ہوا وقت: 00:00:29
  • معلومات: کل CPU وقت (تمام پروسیسرز پر): 00:00:13

ٹارگٹڈ فالٹ انجیکشن کی خصوصیت

نوٹ

فالٹ انجیکشن ڈیبگر FPGA میں تصادفی طور پر فالٹس کو انجیکشن کرتا ہے۔ تاہم، ٹارگٹڈ فالٹ انجیکشن کی خصوصیت آپ کو CRAM میں ٹارگٹڈ مقامات پر فالٹس لگانے کی اجازت دیتی ہے۔ یہ آپریشن مفید ہو سکتا ہے، مثال کے طور پرampمثال کے طور پر، اگر آپ نے SEU ایونٹ کو نوٹ کیا اور بحالی کی حکمت عملی میں ترمیم کرنے کے بعد اسی ایونٹ کے FPGA یا سسٹم کے ردعمل کی جانچ کرنا چاہتے ہیں۔ ٹارگٹڈ فالٹ انجیکشن فیچر صرف کمانڈ لائن انٹرفیس سے دستیاب ہے۔ آپ یہ بتا سکتے ہیں کہ غلطیاں کمانڈ لائن سے یا پرامپٹ موڈ میں لگائی گئی ہیں۔ متعلقہ معلومات

AN 539: انٹیل ایف پی جی اے ڈیوائسز میں سی آر سی کا استعمال کرتے ہوئے ٹیسٹ کا طریقہ کار یا غلطی کا پتہ لگانا اور بازیافت

کمانڈ لائن سے غلطی کی فہرست کی وضاحت کرنا

ٹارگٹڈ فالٹ انجیکشن کی خصوصیت آپ کو کمانڈ لائن سے غلطی کی فہرست کی وضاحت کرنے کی اجازت دیتی ہے، جیسا کہ درج ذیل سابق میں دکھایا گیا ہے۔ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ کہاں: c 1 اشارہ کرتا ہے کہ FPGA کنٹرول ہے۔ آپ کے کمپیوٹر پر پہلی کیبل کے ذریعے۔ i “@1= six.sof#i” اشارہ کرتا ہے کہ سلسلہ میں پہلا آلہ آبجیکٹ کے ساتھ بھرا ہوا ہے file svgx.sof اور غلطیوں کے ساتھ انجکشن کیا جائے گا. n 2 اشارہ کرتا ہے کہ دو فالٹس لگائے جائیں گے۔ user=”@1= 0x2274 0x05EF 0x2264 0x0500” انجیکشن لگانے کے لیے صارف کی طرف سے مخصوص کردہ غلطیوں کی فہرست ہے۔ اس میں سابقample، ڈیوائس 1 میں دو خرابیاں ہیں: فریم 0x2274، بٹ 0x05EF اور فریم 0x2264، بٹ 0x0500 پر۔

پرامپٹ موڈ سے غلطی کی فہرست کی وضاحت کرنا

آپ ٹارگیٹڈ فالٹ انجیکشن فیچر کو انٹرایکٹو طور پر 0 (-n 0) ہونے والی فالٹس کی تعداد بتا کر چلا سکتے ہیں۔ فالٹ انجیکشن ڈیبگر پرامپٹ موڈ کمانڈز اور ان کی تفصیل پیش کرتا ہے۔

پرامپٹ موڈ کمانڈ تفصیل
F ایک غلطی انجیکشن
E EMR پڑھیں
S صفائی کی غلطیاں
Q چھوڑو

پرامپٹ موڈ میں، آپ آلے میں کسی بے ترتیب مقام پر واحد غلطی کو انجیکشن کرنے کے لیے اکیلے F کمانڈ جاری کر سکتے ہیں۔ مندرجہ ذیل سابق میںamples پرامپٹ موڈ میں F کمانڈ کا استعمال کرتے ہوئے، تین غلطیاں انجیکشن کی جاتی ہیں۔ F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

  • خرابی 1 - فریم 0x12، بٹ 0x34 پر سنگل بٹ ایرر
  • خرابی 2 - فریم 0x56، بٹ 0x78 پر ناقابل اصلاح غلطی (ایک * ملٹی بٹ غلطی کی نشاندہی کرتا ہے)
  • خرابی 3 - فریم 0x9A، بٹ 0xBC پر ڈبل ملحقہ خرابی (a + ڈبل بٹ غلطی کی نشاندہی کرتا ہے)

F 0x12 0x34 0x56 0x78 * ایک (پہلے سے طے شدہ) ایرر انجیکشن ہے: ایرر 1 - فریم 0x12، بٹ 0x34 پر سنگل بٹ ایرر۔ پہلے فریم/بٹ لوکیشن کے بعد کے مقامات کو نظر انداز کر دیا جاتا ہے۔ F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

تین غلطیاں انجیکشن ہیں:

  • خرابی 1 - فریم 0x12، بٹ 0x34 پر سنگل بٹ ایرر
  • خرابی 2 - فریم 0x56، بٹ 0x78 میں ناقابل اصلاح غلطی
  • خرابی 3 - فریم 0x9A، بٹ 0xBC پر ڈبل ملحقہ خرابی
  • پہلے 3 فریم/بٹ جوڑوں کے بعد کے مقامات کو نظر انداز کر دیا جاتا ہے۔

CRAM بٹ مقامات کا تعین کرنا

نوٹ: 

جب فالٹ انجیکشن ڈیبگر CRAM EDCRC کی خرابی کا پتہ لگاتا ہے، Error Message Register (EMR) میں CRAM کی خرابی کا سنڈروم، فریم نمبر، بٹ لوکیشن، اور غلطی کی قسم (سنگل، ڈبل یا ملٹی بٹ) ہوتی ہے۔ سسٹم کی جانچ کے دوران، جب آپ EDCRC کی خرابی کا پتہ لگائیں تو فالٹ انجیکشن ڈیبگر کے ذریعہ رپورٹ کردہ EMR مواد کو محفوظ کریں۔ ریکارڈ شدہ EMR مشمولات کے ساتھ، آپ فالٹ انجیکشن ڈیبگر کو فریم اور بٹ نمبر فراہم کر سکتے ہیں تاکہ سسٹم ٹیسٹنگ کے دوران نوٹ کی گئی غلطیوں کو دوبارہ چلایا جا سکے، مزید ڈیزائن کیا جا سکے، اور اس خرابی کے لیے سسٹم ریکوری ردعمل کو نمایاں کیا جا سکے۔

متعلقہ معلومات
AN 539: Intel FPGA آلات میں CRC کا استعمال کرتے ہوئے ٹیسٹ کا طریقہ کار یا غلطی کا پتہ لگانا اور بازیافت

اعلی درجے کی کمانڈ لائن کے اختیارات: ASD ریجنز اور ایرر ٹائپ ویٹنگ

آپ فالٹ انجیکشن ڈیبگر کمانڈ لائن انٹرفیس کو ASD علاقوں میں غلطیوں کو انجیکشن کرنے اور غلطی کی اقسام کو وزن دینے کے لیے استعمال کر سکتے ہیں۔ سب سے پہلے، آپ -weight کا استعمال کرتے ہوئے غلطی کی اقسام (سنگل بٹ، ڈبل ملحقہ، اور ملٹی بٹ ناقابل اصلاح) کے مرکب کی وضاحت کرتے ہیں۔ . . اختیار سابق کے لیےamp50% سنگل غلطیوں، 30% ڈبل ملحقہ غلطیوں، اور 20% ملٹی بٹ ناقابل درستی غلطیوں کے مرکب کے لیے، آپشن -weight=50.30.20 استعمال کریں۔ پھر، ASD کے علاقے کو نشانہ بنانے کے لیے، SMH شامل کرنے کے لیے -smh آپشن استعمال کریں۔ file اور ہدف کے لیے ASD خطے کی نشاندہی کریں۔ سابق کے لیےample: $ quartus_fid –cable=USB-BlasterII –انڈیکس “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

یہ سابقample حکم:

  • ڈیوائس کو پروگرام کرتا ہے اور فالٹس کو انجیکشن کرتا ہے (pi سٹرنگ)
  • 100% سنگل بٹ فالٹس (100.0.0) انجیکشن کرتا ہے
  • صرف ASD_REGION 2 میں انجیکشن لگاتا ہے (#2 سے ظاہر ہوتا ہے)
  • 30 فالٹ انجیکشن کرتا ہے۔

فالٹ انجیکشن آئی پی کور یوزر گائیڈ آرکائیوز

آئی پی کور ورژن یوزر گائیڈ
18.0 فالٹ انجیکشن انٹیل ایف پی جی اے آئی پی کور صارف گائیڈ
17.1 انٹیل ایف پی جی اے فالٹ انجیکشن آئی پی کور صارف گائیڈ
16.1 الٹرا فالٹ انجیکشن آئی پی کور صارف گائیڈ
15.1 الٹرا فالٹ انجیکشن آئی پی کور صارف گائیڈ

اگر IP کور ورژن درج نہیں ہے، تو پچھلے IP کور ورژن کے لیے صارف گائیڈ لاگو ہوتا ہے۔

فالٹ انجیکشن آئی پی کور یوزر گائیڈ کے لیے دستاویز پر نظر ثانی کی تاریخ

دستاویز کا ورژن انٹیل کوارٹس پرائم ورژن تبدیلیاں
2019.07.09 18.1 اپ ڈیٹ کیا فالٹ انجیکشن آئی پی پن کی تفصیل ری سیٹ، error_injected، اور error_scrubbed سگنلز کو واضح کرنے کے لیے موضوع۔
2018.05.16 18.0 • انٹیل کوارٹس پرائم پرو ایڈیشن ہینڈ بک سے درج ذیل عنوانات شامل کیے گئے:

—   فالٹ انجیکشن ایریاز کی وضاحت کرنا اور ذیلی عنوانات۔

—   فالٹ انجیکشن ڈیبگر کا استعمال اور ذیلی عنوانات۔

—   کمانڈ لائن انٹرفیس اور ذیلی عنوانات۔

• Intel FPGA فالٹ انجیکشن IP کور کا نام بدل کر فالٹ انجیکشن Intel FPGA IP رکھ دیا گیا۔
تاریخ ورژن تبدیلیاں
2017.11.06 17.1 • Intel کے طور پر دوبارہ برانڈ کیا گیا۔

• Intel Cyclone 10 GX ڈیوائس سپورٹ شامل کیا گیا۔
2016.10.31 16.1 اپ ڈیٹ کردہ ڈیوائس سپورٹ۔
2015.12.15 15.1 • Quartus II کو Quartus Prime سافٹ ویئر میں تبدیل کر دیا گیا۔

• فکسڈ خود حوالہ متعلقہ لنک۔
2015.05.04 15.0 ابتدائی رہائی۔

 

دستاویزات / وسائل

intel UG-01173 فالٹ انجیکشن FPGA IP کور [پی ڈی ایف] یوزر گائیڈ
UG-01173 فالٹ انجیکشن FPGA IP Core, UG-01173, فالٹ انجیکشن FPGA IP کور, انجکشن c, انجیکشن FPGA IP کور

حوالہ جات

متعلقہ پوسٹس

ایک تبصرہ چھوڑیں۔

آپ کا ای میل پتہ شائع نہیں کیا جائے گا۔ مطلوبہ فیلڈز نشان زد ہیں۔ *