intel UG-01173 Fault Injection FPGA IP Core

Gedimų įpurškimas Intel® FPGA IP Core vartotojo vadovas

Fault Injection Intel® FPGA IP branduolys įveda klaidas į FPGA įrenginio konfigūracijos RAM (CRAM). Ši procedūra imituoja minkštąsias klaidas, kurios gali atsirasti normaliai veikiant dėl ​​vieno įvykio trikdžių (SEU). SEU yra retas atvejis, todėl juos sunku patikrinti. Įdiegę gedimo įpurškimo IP šerdį į savo dizainą ir sukonfigūravę įrenginį, galite naudoti „Intel Quartus® Prime Fault Injection Debugger“ įrankį, kad sukeltumėte tyčines FPGA klaidas, kad patikrintumėte sistemos reakciją į šias klaidas.

Susijusi informacija

• Vieno įvykio sutrikimas
• AN 737: SEU aptikimas ir atkūrimas „Intel Arria 10“ įrenginiuose

Savybės

• Leidžia įvertinti sistemos atsaką siekiant sumažinti vieno įvykio funkcinius pertraukimus (SEFI).
• Leidžia atlikti SEFI apibūdinimą įmonės viduje, todėl nereikia tikrinti viso sistemos pluošto. Vietoj to galite apriboti spindulio bandymą iki gedimų laiko (FIT) / Mb matavimo įrenginio lygiu.
• Sureguliuokite FIT tarifus pagal SEFI apibūdinimą, kuris yra svarbus jūsų dizaino architektūrai. Galite atsitiktinai paskirstyti gedimų injekcijas visame įrenginyje arba apriboti jas konkrečiose funkcinėse srityse, kad paspartintumėte testavimą.
• Optimizuokite savo dizainą, kad sumažintumėte trikdžius, kuriuos sukelia vieno įvykio sutrikimai (SEU).

Įrenginio palaikymas

Fault Injection IP branduolys palaiko Intel Arria® 10, Intel Cyclone® 10 GX ir Stratix® V šeimos įrenginius. „Cyclone V“ šeima palaiko gedimo įpurškimą įrenginiuose, kurių užsakymo kode yra priesaga -SC. Susisiekite su vietiniu pardavimo atstovu dėl užsakymo informacijos apie -SC priesaga Cyclone V įrenginius.

Išteklių panaudojimas ir našumas
„Intel Quartus Prime“ programinė įranga sukuria tokį Stratix V A7 FPGA išteklių įvertinimą. Kitų įrenginių rezultatai yra panašūs.

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas. *Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Fault Injection IP Core FPGA našumas ir išteklių panaudojimas

Įrenginys	ALM	Logikos registrai		M20K
		Pirminis	Antrinis
Stratix V A7	3,821	5,179	0	0

„Intel Quartus Prime“ programinės įrangos diegimas apima „Intel“ FPGA IP biblioteką. Ši biblioteka suteikia daug naudingų IP branduolių jūsų gamybiniam naudojimui be papildomos licencijos. Kai kuriems Intel FPGA IP branduoliams gamybiniam naudojimui reikia įsigyti atskirą licenciją. „Intel FPGA IP Evaluation Mode“ leidžia įvertinti šiuos licencijuotus „Intel FPGA IP“ branduolius modeliavimo ir aparatinės įrangos srityse, prieš nusprendžiant įsigyti pilną gamybos IP branduolio licenciją. Jums tereikia įsigyti visą licencijuotų Intel IP branduolių gamybos licenciją, kai baigsite aparatinės įrangos testavimą ir būsite pasirengę naudoti IP gamyboje. „Intel Quartus Prime“ programinė įranga pagal numatytuosius nustatymus įdiegia IP branduolius šiose vietose:

IP pagrindinio diegimo kelias

IP pagrindinio diegimo vietos

Vieta	Programinė įranga	Platforma
:\intelFPGA_pro\quartus\ip\altera	„Intel Quartus Prime Pro Edition“.	„Windows“*
:\intelFPGA\quartus\ip\altera	„Intel Quartus Prime Standard Edition“.	Windows
:/intelFPGA_pro/quartus/ip/altera	„Intel Quartus Prime Pro Edition“.	„Linux“ *
:/intelFPGA/quartus/ip/altera	„Intel Quartus Prime Standard Edition“.	Linux

Pastaba: „Intel Quartus Prime“ programinė įranga nepalaiko tarpų diegimo kelyje.

IP branduolių pritaikymas ir generavimas
Galite tinkinti IP branduolius, kad palaikytų daugybę programų. Intel Quartus Prime IP katalogas ir parametrų rengyklė leidžia greitai pasirinkti ir konfigūruoti IP pagrindinius prievadus, funkcijas ir išvestį. files.

IP katalogo ir parametrų redaktorius
IP kataloge rodomi jūsų projektui galimi IP branduoliai, įskaitant Intel FPGA IP ir kitą IP, kurį įtraukėte į IP katalogo paieškos kelią. Norėdami rasti ir tinkinti IP branduolį, naudokite šias IP katalogo funkcijas:

• Filtruokite IP katalogą, kad rodytumėte aktyvios įrenginių grupės IP arba Rodyti visų įrenginių šeimų IP. Jei neturite atidaryto projekto, IP kataloge pasirinkite įrenginių šeimą.
• Įveskite paieškos laukelį, kad rastumėte visą arba dalinį IP pagrindinio pavadinimą IP kataloge.
• Dešiniuoju pelės mygtuku spustelėkite IP branduolio pavadinimą IP kataloge, kad būtų rodoma išsami informacija apie palaikomus įrenginius, atidarytas IP branduolio diegimo aplankas ir nuorodos į IP dokumentaciją.
• Spustelėkite Ieškokite Partner IP to access partner IP information on the web.

Parametrų rengyklė paragins nurodyti IP varianto pavadinimą, pasirenkamus prievadus ir išvestį file kartos variantai. Parametrų rengyklė generuoja aukščiausio lygio Intel Quartus Prime IP file (.ip) IP variantui Intel Quartus Prime Pro Edition projektuose. Parametrų rengyklė sugeneruoja aukščiausio lygio Quartus IP file (.qip) IP variantui Intel Quartus Prime Standard Edition projektuose. Šie files rodo IP variantą projekte ir saugo parametrų informaciją.

IP parametrų rengyklė („Intel Quartus Prime Standard Edition“)

IP branduolio generavimo išvestis („Intel Quartus Prime Pro Edition“)

„Intel Quartus Prime“ programinė įranga generuoja šią išvestį file struktūra atskiriems IP branduoliams, kurie nėra Platform Designer sistemos dalis.

Individuali IP branduolio generavimo išvestis („Intel Quartus Prime Pro Edition“)

• Jei palaikoma ir įjungta jūsų IP pagrindiniam variantui.

Išvestis File„Intel FPGA IP Generation“.

File Vardas	Aprašymas
<jūsų_ip>.ip	Aukščiausio lygio IP variantas file kuriame yra jūsų projekto IP branduolio parametravimas. Jei IP variantas yra Platform Designer sistemos dalis, parametrų rengyklė taip pat generuoja .qsys file.
<jūsų_ip>.cmp	VHDL komponento deklaracija (.cmp) file yra tekstas file kuriame yra vietiniai bendrieji ir prievadų apibrėžimai, kuriuos naudojate kurdami VHDL files.
<jūsų_ip>_generation.rpt	IP arba platformos dizainerio generavimo žurnalas file. Rodo pranešimų santrauką generuojant IP.
tęsėsi…

File Vardas	Aprašymas
<jūsų_ip>.qgsimc (tik platformos dizaino sistemoms)	Modeliavimo talpyklos kaupimas file lygina .qsys ir .ip files su dabartiniu Platform Designer sistemos ir IP branduolio parametravimu. Šis palyginimas nustato, ar platformos dizaineris gali praleisti HDL regeneravimą.
<jūsų_ip>.qgsynth (tik platformos dizaino sistemoms)	Sintezės talpyklos kaupimas file lygina .qsys ir .ip files su dabartiniu Platform Designer sistemos ir IP branduolio parametravimu. Šis palyginimas nustato, ar platformos dizaineris gali praleisti HDL regeneravimą.
<jūsų_ip>.qip	Yra visa informacija, skirta integruoti ir kompiliuoti IP komponentą.
<jūsų_ip>.csv	Pateikiama informacija apie IP komponento atnaujinimo būseną.
.bsf	IP varianto simbolis, skirtas naudoti blokinėje diagramoje Files (.bdf).
<jūsų_ip>.spd	Įvestis file kad ip-make-simscript reikia generuoti modeliavimo scenarijus. .spd file yra sąrašas files, kurias generuojate modeliavimui, kartu su informacija apie inicijuojamus prisiminimus.
<jūsų_ip>.ppf	Smeigtukų planuotojas File (.ppf) saugo prievadų ir mazgų priskyrimus IP komponentams, kuriuos sukuriate naudoti su Pin Planner.
<jūsų_ip>_bb.v	Naudokite „Verilog blackbox“ (_bb.v) file kaip tuščią modulio deklaraciją, skirtą naudoti kaip juodąją dėžę.
<jūsų_ip>_inst.v arba _inst.vhd	HDL, pvzample instantiation šabloną. Nukopijuokite ir įklijuokite šio turinio turinį file į savo DTL file kad būtų galima nustatyti IP variantą.
<jūsų_ip>.regmap	Jei IP yra registro informacijos, Intel Quartus Prime programinė įranga generuoja .regmap file. .regmap file aprašoma pagrindinio ir pavaldinio sąsajų registro žemėlapio informacija. Tai file papildo .sopcinfo file pateikiant detalesnę registro informaciją apie sistemą. Tai file leidžia rodyti registrą views ir vartotojo pritaikomą statistiką sistemos konsolėje.
<jūsų_ip>.svd	Leidžia HPS sistemos derinimo įrankiams view periferinių įrenginių, kurie jungiasi prie HPS platformos dizainerio sistemoje, registrų žemėlapiai. Sintezės metu „Intel Quartus Prime“ programinė įranga išsaugo .svd files pagalbinei sąsajai, matomai sistemos konsolės pagrindiniams kompiuteriams .sof file derinimo sesijoje. „System Console“ skaito šį skyrių, kuriame „Platform Designer“ užklausa registro žemėlapio informacijos. Sistemos pavaldiniams „Platform Designer“ pasiekia registrus pagal pavadinimą.
<jūsų_ip>.v <jūsų_ip>.vhd	DTL files, kurios sukuria kiekvieno submodulio arba antrinio IP branduolio egzempliorius sintezei ar modeliavimui.
mentorius/	Sudėtyje yra msim_setup.tcl scenarijus, skirtas modeliavimui nustatyti ir vykdyti.
aldec/	Yra scenarijus rivierapro_setup.tcl, skirtas nustatyti ir paleisti modeliavimą.
/synopsys/vcs /synopsys/vcsmx	Sudėtyje yra apvalkalo scenarijus vcs_setup.sh, skirtas modeliavimui nustatyti ir vykdyti. Sudėtyje yra apvalkalo scenarijus vcsmx_setup.sh ir synopsys_sim.setup file nustatyti ir vykdyti modeliavimą.
/kadence	Sudėtyje yra apvalkalo scenarijus ncsim_setup.sh ir kitos sąrankos files nustatyti ir vykdyti modeliavimą.
/xcelium	Sudėtyje yra lygiagrečiojo simuliatoriaus apvalkalo scenarijus xcelium_setup.sh ir kitos sąrankos files nustatyti ir vykdyti modeliavimą.
/submoduliai	Sudėtyje yra DTL files IP pagrindiniam submoduliui.
<IP submodulis>/	Platform Designer sukuria /synth ir /sim pakatalogius kiekvienam IP submodulio katalogui, kurį generuoja Platform Designer.

Funkcinis aprašymas
Naudodami „Fult Injection“ IP branduolį, dizaineriai gali atlikti SEFI apibūdinimą savo viduje, nustatyti FIT rodiklius pagal SEFI apibūdinimą ir optimizuoti dizainą, kad sumažintų SEU poveikį.

Vieno įvykio sutrikimo mažinimas

Integrinės grandinės ir programuojami loginiai įrenginiai, tokie kaip FPGA, yra jautrūs SEU. SEU yra atsitiktiniai, nedestruktyvūs įvykiai, kuriuos sukelia du pagrindiniai šaltiniai: alfa dalelės ir kosminių spindulių neutronai. Dėl spinduliuotės loginis registras, įterptosios atminties bitas arba konfigūracijos RAM (CRAM) bitas gali pakeisti savo būseną, todėl įrenginys gali veikti netikėtai. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ir naujesni įrenginiai turi šias CRAM galimybes:

• Klaidų aptikimo ciklinio pertekliaus tikrinimas (EDCRC)
• Automatinis sutrikusios CRAM koregavimas (šveitimas)
• Galimybė sukurti sutrikusią CRAM būseną (gedimo įpurškimas)

Daugiau informacijos apie SEU mažinimą Intel FPGA įrenginiuose rasite atitinkamo įrenginio vadovo skyriuje SEU mažinimas.

Gedimo įpurškimo IP kaiščio aprašymas

Fault Injection IP branduolys apima šiuos įvesties / išvesties kaiščius.

Gedimų įpurškimo IP šerdies įvesties/išvesties kaiščiai

Smeigtuko pavadinimas	Smeigtuko kryptis	Smeigtuko aprašymas
crcerror_pin	įvestis	Įvestis iš klaidų pranešimų registro iškroviklio Intel FPGA IP (EMR Unloader IP). Šis signalas patvirtinamas, kai įrenginio EDCRC aptinka CRC klaidą.
emr_data	įvestis	Klaidų pranešimų registro (EMR) turinys. EMR laukelius rasite atitinkamo įrenginio vadove. Ši įvestis atitinka „Avalon Streaming“ duomenų sąsajos signalą.
emr_valid	įvestis	Nurodo, kad emr_data įvestis turi galiojančių duomenų. Tai galiojantis „Avalon Streaming“ sąsajos signalas.
Nustatyti iš naujo	įvestis	Modulio atstatymo įvestis. Atstatymą visiškai kontroliuoja „Fult Injection Debugger“.
error_injected	išvestis	Nurodo, kad klaida buvo įvesta į CRAM, kaip nurodyta per JTAG sąsaja. Šio signalo trukmė priklauso nuo jūsų J nustatymųTAG TCK ir valdymo bloko signalai. Paprastai laikas yra maždaug 20 TCK signalo laikrodžio ciklų.
error_scrubbed	išvestis	Nurodo, kad įrenginio šveitimas baigtas, kaip nurodyta per JTAG sąsaja. Šio signalo trukmė priklauso nuo jūsų J nustatymųTAG TCK ir valdymo bloko signalai. Paprastai laikas yra maždaug 20 TCK signalo laikrodžio ciklų.
intosc	išvestis	Pasirenkama išvestis. Gedimo įpurškimo IP naudojamas šis laikrodis, pvzample, kad laikrodis EMR_unloader blokas.

Gedimo įpurškimo IP kaiščio diagrama

Fault Injection Debugger ir Fault Injection IP Core naudojimas

„Fult Injection Debugger“ veikia kartu su „Fult Injection“ IP šerdimi. Pirmiausia sukurkite IP branduolį savo projekte, sukompiliuokite ir atsisiųskite gautą konfigūraciją file į savo įrenginį. Tada paleiskite „Fult Injection Debugger“ iš „Intel Quartus Prime“ programinės įrangos arba iš komandinės eilutės, kad imituotumėte švelnias klaidas.

• Gedimų įpurškimo derinimo priemonė leidžia valdyti gedimų įpurškimo eksperimentus interaktyviai arba paketinėmis komandomis ir leidžia nurodyti logines gedimų injekcijų sritis.
• Komandinės eilutės sąsaja yra naudinga paleidžiant derintuvą naudojant scenarijų.

Pastaba

„Fult Injection Debugger“ palaiko ryšį su „Fult Injection“ IP šerdimi per JTAG sąsaja. Gedimo įpurškimo IP priima komandas iš JTAG sąsaja ir praneša apie būseną per JTAG sąsaja. Fault Injection IP šerdis jūsų įrenginyje įdiegta minkšta logika; todėl savo dizaine turite atsižvelgti į šį logikos naudojimą. Viena iš metodų yra apibūdinti savo dizaino atsaką į SEU laboratorijoje ir praleisti IP branduolį galutiniame įdiegtame projekte.

Fault Injection IP branduolį naudojate su šiais IP branduoliais:

• Error Message Register Unloader IP branduolys, kuris nuskaito ir saugo duomenis iš „Intel FPGA“ įrenginių sustiprintos klaidų aptikimo grandinės.
• (Pasirenkama) Išplėstinė SEU aptikimo Intel FPGA IP branduolys, kuris lygina vieno bito klaidų vietas su jautrumo žemėlapiu įrenginio veikimo metu, kad nustatytų, ar jam įtakos turi švelni klaida.

Gedimų įpurškimo derinimo priemonė baigėsiview Blokuoti schemą

Pastabos:

1. Fault Injection IP apverčia tikslinės logikos bitus.
2. Fault Injection Debugger ir Advanced SEU Detection IP naudoja tą patį EMR Unloader egzempliorių.
3. Išplėstinė SEU aptikimo IP šerdis yra neprivaloma.

Susijusi informacija

• Apie SMH File13 puslapyje
• Apie EMR Unloader IP Core 10 puslapyje
• Apie išplėstinį SEU aptikimo IP branduolį 11 puslapyje

Gedimo įpurškimo IP branduolio momentinis atkūrimas

PASTABA

Fault Injection IP branduoliui nereikia nustatyti jokių parametrų. Norėdami naudoti IP branduolį, sukurkite naują IP egzempliorių, įtraukite jį į savo platformos dizainerio (standartinį) sistemą ir atitinkamai prijunkite signalus. Turite naudoti „Fult Injection“ IP šerdį su „EMR Unloader“ IP šerdimi. „Fult Injection“ ir „EMR Unloader“ IP branduoliai yra prieinami „Platform Designer“ ir IP kataloge. Pasirinktinai galite juos sukurti tiesiai į savo RTL dizainą naudodami „Verilog HDL“, „SystemVerilog“ arba VHDL.

Apie EMR Unloader IP branduolį
EMR Unloader IP branduolys suteikia sąsają su EMR, kurią nuolat atnaujina įrenginio EDCRC, tikrinantis, ar įrenginio CRAM bituose CRC nėra minkštųjų klaidų.

Example Platform Designer System, įskaitant gedimo įpurškimo IP šerdį ir EMR iškroviklio IP šerdį

Example Gedimo įpurškimo IP šerdies ir EMR iškroviklio IP šerdies bloko schema

Susijusi informacija
Klaidos pranešimas Registruotis Unloader Intel FPGA IP Core vartotojo vadovas

Apie išplėstinį SEU aptikimo IP branduolį

Naudokite išplėstinio SEU aptikimo (ASD) IP branduolį, kai SEU tolerancija yra dizaino problema. Turite naudoti EMR Unloader IP branduolį su ASD IP šerdimi. Todėl, jei naudojate ASD IP ir gedimo įpurškimo IP toje pačioje konstrukcijoje, jie turi bendrinti EMR iškroviklio išvestį per Avalon®-ST skirstytuvo komponentą. Toliau pateiktame paveikslėlyje parodyta platformos dizainerio sistema, kurioje Avalon-ST skirstytuvas paskirsto EMR turinį ASD ir gedimo įpurškimo IP šerdims.

ASD ir gedimo įpurškimo IP naudojimas toje pačioje platformos projektavimo sistemoje

Susijusi informacija
Išplėstinis SEU aptikimas Intel FPGA IP Core vartotojo vadovas

Gedimų įpurškimo zonų apibrėžimas
Naudodami jautrumo žemėlapio antraštę (.smh) galite apibrėžti konkrečias FPGA sritis, kad būtų įterptas gedimas. file. SMH file saugo įrenginio CRAM bitų koordinates, jiems priskirtą regioną (ASD regioną) ir kritiškumą. Projektavimo procese naudojate hierarchiją tagsukurti regioną. Tada kompiliavimo metu „Intel Quartus Prime Assembler“ generuoja SMH file. „Fult Injection Debugger“ apriboja klaidų įvedimą į konkrečius įrenginio regionus, kuriuos nustatote SMH. file.

Hierarchijos vykdymas Tagging
Jūs apibrėžiate FPGA sritis testavimui priskirdami vietai ASD regioną. Galite nurodyti ASD regiono reikšmę bet kuriai savo dizaino hierarchijos daliai naudodami projektavimo skaidinių langą.

1. Pasirinkite Užduotys ➤ Projektavimo pertvarų langas.
2. Dešiniuoju pelės mygtuku spustelėkite bet kurią antraštės eilutės vietą ir įjunkite ASD regioną, kad būtų rodomas ASD regiono stulpelis (jei jis dar nerodomas).
3. Įveskite reikšmę nuo 0 iki 16 bet kuriam skaidiniui, kad priskirtumėte jį konkrečiam ASD regionui.
   • ASD sritis 0 yra rezervuota nenaudojamoms įrenginio dalims. Šiam regionui galite priskirti skaidinį, kad nurodytumėte jį kaip nekritinį.
   • ASD regionas 1 yra numatytasis regionas. Visos naudojamos įrenginio dalys priskiriamos šiam regionui, nebent jūs aiškiai pakeisite ASD regiono priskyrimą.

Apie SMH Files

SMH file yra ši informacija:

• Jei nenaudojate hierarchijos tag(ty dizainas neturi aiškių ASD regiono priskyrimų projektavimo hierarchijoje), SMH file išvardija kiekvieną CRAM bitą ir nurodo, ar jis yra jautrus dizainui.
• Jei atlikote hierarchiją tagir pakeistas numatytasis ASD regiono priskyrimas, SMH file išvardija kiekvieną CRAM bitą ir jam priskiriamas ASD regionas.

Gedimų įpurškimo derinimo priemonė gali apriboti injekcijas į vieną ar daugiau nurodytų regionų. Nurodykite surinkėją generuoti SMH file:

• Pasirinkite Užduotys ➤ Įrenginys ➤ Įrenginio ir kaiščio parinktys ➤ Klaidų aptikimas CRC.
• Įjunkite Generuoti SEU jautrumo žemėlapį file (.smh) parinktis.

Gedimų įpurškimo derinimo priemonės naudojimas

PASTABA
Norėdami naudoti gedimo įpurškimo derintuvą, prie įrenginio prisijunkite naudodami JTAG sąsaja. Tada sukonfigūruokite įrenginį ir atlikite gedimo injekciją. Norėdami paleisti gedimų įvedimo derinimo priemonę, „Intel Quartus Prime“ programinėje įrangoje pasirinkite Įrankiai ➤ Gedimo įvedimo derinimo priemonė. Įrenginio konfigūravimas arba programavimas yra panašus į procedūrą, naudojamą programuotojui arba Signal Tap Logic Analyzer.

Gedimų įpurškimo derinimo priemonė

Norėdami sukonfigūruoti savo JTAG grandinėlė:

1. Spustelėkite Aparatūros sąranka. Įrankis rodo prie kompiuterio prijungtą programavimo įrangą.
2. Pasirinkite norimą naudoti programavimo įrangą.
3. Spustelėkite Uždaryti.
4. Spustelėkite Automatinis aptikimas, kuris užpildo įrenginių grandinę programuojamais įrenginiais, esančiais JTAG grandine.

Susijusi informacija
Tikslinė gedimo įpurškimo funkcija 21 puslapyje

Aparatinės ir programinės įrangos reikalavimai

Norint naudoti gedimų įpurškimo derinimo priemonę, reikalinga ši aparatinė ir programinė įranga:

• FEATURE eilutė jūsų Intel FPGA licencijoje, kuri įgalina Fault Injection IP branduolį. Norėdami gauti daugiau informacijos, susisiekite su vietiniu Intel FPGA pardavimo atstovu.
• Atsisiuntimo kabelis („Intel FPGA Download Cable“, „Intel FPGA Download Cable II“, , arba II).
• Intel FPGA kūrimo rinkinys arba vartotojo sukurta plokštė su JTAG prijungimas prie bandomojo įrenginio.
• (Pasirenkama) FEATURE eilutė jūsų Intel FPGA licencijoje, kuri įgalina išplėstinio SEU aptikimo IP branduolį.

Įrenginio ir gedimo įpurškimo derinimo priemonės konfigūravimas

Gedimų įvedimo derinimo priemonė naudoja .sof ir (pasirinktinai) jautrumo žemėlapio antraštę (.smh) file. Programinės įrangos objektas File (.sof) sukonfigūruoja FPGA. .smh file apibrėžia įrenginio CRAM bitų jautrumą. Jei nepateiksite .smh file, gedimų įvedimo derinimo priemonė atsitiktine tvarka įveda klaidas visuose CRAM bituose. Norėdami nurodyti .sof:

1. Pasirinkite FPGA, kurią norite konfigūruoti lauke Įrenginio grandinė.
2. Spustelėkite Pasirinkti File.
3. Eikite į .sof ir spustelėkite Gerai. Gedimų įpurškimo derinimo priemonė nuskaito .sof.
4. (Pasirenkama) Pasirinkite SMH file.
   Jei nenurodysite SMH file, gedimų įvedimo derinimo priemonė atsitiktine tvarka įveda gedimus visame įrenginyje. Jei nurodote SMH file, galite apriboti injekcijas į naudojamas prietaiso vietas.
   • Dešiniuoju pelės mygtuku spustelėkite įrenginį lauke Įrenginio grandinė, tada spustelėkite Pasirinkti SMH File.
   • Pasirinkite savo SMH file.
   • Spustelėkite Gerai.
5. Įjunkite Program/Configure.
6. Spustelėkite Pradėti.

Gedimų įpurškimo derinimo priemonė sukonfigūruoja įrenginį naudodama .sof.

SMH pasirinkimo kontekstinis meniu File

Regionų apribojimas gedimo įpurškimui

Įkėlus SMH file, galite nukreipti gedimo įpurškimo derintuvą veikti tik tam tikruose ASD regionuose. Norėdami nurodyti ASD regioną (-ius), kuriame (-iuose) reikia įvesti gedimus:

1. Dešiniuoju pelės mygtuku spustelėkite FPGA lauke Įrenginio grandinė ir spustelėkite Rodyti įrenginio jautrumo žemėlapį.
2. Pasirinkite ASD regioną (-ius), kuriame (-iuose) bus įvesta klaida.

Įrenginio jautrumo žemėlapis Viewer

Klaidų tipų nurodymas

Galite nurodyti įvairių tipų injekcijos klaidas.

• Pavienės klaidos (SE)
• Dvigubos gretimos klaidos (DAE)
• Netaisomos kelių bitų klaidos (EMBE)

„Intel“ FPGA įrenginiai gali savarankiškai ištaisyti vieną ir dvi gretimas klaidas, jei įjungta šveitimo funkcija. „Intel“ FPGA įrenginiai negali ištaisyti kelių bitų klaidų. Daugiau informacijos apie šių klaidų derinimą rasite skyriuje apie SEU mažinimą. Galite nurodyti gedimų, kuriuos reikia suleisti, ir įpurškimo laiko intervalą. Norėdami nurodyti injekcijos laiko intervalą:

1. Gedimų įvedimo derinimo programoje pasirinkite Įrankiai ➤ Parinktys.
2. Vilkite raudoną valdiklį į klaidų derinį. Arba galite nurodyti mišinį skaičiais.
3. Nurodykite įpurškimo intervalo laiką.
4. Spustelėkite Gerai.

12 pav. SEU gedimų tipų mišinio nurodymas

Susijusi informacija Vieno įvykio sutrikimo mažinimas

Įpurškimo klaidos

Galite įvesti klaidas keliais režimais:

• Įveskite vieną klaidą komandoje
• Įveskite kelias klaidas pagal komandą
• Įveskite klaidas, kol bus liepta sustoti

Norėdami suleisti šias klaidas:

1. Įjunkite parinktį Inject Fault.
2. Pasirinkite, ar norite paleisti klaidų įpurškimą keletą iteracijų, ar kol bus sustabdyta:
   • Jei pasirenkate paleisti iki sustabdymo, gedimų įvedimo derinimo priemonė įveda klaidas dialogo lange Įrankiai ➤ Parinktys nurodytu intervalu.
   • Jei norite paleisti klaidos injekciją tam tikram iteracijų skaičiui, įveskite skaičių.
3. Spustelėkite Pradėti.

Pastaba: Gedimų įvedimo derinimo priemonė veikia nurodytą iteracijų skaičių arba tol, kol sustabdoma. „Intel Quartus Prime Messages“ lange rodomi pranešimai apie įterptas klaidas. Norėdami gauti papildomos informacijos apie įpuršktus gedimus, spustelėkite Skaityti EMR. Fault Injection Debugger nuskaito įrenginio EMR ir rodo turinį pranešimų lange.

„Intel Quartus Prime Error Injection“ ir EMR turinio pranešimai

Įrašymo klaidos
Galite įrašyti bet kokio įterpto gedimo vietą, atkreipdami dėmesį į parametrus, pateiktus lange Intel Quartus Prime Messages. Jei pvzampJei sušvirkštas gedimas sukelia elgseną, kurią norėtumėte pakartoti, galite nukreipti į tą vietą injekcijai. Tikslinę injekciją atliekate naudodami komandų eilutės sąsają „Fult Injection Debugger“.

Įšvirkštų klaidų išvalymas
Norėdami atkurti normalią FPGA funkciją, spustelėkite Šveisti. Kai ištrinate klaidą, klaidoms ištaisyti naudojamos įrenginio EDCRC funkcijos. Šveitimo mechanizmas yra panašus į naudojamą įrenginio veikimo metu.

Komandinės eilutės sąsaja
Gedimų įvedimo derinimo priemonę galite paleisti komandinėje eilutėje naudodami vykdomąjį failą quartus_fid, kuris yra naudingas, jei norite atlikti gedimo įvedimą iš scenarijaus.

5 lentelė. Komandinės eilutės argumentai dėl gedimo įvedimo

Trumpas argumentas	Ilgas argumentas	Aprašymas
c	kabelis	Nurodykite programavimo įrangą arba kabelį. (Būtina)
i	indeksas	Nurodykite aktyvų įrenginį, į kurį norite įvesti gedimą. (Būtina)
n	numerį	Nurodykite, kiek klaidų reikia įvesti. Numatytoji reikšmė yra 1. (Neprivaloma)
t	laiko	Intervalas tarp injekcijų. (neprivaloma)

Pastaba: Naudokite quartus_fid –help view visi galimi variantai. Šis kodas suteikia pvzamples naudodami komandinės eilutės sąsają Fault Injection Debugger.
############################################

• # Sužinokite, kurie USB kabeliai yra šiuo atveju
• # Rezultatas rodo, kad yra vienas kabelis, pavadintas "USB-Blaster" #
• $ quartus_fid – sąrašas . . .
• Informacija: Komanda: quartus_fid –list
  1. USB-Blaster sj-sng-z4 [USB-0] Informacija: Intel Quartus Prime 64 bitų gedimo įpurškimo derinimo priemonė buvo sėkminga. 0 klaidų, 0 įspėjimų
• ############################################
• # Raskite, kurie įrenginiai pasiekiami naudojant USB-Blaster kabelį
• # Rezultatas rodo du įrenginius: Stratix V A7 ir MAX V CPLD. #
• $ quartus_fid – USB-Blaster kabelis -a
• Informacija: komanda: quartus_fid –cable=USB-Blaster -a
• Informacija (208809): Programavimo kabelio „USB-Blaster on sj-sng-z4 [USB-0]“ naudojimas
  1. USB-Blaster sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Informacija: „Intel Quartus Prime 64-Bit Fault Injection Debugger“ buvo sėkmingas.
• 0 klaidų, 0 įspėjimų
• ############################################
• # Užprogramuokite Stratix V įrenginį
• # Parinktis –index nurodo operacijas, atliktas prijungtame įrenginyje.
• # „=svgx.sof“ susieja .sof file su prietaisu
• # „#p“ reiškia užprogramuoti įrenginį #
• $ quartus_fid – kabelis USB-Blaster –indeksas „@1=svgx.sof#p“ . . .
• Informacija (209016): 1 įrenginio rodyklės konfigūravimas
• Informacija (209017): 1 įrenginyje yra JTAG ID kodas 0x029030DD
• Informacija (209007): Konfigūracija pavyko – sukonfigūruotas 1 įrenginys (-iai).
• Informacija (209011): sėkmingai atlikta operacija (-os)
• Informacija (208551): Programos parašas 1 įrenginyje.
• Informacija: „Intel Quartus Prime 64-Bit Fault Injection Debugger“ buvo sėkmingas.
• 0 klaidų, 0 įspėjimų
• ############################################
• # Įveskite gedimą į įrenginį.
• # #i operatorius nurodo įvesti gedimus
• # -n 3 rodo, kad reikia įvesti 3 gedimus #
• $ quartus_fid – kabelis USB-Blaster –indeksas "@1=svgx.sof#i" -n 3
• Informacija: komanda: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Informacija (208809): Programavimo kabelio „USB-Blaster on sj-sng-z4 [USB-0]“ naudojimas
• Informacija (208521): į įrenginį (-ius) įvedama 3 klaida (-as)
• Informacija: „Intel Quartus Prime 64-Bit Fault Injection Debugger“ buvo sėkmingas.
• 0 klaidų, 0 įspėjimų
• ############################################
• # Interaktyvus režimas.
• # Naudojant #i operaciją su -n 0 derinimo priemonė įjungiama į interaktyvų režimą.
• # Atkreipkite dėmesį, kad ankstesnio seanso metu buvo įvesti 3 gedimai;
• # „E“ nuskaito šiuo metu „EMR Unloader“ IP šerdyje esančius gedimus. #
• $ quartus_fid – kabelis USB-Blaster –indeksas "@1=svgx.sof#i" -n 0
• Informacija: komanda: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Informacija (208809): Programavimo kabelio „USB-Blaster on sj-sng-z4 [USB-0]“ naudojimas
• Įveskite:
• „F“, kad įvestumėte gedimą
• „E“, jei norite skaityti EMR
• „S“ šveisti klaidą (-as)
• „Q“, jei norite išeiti iš E
• Informacija (208540): EMR masyvo skaitymas
• Informacija (208544): 3 įrenginyje aptikta 1 kadrų klaida.
• Informacija (208545): 1 klaida: viena klaida kadre 0x1028 bite 0x21EA.
• Informacija (10914): Klaida #2 : Netaisoma kelių bitų klaida 0x1116 kadre.
• Informacija (208545): 3 klaida: viena klaida kadre 0x1848, esant bitui 0x128C.
• „F“, kad įvestumėte gedimą
• „E“, jei norite skaityti EMR
• „S“ šveisti klaidą (-as)
• „Q“, jei norite išeiti iš Q
• Informacija: „Intel Quartus Prime“ 64 bitų klaidų įpurškimo derinimo priemonė buvo sėkminga. 0 klaidų, 0 įspėjimų
• Informacija: Didžiausia virtualioji atmintis: 1522 megabaitai
• Informacija: Apdorojimas baigtas: 3 m. lapkričio 18 d., pirmadienis, 50:00:2014
• Informacija: Praėjęs laikas: 00:00:29
• Informacija: Bendras procesoriaus laikas (visuose procesoriuose): 00:00:13

Tikslinė gedimo įpurškimo funkcija

Pastaba

Fault Injection Debugger atsitiktine tvarka įveda klaidas į FPGA. Tačiau „Targeted Fault Injection“ funkcija leidžia įterpti gedimus į tikslines CRAM vietas. Ši operacija gali būti naudinga, pvzample, jei pastebėjote SEU įvykį ir pakeitę atkūrimo strategiją norite išbandyti FPGA arba sistemos atsaką į tą patį įvykį. Tikslinio gedimo įpurškimo funkcija pasiekiama tik iš komandinės eilutės sąsajos. Galite nurodyti, kad klaidos būtų įvedamos iš komandinės eilutės arba raginimo režimu. Susijusi informacija

AN 539: Bandymo metodika arba klaidų aptikimas ir atkūrimas naudojant CRC Intel FPGA įrenginiuose

Klaidų sąrašo nurodymas komandinėje eilutėje

Tikslinio gedimo įpurškimo funkcija leidžia komandinėje eilutėje nurodyti klaidų sąrašą, kaip parodyta toliau pateiktame pvz.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Kur: c 1 rodo, kad FPGA yra valdomas per pirmąjį jūsų kompiuterio laidą. i "@1= six.sof#i" rodo, kad pirmasis grandinės įrenginys yra pakrautas objektu file svgx.sof ir bus suleisti gedimai. n 2 reiškia, kad bus įvesti du gedimai. user=”@1= 0x2274 0x05EF 0x2264 0x0500“ yra vartotojo nurodytas klaidų sąrašas, kurį reikia įvesti. Šiame buvample, 1 įrenginys turi du gedimus: kadre 0x2274, bitas 0x05EF ir kadre 0x2264, bitas 0x0500.

Klaidų sąrašo nurodymas iš raginimo režimo

Tikslinio gedimo įpurškimo funkciją galite valdyti interaktyviai, nurodydami gedimų skaičių 0 (-n 0). „Fult Injection Debugger“ pateikia greito režimo komandas ir jų aprašymus.

Raginimo režimo komanda	Aprašymas
F	Įšvirkškite gedimą
E	Perskaitykite EMR
S	Šveitimo klaidos
Q	Išeik

Raginimo režimu galite išleisti vien F komandą, kad atsitiktine įrenginio vieta būtų įterpta viena klaida. Toliau pateiktame pvzampNaudojant komandą F eilutės režimu, įvedamos trys klaidos. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• 1 klaida – vieno bito klaida kadre 0x12, bitas 0x34
• 2 klaida – nepataisoma klaida 0x56 kadre, 0x78 bitas (* reiškia kelių bitų klaidą)
• 3 klaida – dviguba gretima klaida 0x9A kadre, bitas 0xBC (+ reiškia dvigubo bito klaidą)

F 0x12 0x34 0x56 0x78 * Įvedama viena (numatytoji) klaida: 1 klaida – vieno bito klaida kadre 0x12, bitas 0x34. Vietos po pirmojo kadro/bito vietos yra ignoruojamos. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Įvedamos trys klaidos:

• 1 klaida – vieno bito klaida kadre 0x12, bitas 0x34
• 2 klaida – nepataisoma klaida 0x56 kadre, 0x78 bitas
• 3 klaida – dviguba gretima klaida kadre 0x9A, bitas 0xBC
• Vietos po pirmųjų 3 kadrų/bitų porų nepaisomos

CRAM bitų vietų nustatymas

Pastaba: 

Kai gedimo įpurškimo derinimo priemonė aptinka CRAM EDCRC klaidą, klaidų pranešimų registre (EMR) yra aptiktos CRAM klaidos sindromas, kadro numeris, bitų vieta ir klaidos tipas (vienas, dvigubas arba kelių bitų). Sistemos testavimo metu išsaugokite EMR turinį, apie kurį praneša gedimo įpurškimo derinimo priemonė, kai aptinkate EDCRC gedimą. Naudodami įrašytą EMR turinį, galite pateikti kadrų ir bitų numerius gedimų įpurškimo derintuvui, kad galėtumėte pakartoti sistemos testavimo metu pastebėtas klaidas, toliau kurti ir apibūdinti sistemos atkūrimo atsaką į tą klaidą.

Susijusi informacija
AN 539: bandymo metodika arba klaidų aptikimas ir atkūrimas naudojant CRC Intel FPGA įrenginiuose

Išplėstinės komandų eilutės parinktys: ASD regionai ir klaidų tipo svoris

Norėdami įterpti klaidas į ASD regionus ir pasverti klaidų tipus, galite naudoti komandinės eilutės sąsają „Fult Injection Debugger“. Pirmiausia nurodote klaidų tipų derinį (vieno bito, dviejų gretimų ir kelių bitų nepataisomų) naudodami –weight . . variantas. Pavyzdžiui,ample, jei norite derinti 50 % pavienių klaidų, 30 % dvigubų gretimų klaidų ir 20 % kelių bitų nepataisomų klaidų, naudokite parinktį –weight=50.30.20. Tada, norėdami taikyti ASD regioną, naudokite parinktį -smh, kad įtrauktumėte SMH file ir nurodykite ASD regioną, į kurį norite taikyti. Pavyzdžiui,ample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Šis buvęsample komanda:

• Programuoja įrenginį ir įveda gedimus (pi eilutė)
• Įveda 100 % vieno bito klaidų (100.0.0)
• Įpurškiama tik į ASD_REGION 2 (nurodyta #2)
• Suleidžia 30 gedimų

Fault Injection IP Core User Guide Archives

IP pagrindinė versija	Vartotojo vadovas
18.0	Gedimų įpurškimas Intel FPGA IP Core vartotojo vadovas
17.1	„Intel FPGA Fault Injection IP Core“ vartotojo vadovas
16.1	„Altera Fault Injection IP Core“ vartotojo vadovas
15.1	„Altera Fault Injection IP Core“ vartotojo vadovas

Jei IP pagrindinės versijos sąraše nėra, taikomas ankstesnės IP pagrindinės versijos vartotojo vadovas.

Gedimų įpurškimo IP pagrindinio vartotojo vadovas dokumento peržiūrų istorija

Dokumento versija	Intel Quartus Prime versija	Pakeitimai
2019.07.09	18.1	Atnaujino Gedimo įpurškimo IP kaiščio aprašymas temą, kad paaiškintumėte signalus Reset, error_injected ir error_scrubbed.
2018.05.16	18.0	• Pridėtos šios temos iš „Intel Quartus Prime Pro Edition“ vadovo: —   Gedimų įpurškimo zonų apibrėžimas ir potemes. —   Gedimų įpurškimo derinimo priemonės naudojimas ir potemes. —   Komandinės eilutės sąsaja ir potemes. • „Intel FPGA Fault Injection“ IP branduolys pervadintas į „Fult Injection Intel FPGA IP“.

Data	Versija	Pakeitimai
2017.11.06	17.1	• Pervadintas į Intel. • Pridėtas Intel Cyclone 10 GX įrenginių palaikymas.
2016.10.31	16.1	Atnaujintas įrenginio palaikymas.
2015.12.15	15.1	• Quartus II pakeista į Quartus Prime programinę įrangą. • Ištaisyta su nuoroda susijusi nuoroda.
2015.05.04	15.0	Pradinis išleidimas.

 

Dokumentai / Ištekliai

intel UG-01173 Fault Injection FPGA IP Core [pdfVartotojo vadovas UG-01173 gedimo įpurškimo FPGA IP branduolys, UG-01173, gedimo įpurškimo FPGA IP šerdis, įpurškimas c, įpurškimo FPGA IP šerdis

Nuorodos

• Vartotojo vadovas